CN100565704C - 产生可变时脉的装置与方法 - Google Patents

产生可变时脉的装置与方法 Download PDF

Info

Publication number
CN100565704C
CN100565704C CNB2005100712577A CN200510071257A CN100565704C CN 100565704 C CN100565704 C CN 100565704C CN B2005100712577 A CNB2005100712577 A CN B2005100712577A CN 200510071257 A CN200510071257 A CN 200510071257A CN 100565704 C CN100565704 C CN 100565704C
Authority
CN
China
Prior art keywords
clock pulse
control signal
variable clock
variable
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100712577A
Other languages
English (en)
Other versions
CN1697080A (zh
Inventor
林坤隆
张文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1697080A publication Critical patent/CN1697080A/zh
Application granted granted Critical
Publication of CN100565704C publication Critical patent/CN100565704C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种产生可变时脉的装置与方法。该方法首先定义复数个命令以及相对应的控制信号，其中又定义该复数个命令中的特定命令有相对应的样式，接着参考一第一时脉、一第二时脉以及该复数个命令，用以输出一可变时脉，同时参考该第一时脉、该第二时脉以及该复数个命令，用以输出对应该可变时脉的控制信号，其中该第二时脉的频率高于该第一时脉的频率。本发明的装置和方法消除了传统SDRAM控制信号之间所经的运算时间必须为整数倍的周期时间的限制。利用本发明的装置和方法，能有效地节省运算的时间，进而提高SDRAM的使用效能，使得SDRAM的存取更有效率。

Description

产生可变时脉的装置与方法
技术领域
本发明有关于一种产生可变时脉的装置与方法，特别是应用于同步动态随机存取存储器工作时脉中，利用可变时脉以减少命令执行时间，以增进存储器存取效率的装置与方法。
背景技术
随着大容量存储器的广泛应用，同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，以下称SDRAM)的使用是相当普遍的，因此SDRAM的控制器在许多领域的控制芯片中已经内部嵌入了。
以往控制SDRAM的方式，是利用一固定频率时脉作为参考，然后参考该固定时脉来产生所有的控制信号，诸如：RAS_、CAS_以及WE_等等。请参考图1，其为传统产生SDRAM时脉信号与控制信号的一内部电路示意图。该内部电路10位于一芯片(未图标出)的内部，用以控制外部所连接的SDRAM(未图标出)。该内部电路10包含一SDRAM控制状态机12与一控制信号产生器14，该SDRAM控制状态机12定义复数个命令以及相对应的控制信号，同时并参考一固定时脉(CLK)来安排该复数个命令，而该控制信号产生器14同时参考该固定时脉CLK与该SDRAM控制状态机12所定义的该复数个命令，当接收到不同命令时则输出对应的控制信号。这是一种简单而又易懂的SDRAM使用方法，而该固定时脉CLK的频率则会受到系统频宽需求以及前级逻辑电路的工作时脉这两项因素的限制与影响。
由于SDRAM的时脉信号是固定的，因此该固定时脉CLK的一周期时间Tcyc也是固定的，而该周期时间Tcyc被用于当作基本单位来产生所有的控制信号。一般而言，SDRAM的规格中会定义许多时间参数的最小值，该些时间参数代表SDRAM的各个命令下达之间最少需经过的时间。以下将说明传统SDRAM时脉与控制信号之间的运作方式。
请参考图2，其为对应图1中各个信号的时序图。在图2中，SDRAM_CLK为固定的时脉信号，其一周期时间为Tcyc，外部所连接的SDRAM会参考此时脉信号来接收一连串的命令以及相对应的控制信号来进行不同的运作。在此一实施例中是以动作(Active，ACT)、写入(Write)、预先充电(Pre-charge，PRE)、动作以及读取(Read)命令来加以说明。上述的命令皆有相对应的控制信号，例如对应动作命令的行地址信号(RAS_)、列地址信号(CAS_)及写入信号(WE_)依序为低准位(L)、高准位(H)、高准位(H)，对应写入命令的RAS_、CAS_及WE_信号依序为H、L、L，对应预先充电命令的RAS_、CAS_及WE_信号依序为L、H、L，而对应读取命令的RAS_、CAS_及WE_信号依序为H、L、H。其中每个命令对应的控制信号皆有一段有效区间(例如写入命令的有效区间为TWRITE)。该控制信号产生器14会参考该固定时脉SDRAM_CLK来发出相对应的控制信号，使得每个命令的对应控制信号的有效区间内皆可对应至该SDRAM_CLK时脉信号的至少一上升缘(亦即由低准位变为高准位)。而前述所提及的时间参数的最小值亦即各个有效区间内对应该SDRAM_CLK时脉信号的第一个上升缘之间的时间。在此一实施例中时间参数有tRCD、tRP以及tRC，其中tRCD为RAS_到CAS_延迟时间；tRP为RAS_预先充电时间；而tRC为命令周期时间，而此一实施例中SDRAM规格所定的最小值分别为1.4Tcyc、1.4Tcyc以及5Tcyc。
由于控制信号产生器14是以参考时脉的周期时间Tcyc为基本单位来产生控制信号，因此为了符合SDRAM规格中时间参数的最小值外，所发出的控制信号之间所经的运算时间必须满足整数倍的周期时间Tcyc。因此在SDRAM的读取/写入过程中，可能有些多余的运算时间会被累积，而导致SDRAM效能的降低。在图2中则显示一例，其中tRCD＝2*Tcyc、tRP＝2*Tcyc以及tRC＝6*Tcyc，该些时间参数符合SDRAM规格所定的时间参数最小值tRCDmin＝1.4*Tcyc、tRPmin＝1.4*Tcyc以及tRCmin＝5*Tcyc，然而有1.2*Tcyc(1.2＝0.6+0.6，由两个tRCD所累积)的运算时间被累积，此累积的运算时间是多余的，这是为了符合基本单位Tcyc，因为此特性使得SDRAM的运算时间无法再缩短。
发明内容
有鉴于传统SDRAM控制信号之间所经运算时间需满足整数倍的周期时间，而造成SDRAM效能降低，本发明提出一种产生可变时脉信号的装置与方法，其能有效地节省运算的时间，进而提高SDRAM的使用效能。
本发明提供一种产生可变时脉的方法，包含：定义复数个命令以及相对应的控制信号与样式(Pattern)；参考一第一时脉、一第二时脉以及该复数个命令，用以输出该可变时脉；以及参考该第一时脉、该第二时脉以及该复数个命令，用以输出对应该可变时脉的控制信号；其中该第二时脉的频率高于该第一时脉的频率。
本发明也提供一种产生可变时脉的装置，包含：一控制状态机，定义复数个命令以及相对应的控制信号与样式；一可变时脉产生器，参考一第一时脉、一第二时脉以及该控制状态机，用以输出该可变时脉；以及一控制信号产生器，参考该第一时脉、该第二时脉以及该控制状态机，用以输出对应该可变时脉的控制信号；其中该第二时脉的频率高于该第一时脉的频率。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所示附图，作详细说明如下。
附图说明
图1为传统产生SDRAM时脉信号与控制信号之一内部电路示意图。
图2为对应图1中各个信号的时序图。
图3为本发明的产生可变时脉信号的装置示意图。
图4为对应图3中各个信号的时序图。
图中符号说明：
10    内部电路
12    SDRAM控制状态机
14、24控制信号产生器
22    控制状态机
26    可变时脉产生器
具体实施方式
本发明提供一种产生可变时脉信号的装置与方法，应用此装置与方法后可使SDRAM的使用效能提高。
请同时参考图3与图4，图3为本发明产生可变时脉信号的装置示意图，而图4为对应图3中各个信号的时序图。该装置包含一控制状态机22、一控制信号产生器24以及一可变时脉产生器26。该控制状态机22定义复数个命令以及相对应的控制信号，同时并参考一固定时脉CLK来安排该复数个命令，特别的是，该控制状态机22更定义了该复数个命令中的特定命令有相对应的样式。该可变时脉产生器26接收1倍CLK与一较高频率的时脉，例如两倍频率的该固定时脉CLK(2倍CLK)，并同时参考该控制状态机22定义的命令来输出一可变时脉。在此一实施例中，当该控制状态机22执行特定命令(例如动作命令或是预先充电命令)时，该可变时脉产生器26会参考2倍CLK时脉信号以输出该控制状态机22定义的相对应的样式(例如图4的TH与TL所示的H、H、L的样式)；当该控制状态机22执行其它命令(例如写入或是读取命令)时，该可变时脉产生器26会直接输出1倍CLK时脉信号，因应不同的命令所产生的时脉信号则有所不同，如此即产生一可变时脉。该控制信号产生器24同时参考该1倍CLK时脉信号、该2倍CLK时脉信号以及该控制状态机22所定义的命令来输出相对应的控制信号。当该控制状态机22执行特定命令(例如动作命令或是预先充电命令)时，该控制信号产生器24会参考2倍CLK时脉信号以输出相对应的控制信号，同时该可变时脉皆维持在高准位，且随后在命令的控制信号(例如在图4WRITE命令的控制信号RAS_、CAS_、WE_的信号位准转变为H、L、L)发出时，该可变时脉随即转态为低准位(亦即对应到此一实施例TL所示)。如此使得每个命令的对应控制信号有效的区间内，皆可对应到该可变时脉之一上升缘(例如对WRITE命令而言，该些控制信号有效区间TWRITE中会对应到该可变时脉的上升缘)；而当该控制状态机22执行其它命令(例如写入或是读取命令)时，该控制信号产生器24会参考1倍CLK时脉信号以输出相对应的控制信号。而命令与相对应的控制信号再次说明如下：当对应动作命令时，行地址信号(RAS_)、列地址信号(CAS_)及写入信号(WE_)依序为低准位(L)、高准位(H)、高准位(H)，对应写入命令的RAS_、CAS_及WE_信号依序为H、L、L，对应预先充电命令的RAS_、CAS_及WE_信号依序为L、H、L，而对应读取命令的RAS_、CAS_及WE_信号依序为H、L、H。
以下针对图4再次详细说明本发明的可变时脉与控制信号之间的运作方式。在图4中，SDRAM规格所定的tRCD最小值、tRP最小值以及tRC最小值仍为1.4Tcyc、1.4Tcyc以及5Tcyc。在此一实施例中仍是以动作、写入、预先充电、动作以及读取命令来加以说明。一可变时脉会随着该控制状态机22执行不同的命令而有不同的时脉输出。使用者可事先定义复数个命令与相对应的控制信号，以及该复数个命令中的特定命令相对应的样式。在此一实施例中，该特定命令包含动作命令以及预先充电命令，相对应的样式皆定义为H、H、L，因此当该控制状态机22执行动作命令时，该可变时脉产生器26会参考2倍CLK时脉信号，输出H、H、L的样式；当该控制状态机22执行写入命令时，该可变时脉产生器26会直接输出1倍CLK时脉信号；当该控制状态机22执行预先充电命令时，该可变时脉产生器26会再参考2倍CLK时脉信号，输出H、H、L的样式；当该控制状态机22再度执行动作命令时，该可变时脉产生器26会参考2倍CLK时脉信号，输出H、H、L的样式；接下来，当该控制状态机22执行读取命令时，该可变时脉产生器26会直接输出1倍CLK时脉信号。
同时间当该控制状态机22执行动作命令时，该控制信号产生器24会参考2倍CLK时脉信号以输出相对应的控制信号(亦即RAS_、CAS_以及WE_分别为L、H、H)，同时该可变时脉皆维持在高准位，且随后在写入命令的控制信号(亦即RAS_、CAS_以及WE_分别为H、L、L)发出时，该可变时脉随即转态为低准位，如此使得写入命令的控制信号有效区间TWRITE内可对应到该可变时脉之一上升缘。当该控制状态机22执行写入命令时，该可变时脉产生器26改以输出1倍CLK时脉信号。接着，当该控制状态机22执行预先充电命令时，该控制信号产生器24改以参考2倍CLK时脉信号以输出相对应的控制信号(亦即RAS_、CAS_以及WE_分别为L、H、L)，同时该可变时脉皆维持在高准位，且随后在动作命令的控制信号(亦即RAS_、CAS_以及WE_分别为L、H、H)发出时，该可变时脉随即转态为低准位，如此使得动作命令的控制信号有效区间TACT内可对应到该可变时脉之一上升缘。当该控制状态机22执行动作命令时，该控制信号产生器24仍会参考2倍CLK时脉信号以输出相对应的控制信号(亦即RAS_、CAS_以及WE_分别为L、H、H)，同时该可变时脉皆维持在高准位，且随后在读取命令的控制信号(亦即RAS_、CAS_以及WE分别为H、L、H)发出时，该可变时脉随即转态为低准位，如此使得读取命令的控制信号有效区间TREAD内可对应到该可变时脉之一上升缘。
在上述的设计之下，所有信号的时序图会如同在图4中所显示一般，所得到的时间参数tRCD、tRP以及tRC依序为1.5*Tcyc、1.5*Tcyc以及5*Tcyc，该些时间参数符合SDRAM规格所定的时间参数最小值tRCDmin＝1.4*Tcyc、tRPmin＝1.4*Tcyc以及tRCmin＝5*Tcyc，而且在tRCD与tRP被累积的运算时间为0.2*Tcyc(0.2＝0.1+0.1，各由tRCD所累积)，比较前述的传统SDRAM所累积的运算时间1.2*Tcyc(1.2＝0.6+0.6)，本实施例的tRC节省了1*Tcyc的运算时间，这表示命令周期(tRC)节省了1*Tcyc的运算时间，则SDRAM的效能也大为提升。
上述只是本发明之一较佳实施例，然而熟习此项技艺者，不只可使用原时脉的双倍时脉，亦可采用更高的时脉(例如3倍、4倍、或更高频率的时脉)来作为参考值，应用本发明的装置产生一可变时脉以及相对应的控制信号。本发明的装置亦可嵌入于一芯片中，藉以在最适切的时间输出到外部的SDRAM。同时本发明的该控制状态机22、该控制信号产生器24以及该可变时脉产生器26皆可基于较佳实施例的精神，并经由简单的数字逻辑电路来实现，熟习此项技艺者可由本发明所揭露的装置任意设计一可变时脉以及同步的控制信号。另外，本发明虽然以SDRAM的应用为较佳实施例来加以说明，然而熟习此项技艺者，可应用本发明的可变时脉以及同步的控制信号于其它领域中。
本发明所解决的问题以及优点可以简要地描述如下：使用逻辑电路以产生一可变时脉，并根据该可变时脉产生相对应的控制信号以最佳化对SDRAM的存取时机；该可变时脉移除了传统SDRAM控制信号必须为整数倍周期时间的限制，因此使得SDRAM存取更有效率。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做各种的更动与润饰，因此本发明的保护范围当视所述的权利要求范围所界定者为准。

Claims (9)

1.一种产生可变时脉的装置，该装置是产生应用于同步动态随机存取存储器的可变时脉与控制信号的装置，其特征是，包含：
一控制状态机，定义复数个命令有相对应的控制信号，还定义该复数个命令中的复数个特定命令有相对应的样式；
一可变时脉产生器，参考一第一时脉、一第二时脉以及该控制状态机，用以输出该可变时脉；以及
一控制信号产生器，参考该第一时脉、该第二时脉以及该控制状态机，用以输出对应该可变时脉的控制信号；
其中该第二时脉的频率高于该第一时脉的频率。
2.如权利要求1所述的产生可变时脉的装置，其特征是，还包含：
该控制状态机执行该复数个特定命令时，该可变时脉产生器会参考该第二时脉以输出相对应的样式，否则该可变时脉产生器会直接输出该第一时脉。
3.如权利要求1所述的产生可变时脉的装置，其特征是，还包含：
该控制状态机执行该复数个特定命令时，该控制信号产生器会参考该第二时脉以输出相对应的控制信号，否则该控制信号产生器会参考该第一时脉以输出相对应的控制信号。
4.如权利要求3所述的产生可变时脉的装置，其特征是，该控制状态机执行该复数个特定命令，该控制信号产生器参考该第二时脉以输出相对应的控制信号时，相对应的样式会先维持在高准位，且随后在命令的控制信号发出时，随即转态为低准位。
5.一种产生可变时脉的方法，该方法是产生应用于同步动态随机存取存储器的可变时脉与控制信号的方法，其特征是，包含：
参考一第一时脉、一第二时脉以及复数个命令相对应的控制信号，用以输出该可变时脉与相对应的控制信号，其中该第二时脉的频率高于该第一时脉的频率。
6.如权利要求5所述的产生可变时脉的方法，其特征是，每个该复数个命令定义有相对应的控制信号，且该复数个命令包括复数个特定命令，每个该复数个特定命令定义有相对应的样式。
7.如权利要求6所述的产生可变时脉的方法，其特征是，还包含：
当执行该复数个特定命令时，参考该第二时脉以输出相对应的样式，否则直接输出该第一时脉。
8.如权利要求6所述的产生可变时脉的方法，其特征是，还包含：
当执行该复数个特定命令时，参考该第二时脉以输出相对应的控制信号，否则参考该第一时脉以输出相对应的控制信号。
9.如权利要求8所述的产生可变时脉的方法，其特征是，执行该复数个特定命令且参考该第二时脉以输出相对应的控制信号时，相对应的样式会先维持在高准位，且随后在命令的控制信号发出时，即转态为低准位。
CNB2005100712577A 2004-04-27 2005-04-27 产生可变时脉的装置与方法 Expired - Fee Related CN100565704C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/709,299 2004-04-27
US10/709,299 US20050249025A1 (en) 2004-04-27 2004-04-27 Method and System For A Variable Frequency SDRAM Controller

Publications (2)

Publication Number Publication Date
CN1697080A CN1697080A (zh) 2005-11-16
CN100565704C true CN100565704C (zh) 2009-12-02

Family

ID=35239295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100712577A Expired - Fee Related CN100565704C (zh) 2004-04-27 2005-04-27 产生可变时脉的装置与方法

Country Status (3)

Country Link
US (2) US20050249025A1 (zh)
CN (1) CN100565704C (zh)
TW (1) TWI280588B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407411B2 (en) * 2010-06-28 2013-03-26 Wuxi Vimicro Corporation Operation frequency adjusting system and method
CN112309445B (zh) * 2019-08-01 2023-10-13 群联电子股份有限公司 存储器接口电路、存储器存储装置及信号产生方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048896B1 (en) * 1980-09-25 1985-12-27 Kabushiki Kaisha Toshiba Clock synchronization signal generating circuit
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4623846A (en) * 1985-02-14 1986-11-18 Motorola, Inc. Constant duty cycle, frequency programmable clock generator
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
US5528307A (en) * 1991-07-18 1996-06-18 Canon Kabushiki Kaisha Clock generator
JP3277603B2 (ja) * 1993-05-19 2002-04-22 富士通株式会社 半導体記憶装置
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US6167529A (en) * 1997-12-30 2000-12-26 Intel Corporation Instruction dependent clock scheme
JP3935274B2 (ja) * 1998-09-18 2007-06-20 富士通株式会社 クロック切替回路
US6507247B2 (en) * 2001-02-27 2003-01-14 Corrent Corporation Circuit and method for generating a variable frequency clock signal
JP2002328744A (ja) * 2001-04-27 2002-11-15 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
TWI280588B (en) 2007-05-01
US20050249025A1 (en) 2005-11-10
TW200535866A (en) 2005-11-01
US20060050602A1 (en) 2006-03-09
CN1697080A (zh) 2005-11-16
US7136323B2 (en) 2006-11-14

Similar Documents

Publication Publication Date Title
CN102411982B (zh) 内存控制器及命令控制方法
CN1941196B (zh) 半导体存储装置
CN1945737B (zh) 具有等待时间计数器的半导体器件
KR100909630B1 (ko) 어드레스 카운터 회로
CN104167219A (zh) 半导体装置
CN101741352A (zh) 频率随温度变化的振荡器
CN100369156C (zh) 半导体存储器及其控制方法
US7793134B2 (en) Information processing apparatus working at variable operating frequency
CN110364202A (zh) 存储器装置
CN101894584B (zh) 一种动态随机存储器读写模式信号时序参数的实现方法
CN100565704C (zh) 产生可变时脉的装置与方法
CN1224952A (zh) 与时钟信号同步工作的半导体电路装置
US7965572B2 (en) Semiconductor device and information processing system
JPH10162576A (ja) 半導体メモリ装置のカラム選択ラインイネーブル回路
US7330394B2 (en) Information storage device, information storage method, and information storage program
CN101609439A (zh) 具有分时总线的电子系统与共用电子系统的总线的方法
CN1937075A (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
CN101441556A (zh) 一种dram控制器及其实现方法
KR100557975B1 (ko) 메모리의 자동 리프레쉬 회로_
CN100470672C (zh) 用于减少数据线长度的半导体存储器件
CN101361270A (zh) 半导体输入输出控制电路
Wang et al. Design and implementation of DDR SDRAM controller based on FPGA in satellite navigation system
KR19980040799A (ko) 반도체 메모리 장치의 자동 프리차아지 신호 발생회로
CN102087874B (zh) 通用存储器输入输出产生装置及方法
KR100349357B1 (ko) 데이타 마스킹 방법 및 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: YUTIAN STOCK CO., LTD.

Free format text: FORMER OWNER: WEISHENG ELECTRONICS CO., LTD.

Effective date: 20080125

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080125

Address after: Delaware

Applicant after: VIA Tech Inc.

Address before: The new city of Taiwan province Taipei County Road No. 533 8 floor

Applicant before: Weisheng Electronic Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20200427

CF01 Termination of patent right due to non-payment of annual fee