CN100559567C - 半导体存储装置及其制造方法 - Google Patents
半导体存储装置及其制造方法 Download PDFInfo
- Publication number
- CN100559567C CN100559567C CNB2005800333121A CN200580033312A CN100559567C CN 100559567 C CN100559567 C CN 100559567C CN B2005800333121 A CNB2005800333121 A CN B2005800333121A CN 200580033312 A CN200580033312 A CN 200580033312A CN 100559567 C CN100559567 C CN 100559567C
- Authority
- CN
- China
- Prior art keywords
- gas
- gate insulating
- insulating film
- semiconductor substrate
- oxynitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 127
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 40
- 238000010790 dilution Methods 0.000 claims abstract description 21
- 239000012895 dilution Substances 0.000 claims abstract description 21
- 230000005284 excitation Effects 0.000 claims abstract description 20
- 230000007246 mechanism Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000009471 action Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 230000008676 import Effects 0.000 abstract description 14
- 230000015654 memory Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 238000010893 electron trap Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
提供利用栅绝缘膜中良好的氮浓度分布，得到优异电气特性(写入、消去特性)的半导体存储装置及其制造方法。本发明中第一实施方式的半导体装置的制造方法，是通过经由半导体基板与栅电极之间形成的绝缘膜进行电荷交接而动作的半导体存储装置的制造方法，包括将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体生成氧氮化种，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.01%的NO气体。
Description
技术领域
本发明涉及通过经由绝缘膜进行电荷交接而动作的半导体存储元件(闪存器(flash memory)、EEPROM等)，特别涉及配置在半导体基板与栅电极之间的栅绝缘膜的形成方法的改良。
背景技术
关于半导体存储装置的电器特性(写入、消去特性)，栅绝缘膜的氮浓度分布图(profile)具有重要的意义。在现有技术中，对氧化膜进行热氧氮化处理。但是，会发生晶体管特性恶化，仅在氧化膜与基板界面上形成氮的峰值(peak)，难以形成适当的氮浓度分布。就是说，在热氧氮化处理的情况下，在一定的位置、形成一定浓度的氮峰，对此进行控制是困难的。
在日本特开2003-60198号公报中给出了具有已改善氮浓度分布的栅绝缘膜的半导体装置。
专利文献1：日本特开2003-60198
然而，日本特开2003-60198号公报中给出的发明，是抑制半导体装置中栅电极漏电(gate leak)的发明，不能期望闪存器等的写入、消去特性的改善。
发明内容
所以，本发明的目的在于提供利用栅绝缘膜中良好的氮浓度分布，得到优异电气特性(写入、消去特性)的半导体存储装置的制造方法。
本发明的另一目的在于提供利用栅绝缘膜中良好的氮浓度分布，得到优异电气特性(写入、消去特性)的半导体存储装置。
为了达到上述目的，本发明第一形式的半导体装置的制造方法，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造方法，包括将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体形成氧氮化种，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，并且上述氧氮化种含有相对于导入上述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体。
本发明第二形式的半导体装置的制造方法，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造方法，包括将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体形成氧氮化种，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，使上述氧氮化种中所包含的氧气量与NO气体量之比(O∶NO)为1∶0.000003～1∶0.003。
本发明的第三形式的半导体装置的制造方法，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造方法，包括将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体形成氧氮化种，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，使上述氧氮化种中所包含的NO气体的绝对值流量为0.0001～0.01(sccm)。
在上述本发明的第一至第三形式的半导体存储装置的制造方法中，优选，在上述栅绝缘膜与上述半导体基板的第一界面，以及与上述栅电极的第二界面，形成0.02～0.5atomic％的氮峰。
本发明的第四形式的半导体存储装置包括半导体基板、在上述半导体基板上形成的栅电极、在上述半导体基板与栅电极之间形成的栅绝缘膜，其中，上述栅绝缘膜，在其与上述半导体基板的第一界面，以及与上述栅电极的第二界面，具有0.02～0.5atomic％的氮峰。
本发明的第五形式的系统，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造系统。在该制造系统中，包括：对形成上述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；将等离子体处理用气体导入上述等离子体处理装置内的气体供给机构；以及至少控制上述气体供给机构中气体混合比的控制器。并且，在上述控制器的控制下，由上述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入上述等离子体处理装置内，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜。另外，在上述控制器的控制下，上述气体供给机构动作，使得上述氧氮化种含有相对于导入上述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体。
本发明的第六形式的记录介质，记录有在通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造中使用的方法，在该记录介质中记录着：将预先使用等离子体激励用气体稀释过的氧氮化种导入等离子体处理装置内、在上述半导体基板上形成作为上述栅绝缘膜的氧氮化膜的设定；与使得上述氧氮化种含有相对于导入上述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体的条件设定。
本发明的第七形式的系统，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造系统。在该制造系统中，包括：对形成上述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；将等离子体处理用气体导入上述等离子体处理装置内的气体供给机构；以及至少控制上述气体供给机构中气体混合比的控制器。并且，在上述控制器的控制下，由上述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入上述等离子体处理装置内，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜。另外，在上述控制器的控制下，上述气体供给机构动作，使上述氧氮化种中所包含的氧气量与NO气体量之比(O∶NO)为1∶0.000003～1∶0.003。
本发明的第八形式的记录介质，记录有在通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造中使用的方法，在该记录介质中记录着：将预先使用等离子体激励用气体稀释过的氧氮化种导入等离子体处理装置内、在上述半导体基板上形成作为上述栅绝缘膜的氧氮化膜的设定；与使上述氧氮化种中所包含的氧气量与NO气体量之比(O∶NO)为1∶0.000003～1∶0.003的条件设定。
本发明的第九形式的系统，是通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造系统。在该制造系统中，包括：对形成上述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；将等离子体处理用气体导入上述等离子体处理装置内的气体供给机构；以及至少控制上述气体供给机构中气体混合比的控制器。并且，在上述控制器的控制下，由上述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入上述等离子体处理装置内，在上述半导体基板上形成作为栅绝缘膜的氧氮化膜。另外，在上述控制器的控制下，上述气体供给机构动作，使上述氧氮化种中所包含的NO气体的绝对值流量为0.0001～0.01(sccm)。
本发明的第十形式的记录介质，记录有在通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作的半导体存储装置的制造中使用的方法，在该记录介质中记录着：将预先使用等离子体激励用气体稀释过的氧氮化种导入等离子体处理装置内、在上述半导体基板上形成作为上述栅绝缘膜的氧氮化膜的设定；与使上述氧氮化种中所包含的NO气体的绝对值流量为0.0001～0.01(sccm)的条件设定。
在氧化膜的界面上一般存在有Si-O结合不良，该缺点是电气特性恶化的主要原因。考虑了氮能够起到修补该结合的作用。但是认为，如果氮的浓度峰值为0.02atomic％以下，就不能充分进行上述修补。另一方面，如果氮的浓度峰值为0.5atomic％以上，则加入了过量的氮，会生成Si-O结合不良。
在如闪存器、EEPROM等那样，在通过经由绝缘膜进行电荷交接而动作的半导体存储装置中，由电荷交接而引起的电气应力是从绝缘膜的基板侧、表面侧(栅电极侧)的双方向施加。因此，由在两界面上具有氮峰的绝缘膜，能够抑制SILC(Stress Induced Leakage Current：应力诱发泄漏电流)的发生(参照图8、图9)，半导体存储元件的特性被改善。根据本发明，能够在半导体存储装置(闪存器)的栅绝缘膜的表面及界面侧同时形成氮峰(参照图4)。通过使在栅绝缘膜的两界面形成的氮峰浓度为0.5atomic％以下，能够得到良好的电气特性。
附图说明
图1是表示适用本发明的半导体存储装置(闪存器)的写入及消去动作的说明图。
图2是表示栅绝缘膜中的NO气体混合比与氧氮化膜界面的氮浓度的关系的图。
图3是表示相对于导入等离子体处理装置中的全部气体量的NO气体混合率的每种的氮浓度变化的图
图4是用于说明本发明的作用的图，是阶段性表示氮浓度分布的形成方法的图。
图5(A)、(B)是分别表示基板注入应力(stress)(写入动作)与栅极(gate)注入应力(消去动作)的示意图。
图6是表示电子注入时注入电荷量与栅电压变动量之间的关系(陷阱特性)的图。
图7是表示写入动作时(基板注入应力)注入电荷量与泄漏电流量的关系(SILC特性)的图。
图8是消去动作(栅极注入应力)时注入电荷量与泄漏电流量的关系(SILC特性)的图。
图9是表示实施本发明用的等离子体处理系统的构成的说明图(截面+方框)。
具体实施方式
本发明能够适用于通过经由绝缘膜进行电荷交接而动作的半导体存储装置(闪存器、EEPROM等)。
图1是表示作为本发明适用例的闪存器的写入及消去动作的一例的说明图。在写入动作时，电荷从硅基板经由隧道绝缘膜而流到栅电极(FG)一侧。另一方面，在消去动作时，电荷从栅电极(FG)经由隧道绝缘膜而流到硅基板一侧。本发明的特征在于隧道绝缘膜(栅绝缘膜)的结构(氮浓度分布)。
在栅绝缘膜的等离子体处理中，从不可带来损伤的观点出发，应使用能够特制高密度且低电子温度的等离子体的RLSA(Radial LineSlot Antenna：放射线狭缝天线)的微波等离子体处理装置。作为在两界面(硅基板侧，栅电极侧)具有氮峰(peak)0.02～0.5atomic％的栅绝缘膜的形成方法，使用采用了微波的RLSA(Radial Line Slot Antenna)等离子体处理装置，在导入等离子体处理装置中的位置由等离子体激励用气体稀释(氧化)氮化种。按照以下的条件对8英寸的基板(晶片)进行处理。
微波功率：3500W，优选的范围为2000～4000W
处理压力：1Torr，优选的范围为50mTorr～10Torr
处理温度：400℃，优选的范围为常温～500℃
氧氮化种：NO，优选为不含H的气体(N2O、NO2，N2等)
气体流量：Kr∶O2＝1000∶30sccm，
优选的范围为500～5000∶10～500sccm
这里，使NO气体的量满足以下任一条件是重要的。
(1)相对于导入处理装置中的全部气体量的NO气体混合率：
0.00001～0.01％，更优选NO气体混合率为0.001％以下。
(2)相对于氧气的NO气体混合比1∶0.000003～1∶0.003
(3)NO气体的绝对值流量：0.0001～0.1sccm。
在实际的等离子体氧氮化处理时，预先由等离子体激励用气体或稀有气体稀释氧氮化种(氧氮化种用气体)，导入装置。对半导体基板直接进行等离子体氧氮化处理，在半导体基板表面形成氧氮化膜的绝缘膜。而且，为了提高绝缘膜中低氮峰控制性，也可以是预先对半导体基板进行氧化，接着进行等离子体氧氮化处理，形成绝缘膜(二步骤处理)。作为薄膜化手段，也可以仅由稀有气体稀释由远程等离子体(remote plasma)形成的氧氮化种，进行处理。
图2是表示栅绝缘膜中NO气体混合比与氧氮化膜界面的氮浓度的关系的图。由图可知，二步骤处理或NO气体混合比(稀释率)为0.0001％以下时，界面的氮浓度能够采用良好的值(0.5atomic％以下)。
图3是表示相对于导入等离子体处理装置中的全部气体量的NO气体混合率的每种的氮浓度变化的图。由图可知，二步骤处理或NO气体混合比(稀释率)为0.0001％以下时，界面的氮浓度能够采用最好的值(0.5atomic％以下)。
[表面侧氮峰0.5atomic％以下的补正]
对上述工序中形成的氧氮化膜，再次使用RLSA等离子体处理装置，按照以下的条件进行氮化处理。
使用8英寸的基板(晶片)。
微波功率：1600W，优选的范围为1000～4000W
处理压力：950mTorr，优选的范围为50mTorr～10Torr
处理温度：400℃，优选的范围为常温～500℃
氮化种：N2或不含O2的气体(NH3等)
气体流量：Xe∶N2＝1000∶40sccm，优选的范围为3000～500∶10～200sccm
图4是为了说明本发明的作用的图，阶段地表示氮浓度峰值的形成方法。在图中，在对栅绝缘膜仅进行等离子体氧氮化处理的情况下(1)，在半导体基板侧形成大的峰，在栅电极侧形成小的峰。在对栅绝缘膜进行等离子体处理而形成基层氧化膜，之后再进行等离子体氧氮化处理的情况下(2)，也是在半导体基板侧形成大的峰，在栅电极侧形成小的峰。另一方面，在(2)的基础上再进行等离子体氮化处理的情况下(3)，就能够控制栅电极侧的氮峰。
图5(A)、(B)是分别表示基板注入应力(写入动作)与栅注入应力(消去动作)的示意图。图6是表示写入动作时(基板注入应力)的注入电荷量与栅电压变动量之间的关系(陷阱特性)的图。图7是表示写入动作时(基板注入应力)的注入电荷量与泄漏电流量的关系(SILC特性)的图。图8是消去动作(栅注入应力)时注入电荷量与泄漏电流量的关系(SILC特性)的图。
[电容器(MOS-CAP)的电气特性评价](参照图6～图8)
(1)陷阱特性：如图6所示，可知在含有H的氧氮化种(NH3)中电子陷阱(trap)增加，会不适当。电子陷阱会使闪存器的写入消去特性恶化。另一方面，可知通过导入NO气体能够降低电子陷阱，通过稀释NO气体会进一步地改善。
(2)SILC特性：SILC(Stress-Induced Leakage Current：应力诱发泄漏电流)特性是表示闪存器的数据保持特性的电气特性。泄漏电流大时，积蓄电荷的泄漏增大，存储器特性恶化。通过导入NO气体，虽然能够使泄漏电流减小，但是如图7及图8所示，通过NO气体的稀释，能够对双方向应力进一步改善泄漏电流。还有，在含H的氧氮化处理中，有生成硝酸(HNO3)，引起装置腐蚀的可能性。
如闪存器及EEPROM那样，在通过经由绝缘膜进行电荷交接而动作的半导体存储装置中，由电荷交接而引起的电气应力是从绝缘膜的基板侧、表面侧的双方向施加。因此，通过在两界面具有氮峰的绝缘膜，能够抑制SILC的发生(参照图7、图8)，能够改善半导体存储元件的特性。
根据本发明，能够在半导体存储装置(闪存器)的栅绝缘膜的表面及界面侧同时形成氮峰(参照图4)。在这种情况下，优选使用预先由等离子体激励用气体所稀释的氧氮化种(氧氮化种用气体)。通过使栅绝缘膜的两界面上形成的氮峰值浓度在0.5atomic％以下，能够得到良好的电气特性。而且，还确认了通过由不含氢的体系进行处理，能够改善电子捕获特性，能够改善闪存器的写入消去特性。
图9是表示实施本发明用的等离子体处理系统的构成的例子。等离子体处理系统10，具有设置了保持作为被处理基板的硅晶片W的基板保持台12的处理容器11。处理容器11内的气体从排气口11B通过未图示的排气泵而进行排气。
在处理容器11的装置上方，与基板保持台12上的硅晶片W相对应而设置有开口部。该开口部由石英及Al2O3、AlN、Si3N4构成的介电体板13所堵塞。在介电体板13的上部(处理容器11的外侧)，配置有RLSA(放射线狭缝天线)16的平面天线。在该天线16上，形成有使得从导波管供给的电磁波透过用的多个狭槽。在天线16的进而上部(外侧)，配置有导波管。
在处理容器11的内部侧壁上，设置有等离子体处理时导入气体用的气体供给口11A。从该气体供给口11A，导入气体供给源24中预先混合的气体。虽然未图示，但所导入的气体的流量调整，是能够在混合阶段使用流量调整阀等进行的。
在本发明中使用的等离子体基板处理系统10中，设置有发生激励等离子体用的数吉赫(GHz)、例如2.45GHz的电磁波的微波供给源20(电磁波发生器)。由该微波供给源20发生的微波，传播到导波管，经由天线16而均匀地导入处理容器11。
微波供给源20与气体供给源24，由控制器27所控制。特别是，在气体供给源24中，至少氧氮化种(氧氮化种用气体)中含有的NO气体的混合比或绝对流量是按照上述设定而调整的。例如，气体供给源24动作，使氧气量与NO气体量的比(O∶NO)为1∶0.000003～1∶0.003。或者是，使氧氮化种(氧氮化种用气体)中含有的NO气体的绝对值流量为0.0001～0.01(sccm)。或者是，使得对于导入处理容器11内的全部气体量含有0.00001～0.01％的NO气体。
气体供给源24中NO气体的混合比或绝对流量的控制，能够根据控制器22中存储的程序(设定)进行。还有，关于气体流量、混合比等的控制程序，能够存储于控制器22的外部存储装置。例如，预先将该程序(设定)存储于CD-ROM、DVD、MO、软盘、HD、存储器等记录介质，从它们安装(install)程序，或者是，也能够直接读出。关于程序的记录方式，没有限制。能够采用光、磁、光+磁等所有的方式。
以上，对本发明的实施例(实施方式和形式)进行了说明，但是本发明并不限于上述实施方式，可以在权利要求范围中所示的技术思想范畴内，进行各种形式的变更。
Claims (24)
1.一种半导体存储装置的制造方法，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体形成氧氮化种，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，
所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体，
所述栅绝缘膜，在其与所述半导体基板交界的第一界面，以及与所述栅电极交界的第二界面，具有0.02～0.5atomic％的氮峰。
2.根据权利要求1所述的制造方法，其特征在于：
所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.0001％的NO气体。
3.根据权利要求1所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜的工序。
4.根据权利要求1或3所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理的工序。
5.一种半导体存储装置的制造方法，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，利用等离子体形成氧氮化种，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，
所述氧氮化种中所含的氧气量与NO气体的量之比为1∶0.000003～1∶0.003。
6.根据权利要求5所述的制造方法，其特征在于：
所述栅绝缘膜，在其与所述半导体基板交界的第一界面，以及与所述栅电极交界的第二界面，具有0.02～0.5atomic％的氮峰。
7.根据权利要求5或6所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜的工序。
8.根据权利要求5所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理的工序。
9.一种半导体存储装置的制造方法，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，利用等离子体形成氧氮化种，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，
所述氧氮化种中所含的NO气体的绝对值流量为0.0001～0.01sccm，
所述栅绝缘膜，在其与所述半导体基板的第一界面，以及其与所述栅电极的第二界面，具有0.02～0.5atomic％的氮峰。
10.根据权利要求9所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜的工序。
11.根据权利要求9或10所述的制造方法，其特征在于：
还包括在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理的工序。
12.一种半导体存储装置的制造系统，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
对形成所述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；
将等离子体处理用气体导入所述等离子体处理装置内的气体供给机构；和
至少控制所述气体供给机构中气体混合比的控制器，并且，
构成为在所述控制器的控制下，由所述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入所述等离子体处理装置内，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜，
在所述控制器的控制下，所述气体供给机构动作，使得所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体。
13.根据权利要求12所述的系统，其特征在于：
所述控制器进行控制，使得所述栅绝缘膜，在其与所述半导体基板的第一界面，以及与所述栅电极的第二界面，具有0.02～0.5atomic％的氮峰。
14.根据权利要求12或13所述的系统，其特征在于：
所述控制器进行控制，使得所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.0001％的NO气体。
15.根据权利要求12或13所述的系统，其特征在于：
所述控制器进行控制，使得在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜。
16.根据权利要求12或13所述的系统，其特征在于：
所述控制器进行控制，使得在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理。
17.一种半导体存储装置的制造系统，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
对形成所述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；
将等离子体处理用气体导入所述等离子体处理装置内的气体供给机构；和
至少控制所述气体供给机构中气体混合比的控制器，并且，
在所述控制器的控制下，利用所述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入所述等离子体处理装置内，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜，
在所述控制器的控制下，所述气体供给机构动作，使所述氧氮化种中所含的氧气量与NO气体量之比为1∶0.000003～1∶0.003。
18.根据权利要求17所述的系统，其特征在于：
所述控制器进行控制，使所述栅绝缘膜，在其与所述半导体基板的第一界面，以及与所述栅电极的第二界面，具有0.02～0.5atomic％的氮峰。
19.根据权利要求17或18所述的系统，其特征在于：
所述控制器进行控制，使得在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜。
20.根据权利要求17或18所述的系统，其特征在于：
所述控制器进行控制，使得在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理。
21.一种半导体存储装置的制造系统，该半导体存储装置通过经由形成在半导体基板与栅电极之间的栅绝缘膜进行电荷交接而动作，其特征在于，包括：
对形成所述半导体存储装置的半导体晶片实施等离子体处理的等离子体处理装置；
将等离子体处理用气体导入所述等离子体处理装置内的气体供给机构；和
至少控制所述气体供给机构中气体混合比的控制器，
在所述控制器的控制下，由所述气体供给机构，将预先使用等离子体激励用气体稀释的氧氮化种导入所述等离子体处理装置内，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜，
在所述控制器的控制下，所述气体供给机构动作，使所述氧氮化种中所含的NO气体的绝对值流量为0.0001～0.01sccm。
22.根据权利要求21所述的系统，其特征在于：
所述控制器进行控制，使得所述栅绝缘膜，在其与所述半导体基板的第一界面，以及与所述栅电极的第二界面，具有0.02～0.5atomic％的氮峰。
23.根据权利要求21或22所述的系统，其特征在于：
所述控制器进行控制，使得在形成所述氧氮化膜之前，在所述半导体基板上形成氧化膜。
24.根据权利要求21或22所述的系统，其特征在于：
所述控制器进行控制，使在形成所述氧氮化膜之后，对所述栅绝缘膜实施等离子体氮化处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004290768A JP4579637B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体記憶装置及びその製造方法 |
| JP290768/2004 | 2004-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101032020A CN101032020A (zh) | 2007-09-05 |
| CN100559567C true CN100559567C (zh) | 2009-11-11 |
Family
ID=36142640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800333121A Expired - Fee Related CN100559567C (zh) | 2004-10-01 | 2005-09-30 | 半导体存储装置及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8067809B2 (zh) |
| EP (1) | EP1811562A4 (zh) |
| JP (1) | JP4579637B2 (zh) |
| KR (1) | KR100923715B1 (zh) |
| CN (1) | CN100559567C (zh) |
| TW (1) | TWI397153B (zh) |
| WO (1) | WO2006038566A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5232425B2 (ja) * | 2007-09-10 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US7855153B2 (en) | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102263021B (zh) * | 2010-05-28 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种低电压栅氧化层制备方法 |
| JP5931611B2 (ja) * | 2012-07-03 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6086933B2 (ja) * | 2015-01-06 | 2017-03-01 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| EP3401361A4 (en) * | 2016-01-08 | 2019-08-21 | Zeon Corporation | NITRILE ROLL COMPOSITION, NETWORKABLE NITRILE ROLLING COMPOSITION AND NETWORKED RUBBER ARTICLES |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3133480B2 (ja) | 1992-04-15 | 2001-02-05 | 昭和シェル石油株式会社 | 光学活性ハロゲン含有アルコールの製造方法 |
| JP3288796B2 (ja) * | 1993-03-15 | 2002-06-04 | 株式会社東芝 | 半導体装置 |
| US5464792A (en) | 1993-06-07 | 1995-11-07 | Motorola, Inc. | Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device |
| JP3072000B2 (ja) * | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3600326B2 (ja) * | 1994-09-29 | 2004-12-15 | 旺宏電子股▲ふん▼有限公司 | 不揮発性半導体メモリ装置およびその製造方法 |
| JP3222404B2 (ja) * | 1997-06-20 | 2001-10-29 | 科学技術振興事業団 | 半導体基板表面の絶縁膜の形成方法及びその形成装置 |
| US6559007B1 (en) | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
| JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
| JP2003060198A (ja) | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6548422B1 (en) * | 2001-09-27 | 2003-04-15 | Agere Systems, Inc. | Method and structure for oxide/silicon nitride interface substructure improvements |
| US6960537B2 (en) | 2001-10-02 | 2005-11-01 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| AU2002354103A1 (en) * | 2001-12-07 | 2003-06-17 | Tokyo Electron Limited | Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method |
| KR20030077436A (ko) * | 2002-03-26 | 2003-10-01 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법 및 반도체 제조 장치 |
| TWI225668B (en) * | 2002-05-13 | 2004-12-21 | Tokyo Electron Ltd | Substrate processing method |
| US6716705B1 (en) * | 2002-06-03 | 2004-04-06 | Lattice Semiconductor Corporation | EEPROM device having a retrograde program junction region and process for fabricating the device |
| DE10239429A1 (de) | 2002-08-28 | 2004-03-11 | Robert Bosch Gmbh | Kraftstoffeinspritzeinrichtung für eine Brennkraftmaschine |
| KR100470941B1 (ko) * | 2002-12-26 | 2005-03-10 | 주식회사 하이닉스반도체 | 옥시나이트라이드막 형성방법 |
| US6797650B1 (en) * | 2003-01-14 | 2004-09-28 | Advanced Micro Devices, Inc. | Flash memory devices with oxynitride dielectric as the charge storage media |
| WO2004070816A1 (ja) * | 2003-02-06 | 2004-08-19 | Tokyo Electron Limited | プラズマ処理方法，半導体基板及びプラズマ処理装置 |
-
2004
- 2004-10-01 JP JP2004290768A patent/JP4579637B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-30 US US11/576,499 patent/US8067809B2/en not_active Expired - Fee Related
- 2005-09-30 WO PCT/JP2005/018179 patent/WO2006038566A1/ja active Application Filing
- 2005-09-30 KR KR1020077002546A patent/KR100923715B1/ko not_active IP Right Cessation
- 2005-09-30 EP EP05787588A patent/EP1811562A4/en not_active Ceased
- 2005-09-30 CN CNB2005800333121A patent/CN100559567C/zh not_active Expired - Fee Related
- 2005-09-30 TW TW094134323A patent/TWI397153B/zh not_active IP Right Cessation
Non-Patent Citations (4)
| Title |
|---|
| Enhanced Reliability for Gate Dielectric of Low-TemperaturePolysilicon Thin-Film Transistors by NO-Plasma Nitridation. David C. T. Or et al.IEDM 2002. 2002 |
| Enhanced Reliability for Gate Dielectric of Low-TemperaturePolysilicon Thin-Film Transistors by NO-Plasma Nitridation. David C. T. Or et al.IEDM 2002. 2002 * |
| Scaling Down of Tunnel Oxynitride in NAND Flash Memory :Oxynitride Selection and Reliabilities. Jonghan，Kim，et，al.1997 IEEE International Reliability Physics Symposium Proceedings. 1997 |
| Scaling Down of Tunnel Oxynitride in NAND Flash Memory :Oxynitride Selection and Reliabilities. Jonghan，Kim，et，al.1997 IEEE International Reliability Physics Symposium Proceedings. 1997 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200629483A (en) | 2006-08-16 |
| US20090072327A1 (en) | 2009-03-19 |
| US8067809B2 (en) | 2011-11-29 |
| WO2006038566A1 (ja) | 2006-04-13 |
| KR20070088468A (ko) | 2007-08-29 |
| EP1811562A4 (en) | 2008-11-19 |
| TWI397153B (zh) | 2013-05-21 |
| JP2006324264A (ja) | 2006-11-30 |
| CN101032020A (zh) | 2007-09-05 |
| JP4579637B2 (ja) | 2010-11-10 |
| KR100923715B1 (ko) | 2009-10-27 |
| EP1811562A1 (en) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100559567C (zh) | 半导体存储装置及其制造方法 | |
| JP5706946B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| US7217659B2 (en) | Process for producing materials for electronic device | |
| CN100568462C (zh) | 用等离子体处理改进包含高k层的栅极电介质叠层的方法和系统 | |
| US7645709B2 (en) | Methods for low temperature oxidation of a semiconductor device | |
| JP5479437B2 (ja) | シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法 | |
| JP4713752B2 (ja) | 半導体装置およびその製造方法 | |
| CN101238540B (zh) | 用于在氧化物膜中掺入氮的方法和装置 | |
| US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
| US20110281440A1 (en) | Methods for nitridation and oxidation | |
| CN101241881A (zh) | 非易失性半导体存储器件的制造方法 | |
| CN107818905A (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
| KR100823715B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US7507644B2 (en) | Method of forming dielectric layer of flash memory device | |
| CN101120437B (zh) | 电介质膜及其形成方法 | |
| KR101153310B1 (ko) | Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치 | |
| CN108834429A (zh) | 半导体装置的制造方法、记录介质以及基板处理装置 | |
| US20220084816A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
| CN102237313B (zh) | 闪存器件及其制造方法 | |
| CN104681492A (zh) | 闪存单元形成方法 | |
| KR100568434B1 (ko) | 개선된 이온빔 소오스 및 반사체의 세정방법 | |
| CN112164655A (zh) | 闪存器件的制备方法 | |
| Ogawa et al. | Plasma oxidation and nitridation system for 90-to 65-nm node processes | |
| CN110098113A (zh) | 一种半导体器件的制造方法 | |
| KR100814374B1 (ko) | 불휘발성 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091111 Termination date: 20150930 |
|
| EXPY | Termination of patent right or utility model |