CN104681492A - 闪存单元形成方法 - Google Patents
闪存单元形成方法 Download PDFInfo
- Publication number
- CN104681492A CN104681492A CN201310612087.3A CN201310612087A CN104681492A CN 104681492 A CN104681492 A CN 104681492A CN 201310612087 A CN201310612087 A CN 201310612087A CN 104681492 A CN104681492 A CN 104681492A
- Authority
- CN
- China
- Prior art keywords
- layer
- control gate
- ono
- floating boom
- ono layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
一种闪存单元形成方法,包括:在半导体衬底上形成隧穿氧化层;在所述隧穿氧化层上形成浮栅;在所述浮栅上形成ONO层;在所述ONO层上形成控制栅;对所述浮栅、ONO层和控制栅进行无氧退火处理;在所述浮栅、ONO层和控制栅的侧面以及所述控制栅的顶面形成保护层。所述形成方法在形成浮栅、ONO层和控制栅的叠层结构之后,进行无氧退火处理,修复所述叠层结构的刻蚀工艺所造成的表面晶格损伤,并在浮栅,ONO层和控制栅的侧边边缘形成薄膜保护层,以降低侧边因刻蚀过程所造成的粗糙度,此保护层也使得所述叠层结构在后续工艺过程中都不会受到氧化,ONO层的薄膜厚度均匀性也得到保证,从而提高最终形成的闪存单元的性能。
Description
技术领域
本发明涉及半导体制造领域,尤其是涉及一种闪存单元形成方法。
背景技术
在当前半导体产业,集成电路产品主要可分为三大类型:模拟电路、数字电路和数模混合电路。数字电路中的一种重要产品是存储器件。在存储器件中,近年来闪速存储器(flash memory,简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息,并且还具有集成度高、存取速度快以及易于擦除和重写等优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存的标准物理结构称为闪存存储单元(bit,简称闪存单元)。闪存单元的结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开,栅极绝缘层一般为氧化层(oxide)。而闪存在控制栅(control gate,CG)与导电沟道间还多了一层结构,称为浮栅(floating gate,FG),浮栅与控制栅之间通常具有氧化硅-氮化硅-氧化硅(ONO)层。由于浮栅的存在,闪存单元可以完成三种基本操作模式:读、写和擦除。并且,即便在没有电源供给的情况下,由于浮栅的存在,闪存单元仍然可以保持存储数据的完整性。
请参考图1,现有方法形成闪存单元中,在半导体衬底100上先形成多个分立的隧穿氧化层101,每个隧穿氧化层上形成有由浮栅102、ONO层103和控制栅104组成的叠层结构,所述叠层结构被氧化层105覆盖(可进一步参考图2)。
请参考图2,图2为图1所示结构中结构Ⅰ的放大示意图,从中可以看到,ONO层103具体包括三层结构:下氧化硅层103a、氮化硅层103b和上氧化硅层103c。
现有方法中,氧化层105的形成原因如下:在形成上述叠层结构的过程中,需要进行等离子体强度较强的刻蚀工艺,所述刻蚀工艺会对所述叠层结构表面(包括浮栅102的侧面、ONO层103的侧面,以及控制栅104的侧面和顶面)造成损伤,因此,需要进行氧化退火工艺,以在所述叠层结构表面形成氧化层105,从而修复所述叠层结构表面晶格受到的损伤,并提高所述叠层结构表面的平整度。
然而,在所述氧化退火工艺过程中,氧原子会对沿着浮栅和ONO层,以及控制栅和ONO层的边缘进行氧化,而浮栅和控制栅的边缘被氧化的部分既属于氧化层105的一部分,又会与ONO层中的氧化硅层重叠在一起,显现出ONO层103中下氧化硅层103a和下氧化硅103c两端厚度增加的现象,即造成ONO层与浮栅和控制栅之间形成微笑效应(smiling effect),如图2中结构Ⅱ所示。
一旦ONO层与浮栅和控制栅之间形成微笑效应,就会造成闪存单元的阈值电压变化,引起闪存单元的性能下降。
为此,需要一种新的闪存单元形成方法,以防止闪存单元在形成过程中ONO层与浮栅和控制栅之间形成微笑效应,防止闪存单元的性能下降。
发明内容
本发明解决的问题是提供一种闪存单元形成方法,以消除闪存单元在形成过程中ONO层与浮栅和控制栅之间出现微笑效应的现象,提高闪存单元的性能下降。
为解决上述问题,本发明提供一种闪存单元形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成隧穿氧化层;
在所述隧穿氧化层上形成浮栅;
在所述浮栅上形成ONO层;
在所述ONO层上形成控制栅;
对所述浮栅、ONO层和控制栅进行无氧退火处理;
在所述浮栅、ONO层和控制栅的侧面以及所述控制栅的顶面形成保护层。
可选的,所述无氧退火处理采用氨气、氮气或者惰性气体作为保护气体。
可选的,所述无氧退火处理的温度范围为850℃~1150℃,所述无氧退火处理的时间范围为5s~120s,所述保护气体的流量范围为5slm~20slm。
可选的,所述保护层的材料为氮化硅,所述保护层的厚度范围为
可选的,采用低压化学气相沉积法形成所述保护层。
可选的,所述低压化学气相沉积法采用的反应气体包括二氯硅烷和氨气。
可选的,所述低压化学气相沉积法的反应温度范围为500℃~800℃,所述低压化学气相沉积法中反应腔室内的压强范围为50mTorr~500mTorr,所述二氯硅烷和氨气的流量比例范围为1:3~1:20。
可选的,在形成所述保护层之后,所述方法还包括,在所述保护层表面形成氧化层。
可选的,所述氧化层的材料为氧化硅,所述氧化层的厚度范围为
可选的,采用热氧化法形成所述氧化层,所述热氧化法采用的反应气体包括氧气、一氧化二氮和氮气的至少其中两种,或者包括氧气和一氧化二氮的其中一种,所述反应气体的总流量范围为5slm~20slm,所述热氧化法的温度范围为700℃~1150℃。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案在形成浮栅、ONO层和控制栅的叠层结构之后,进行无氧退火处理,所述无氧退火处理一方面修复所述叠层结构形成过程中,相应的刻蚀工艺对所述叠层结构表面造成的损伤,另一方面防止退火过程中氧气氧化浮栅和控制栅的边缘,即防止ONO层与浮栅和控制栅之间形成微笑效应,此后形成保护层保护所述叠层结构,使所述叠层结构在后续工艺过程中都不被氧化,从而提高最终形成的闪存单元的性能。
进一步,采用低压气相沉积法形成所述保护层,由于低压气相沉积法在沉积过程中的压强较小,保护层能够均匀沉积形成在所述叠层结构的各个面上,并且不会消耗叠层结构中的硅源,低气压力的气相反应最终形成的保护层结构更致密,保护作用更强。
附图说明
图1为现有闪存单元形成方法形成过程中的结构示意图;
图2为图1所示结构中结构Ⅰ的放大示意图;
图3至图6为本发明实施例闪存单元形成方法各步骤的示意图。
具体实施方式
现有闪存单元形成方法在形成浮栅、ONO层和控制栅所组成的叠层结构之后,进行氧化退火工艺,虽然修复了相应刻蚀工艺对所述叠层结构表面造成的损伤,但另一方面却会导致氧气氧化浮栅和控制栅的边缘,致使ONO层与浮栅和控制栅之间形成微笑效应,当出现微笑效应时,ONO层中上下氧化硅层两端的厚度都增加,因此ONO层的性能恶化,导致整个器件的阈值电压不稳定,造成闪存单元性能下降。
为此,本发明提供一种新的闪存单元形成方法,所述形成方法在形成浮栅、ONO层和控制栅所组成的叠层结构之后,进行无氧退火处理,一方面修复所述叠层结构形成过程中,相应的刻蚀工艺对所述叠层结构表面造成的损伤,另一方面防止退火过程中氧气氧化浮栅和控制栅的边缘,即防止ONO层与浮栅和控制栅之间形成微笑效应,并且在所述无氧退火处理之后,继续形成保护层所述叠层结构,使所述叠层结构在后续工艺过程中都不被氧化,从而提高最终形成的闪存单元的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种闪存单元形成方法,请结合参考图3至图6。
请参考图3,提供半导体衬底200,在半导体衬底200上形成隧穿氧化层201,在隧穿氧化层201上形成浮栅202,在浮栅202上形成ONO层203,在ONO层203上形成控制栅204。
本实施例中,半导体衬底200可以为硅衬底,也可以为锗衬底或锗硅衬底,还可以是绝缘体上硅(SOI)衬底等。当隧穿载流子为电子时,半导体衬底200内形成有p型掺杂阱,可通过注入硼离子实现。当隧穿载流子为空穴时,半导体衬底200内形成有n型掺杂阱,可通过注入磷离子实现。本实施例具体的,闪存单元采用电子作为载流子,半导体衬底200内形成有p型掺杂阱,半导体衬底200用作后续形成闪存单元的平台。
本实施例中,隧穿氧化层201的材料可以为氧化硅、氮化硅、氮氧化硅或其他高k材料,本实施例具体选用氧化硅。隧穿氧化层201的形成方法可以为炉管热氧化,原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等。
本实施例中,在隧穿氧化层201上形成浮栅202,浮栅202的材料可以为多晶硅,浮栅202的形成方法可以为化学气相淀积(CVD)。在形成多晶硅浮栅之后,可以对其进行掺杂。由于隧穿载流子为电子,因此对浮栅202进行N型掺杂,掺杂离子可以为磷、锑和砷等五价元素。
请结合参考图3和图4,图4为图3所示结构中结构Ⅲ的放大示意图。本实施例中,ONO层包括下氧化硅层203a、氮化硅层203b和上氧化硅层203c,其中,下氧化硅层203a和上氧化硅层203c的形成方法可以为原子层沉积(ALD)、化学气相淀积(CVD)或者等离子体增强型化学气相淀积(PECVD)工艺,本实施例采用低压化学气相沉积法淀积。氮化硅层203b的形成方法可以为等离子体增强型化学气相淀积(PECVD)、化学气相淀积(CVD)工艺。ONO层具有漏电小、低缺陷的优点,并且可以防止由于控制栅中通常掺杂有硼而引起的硼穿透效应。
本实施例中,在ONO层203上沉积形成控制栅204,控制栅204的材料同样可以为多晶硅,可参考浮栅202的形成过程。
需要说明的是,具体形成过程中,上述浮栅202、ONO层203和控制栅204组成的叠层结构可以是在同一刻蚀工艺中形成的,即:在半导体衬底200上从下到上依次形成隧穿氧化材料层、浮栅202材料层、ONO材料层和控制栅204材料层,再在控制栅204材料层表面形成一层或者多层掩膜层(或层间介质层),然后在掩膜层上形成光刻胶层,并进行光刻和显影工艺图案化所述光刻胶层,以所述图案化的光刻胶层为掩模图案化所述掩膜层,再以图案化的掩膜层为掩模蚀刻所述叠层结构,形成如图3所示的各个分立的叠层结构。
请继续参考图3和图4,本实施例在形成由浮栅202、ONO层203和控制栅204组成的叠层结构之后,继续对浮栅202、ONO层203和控制栅204进行无氧退火处理。
本实施例中,所述无氧退火处理可以采用氨气(NH3)、氮气或者惰性气体作为保护气体。这些气体的成分中不含氧原子,能够为退火工艺提供一种无氧条件,防止在退火过程中,浮栅202和控制栅204的边缘被氧化,从而防止浮栅202、ONO层203和控制栅204组成的叠层结构出现微笑效应。本实施例具体的,采用氨气作为保护气体,氨气能够对浮栅202的侧面和ONO层203的侧面,以及控制栅204的侧面和顶面进行氮化作用,即:使浮栅202、ONO层203和控制栅204中暴露出的表面进行化学反应作用,并在浮栅202和控制栅204暴露的表面形成氮和硅的共价键。
本实施例中,保护气体的流量范围可以为5slm~20slm,从而保证在整个退火过程中半导体衬底200处理较为理想的气氛条件下。需要特别说明的是,所述氮化作用并不会使得ONO层203的性质发生变化,并且氨气仅会对所述叠层结构所暴露的表面进行氮化作用,而且不会影响ONO层203与浮栅202和控制栅204层之间的接触界面性质。
本实施例中,所述无氧退火处理的温度范围为850℃~1150℃。由于采用的是无氧退火工艺,因此,在退火过程中,所述退火温度可以设置较高而不必担心相应的结构被氧化,具体的,所述退火处理温度可以高达900℃,950℃,1000℃或者1050℃。提高退火处理温度同时可以缩短退火处理时间,从而节省整个工艺时间。
本实施例中,所述无氧退火处理的时间范围为5s~120s。如果退火时间太短,则不能达到相应的修复作用,所述叠层结构的表面仍然具有损伤,影响后续工艺,如果退火处理时间太长,则浪费能源,增加工艺成本。
在上述退火工艺条件下,浮栅202、ONO层203和控制栅204组成的叠层结构表面(包括浮栅202的侧面、ONO层203的侧面,以及控制栅204的侧面和顶面)在它们的形成过程中受到的损伤能够被较好地得到修复,并且整个退火过程中,浮栅202、ONO层203和控制栅204组成的叠层结构不会被氧化,从而保证后续形成的闪存单元性能得到提高。
请参考图5,在浮栅202、ONO层203和控制栅204的侧面以及控制栅204的顶面形成保护层205。
本实施例中,保护层205的材料可以为氮化硅。由于上述步骤中,采用氨气作为保护气体进行退火处理,在进行退火的同时,对浮栅202、ONO层203和控制栅204组成的叠层结构表面进行了氮化作用,因此,氮化硅材料能够更加容易且更加均匀地形成在所述叠层结构表面。
本实施例中,采用低压气相沉积法形成所述保护层205。低压气相沉积法在沉积过程中的气体压强较小,保护层205能够均匀沉积形成在所述叠层结构的各个面上,并且不会消耗叠层结构中的硅源,低气压的气相反应形成的保护层205结构更致密,保护作用更强。
本实施例中,所述低压化学气相沉积法采用的反应气体包括二氯硅烷(SiH2Cl2)和氨气。其中,二氯硅烷和氨气的流量比例范围为1:3~1:20,从而保证低压化学气相沉积的产物为氮化硅,并且保证沉积速率。
本实施例中,所述低压化学气相沉积法的反应温度范围为500℃~800℃,一方面保证相应的反应能够正常进行,另一方面,防止温度过高,反应气体与其它结构发生作用。在沉积过程中,本实施例同时控制反应腔室内的压强范围为50mTorr~500mTorr。控制压强同样可以达到控制沉积速率(反应速率)的作用。
通过上述工艺条件的设置,本实施例最终将保护层205的厚度范围控制在从而一方面对浮栅202、ONO层203和控制栅204组成的叠层结构进行良好的包覆保护作用,另一方面,又不至于影响闪存单元的整体结构,不影响后续其它结构的形成。
请参考图6,在形成保护层205之后,本实施例方法还可以包括:在保护层205表面形成氧化层206。
本实施例中,氧化层206的材料可以为氧化硅,氧化层206的厚度范围可以为并且可以采用热氧化法形成氧化层206。由于已经形成有保护层205,因此,在形成氧化层206的过程中,由浮栅202、ONO层203和控制栅204组成的叠层结构基本不受相应氧化工艺的影响。
本实施例中,热氧化法采用的反应气体包括氧气、一氧化二氮和氮气的至少其中两种,或者包括氧气和一氧化二氮的至少其中一种。所述反应气体的总流量范围为5slm~20slm,热氧化法的温度范围为700℃~1150℃。
本实施例形成氧化层206可以使浮栅202、ONO层203和控制栅204组成的叠层结构表面更加平整,并且进一步对浮栅202、ONO层203和控制栅204组成的叠层结构进行保护,从而有利于后续结构的形成。需要说明的是,在本发明的其它实施例中,在形成保护层205之后,也可以直接进行后继工艺,而不必形成氧化层206。
图中虽然没有显示,但是,在形成的氧化层206后,本实施例后续可以继续进行以下工艺步骤:以浮栅202、ONO层203和控制栅204组成的叠层结构为掩膜,向所述叠层结构两侧的半导体衬底200进行轻掺杂离子注入,形成浅掺杂源极和浅掺杂漏极;对半导体衬底200进行退火处理,以激活所掺入的离子;在所述叠层结构两侧形成侧墙,并以所述栅极结构和侧墙为掩膜对半导体衬底200进行重掺杂,形成源极和漏极;进行退火处理以激活所掺入的离子;最终形成完整的闪存单元。
本实施例所提供的闪存单元形成方法中,在形成浮栅202、ONO层203和控制栅204的叠层结构之后,进行无氧退火处理,所述无氧退火处理一方面修复所述叠层结构形成过程中,相应的刻蚀工艺对所述叠层结构表面造成的损伤,另一方面防止退火过程中氧气氧化浮栅202和控制栅204的边缘,即防止ONO层203与浮栅202和控制栅204之间形成微笑效应,如图6中的结构Ⅳ所示(此时图6中的结构Ⅳ不存在如图2中结构Ⅱ所示的微笑效应),此后形成保护层205保护所述叠层结构,使所述叠层结构在后续工艺过程中都不被氧化,从而提高最终形成的闪存单元的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种闪存单元形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成隧穿氧化层;
在所述隧穿氧化层上形成浮栅;
在所述浮栅上形成ONO层;
在所述ONO层上形成控制栅;
对所述浮栅、ONO层和控制栅进行无氧退火处理;
在所述浮栅、ONO层和控制栅的侧面以及所述控制栅的顶面形成保护层。
2.如权利要求1所述的形成方法,其特征在于,所述无氧退火处理采用氨气、氮气或者惰性气体作为保护气体。
3.如权利要求2所述的形成方法,其特征在于,所述无氧退火处理的温度范围为850℃~1150℃,所述无氧退火处理的时间范围为5s~120s,所述保护气体的流量范围为5slm~20slm。
4.如权利要求1所述的形成方法,其特征在于,所述保护层的材料为氮化硅,所述保护层的厚度范围为
5.如权利要求4所述的形成方法,其特征在于,采用低压化学气相沉积法形成所述保护层。
6.如权利要求5所述的形成方法,其特征在于,所述低压化学气相沉积法采用的反应气体包括二氯硅烷和氨气。
7.如权利要求6所述的形成方法,其特征在于,所述低压化学气相沉积法的反应温度范围为500℃~800℃,所述低压化学气相沉积法中反应腔室内的压强范围为50mTorr~500mTorr,所述二氯硅烷和氨气的流量比例范围为1:3~1:20。
8.如权利要求1所述的形成方法,其特征在于,在形成所述保护层之后,所述形成方法还包括,在所述保护层表面形成氧化层。
9.如权利要求8所述的形成方法,其特征在于,所述氧化层的材料为氧化硅,所述氧化层的厚度范围为
10.如权利要求9所述的形成方法,其特征在于,采用热氧化法形成所述氧化层,所述热氧化法采用的反应气体包括氧气、一氧化二氮和氮气的至少其中两种,或者包括氧气和一氧化二氮的其中一种,所述反应气体的总流量范围为5slm~20slm,所述热氧化法的温度范围为700℃~1150℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310612087.3A CN104681492B (zh) | 2013-11-26 | 2013-11-26 | 闪存单元形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310612087.3A CN104681492B (zh) | 2013-11-26 | 2013-11-26 | 闪存单元形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104681492A true CN104681492A (zh) | 2015-06-03 |
CN104681492B CN104681492B (zh) | 2018-03-06 |
Family
ID=53316369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310612087.3A Active CN104681492B (zh) | 2013-11-26 | 2013-11-26 | 闪存单元形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104681492B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107978606A (zh) * | 2017-11-20 | 2018-05-01 | 上海华力微电子有限公司 | 一种嵌入式闪存工艺集成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270576A (ja) * | 1997-03-25 | 1998-10-09 | Denso Corp | 2層ゲート型半導体記憶装置の製造方法 |
CN1832115A (zh) * | 2005-03-10 | 2006-09-13 | 海力士半导体有限公司 | 闪存器件的栅极形成方法 |
CN1905213A (zh) * | 2005-07-25 | 2007-01-31 | 株式会社东芝 | 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法 |
CN102299076A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2013
- 2013-11-26 CN CN201310612087.3A patent/CN104681492B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270576A (ja) * | 1997-03-25 | 1998-10-09 | Denso Corp | 2層ゲート型半導体記憶装置の製造方法 |
CN1832115A (zh) * | 2005-03-10 | 2006-09-13 | 海力士半导体有限公司 | 闪存器件的栅极形成方法 |
CN1905213A (zh) * | 2005-07-25 | 2007-01-31 | 株式会社东芝 | 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法 |
CN102299076A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107978606A (zh) * | 2017-11-20 | 2018-05-01 | 上海华力微电子有限公司 | 一种嵌入式闪存工艺集成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104681492B (zh) | 2018-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100452439C (zh) | 半导体器件的晶体管及其制造方法 | |
US6225162B1 (en) | Step-shaped floating poly-si gate to improve gate coupling ratio for flash memory application | |
JP2008078589A (ja) | 半導体装置及びその製造方法 | |
JP2006013003A (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
CN100373592C (zh) | Pecvd富含硅的氧化物层以减少uv充电 | |
CN102044498B (zh) | 分立栅存储器件的形成方法 | |
CN101207024B (zh) | 半导体存储器及其形成方法 | |
KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
CN102044497A (zh) | 分立栅存储器件的形成方法 | |
CN102412131B (zh) | 介电堆栈 | |
CN103094284B (zh) | Eeprom存储器及其制作方法 | |
CN105448842A (zh) | 半导体器件的制作方法 | |
CN104681492B (zh) | 闪存单元形成方法 | |
US7795123B2 (en) | Method of forming gate electrode | |
CN102693905B (zh) | 闪存单元及其浮栅的形成方法 | |
CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
CN110211875B (zh) | 一种半导体器件的制造方法 | |
CN1674257A (zh) | 快闪存储器结构及其制作方法 | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
US20140048862A1 (en) | Semiconductor device and method for fabricating semiconductor device | |
CN102222645B (zh) | 制作快闪存储器元件的方法 | |
CN101800199B (zh) | 一种闪存制作方法 | |
CN103794504A (zh) | 快闪存储器及其制作方法 | |
CN102569078A (zh) | 一种闪存单元形成方法 | |
US6979618B2 (en) | Method of manufacturing NAND flash device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |