CN100555739C - 非可逆电路元件 - Google Patents

非可逆电路元件 Download PDF

Info

Publication number
CN100555739C
CN100555739C CNB2005800257734A CN200580025773A CN100555739C CN 100555739 C CN100555739 C CN 100555739C CN B2005800257734 A CNB2005800257734 A CN B2005800257734A CN 200580025773 A CN200580025773 A CN 200580025773A CN 100555739 C CN100555739 C CN 100555739C
Authority
CN
China
Prior art keywords
input
output port
multilayer board
center conductor
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800257734A
Other languages
English (en)
Other versions
CN1993858A (zh
Inventor
岸本靖
寺胁武文
野津稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN1993858A publication Critical patent/CN1993858A/zh
Application granted granted Critical
Publication of CN100555739C publication Critical patent/CN100555739C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/255—Means for correcting the capacitance value
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H01P1/365—Resonance absorption isolators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种非可逆电路元件，具备：第一电感元件，其连接在第一输入输出端口和第二输入输出端口之间；第二电感元件，其连接在第二输入输出端口和接地之间；第一电容元件，其连接在所述第一输入输出端口与所述第二输入输出端口之间，与所述第一电感元件构成并联振荡电路；第二电容元件，其连接在所述第二输入输出端口与接地之间，与所述第二电感元件构成并联振荡电路；和电阻元件，其连接在所述第一输入输出端口和所述第二输入输出端口之间，所述第一电容元件及/或所述第二电容元件，通过将在由电介质和电极图案构成的层叠基板内由所述电极图案形成的电容器，和所述层叠基板上搭载的芯片电容器并联连接而成。

Description

非可逆电路元件
技术领域
本发明涉及对高频信号具有非可逆传输特性的非可逆电路元件，尤其涉及一种在移动电话等移动体通信系统中使用的、一般被称作隔离器(isolator)的非可逆电路元件。
背景技术
在利用了数百MHz～数十GHz的频带的移动体通信设备，即PHS(个人手持电话)的基站、和移动电话的终端机等中，广泛使用了隔离器等非可逆电路元件。例如，在移动体通信设备的发送段中，隔离器被配置于功率放大器和天线之间，防止不需要的信号向功率放大器的逆流，并且使功率放大器的负载侧的阻抗稳定。因此，要求隔离器在插入损耗特性、反射损耗特性和隔离特性方面优异。
图8是作为这样的隔离器的一个例子而表示的三端子对隔离器的图。该隔离器具有：微波铁氧体38；在微波铁氧体38的一个主面上，以相互电绝缘的状态且以120°交叉的方式配置的三个中心导体31、32、33；与各中心导体31、32、33的一端连接的匹配电容器C1～C3；和与中心导体31、32、33的任意一个端口(例如P3)连接的终端电阻Rt。各中心导体31、32、33的另一端接地。从永久磁铁(未图示)对铁氧体38沿其轴向施加直流磁场Hdc。在该隔离器中，从端口P1输入的高频信号被传输到端口P2，从端口P2进入的反射波由终端电阻Rt吸收而不会被传输到端口P1。由此，防止了不需要的反射波反向进入到功率放大器等中。
最近，提出了一种由与这种三端子对隔离器不同的等效电路构成的、插入损耗特性和反射损耗特性优异的隔离器(特开2004-88743号)。该隔离器具有两个中心导体，被称作双端子对隔离器。图9是表示双端子对隔离器的等效电路的图，图10是表示其各部件的分解立体图。该双端子对隔离器具有：第一电感元件L1，其设置在第一输入输出端口P1和第二输入输出端口P2之间，由第一中心导体21形成；第二电感元件L2，其在与第一中心导体21电绝缘的状态下按照交叉的方式设置在第二输入输出端口P2和接地之间，由第二中心导体22形成；第一电容元件C1，其设置在第一输入输出端口P1与第二输入输出端口P2之间，与第一电感元件L1构成第一并联振荡电路；电阻元件R；以及第二电容元件C2，其设置在第二输入输出端口P2与接地之间，与第二电感元件L2构成第二并联振荡电路。
当从第一输入输出端口P1向第二输入输出端口P2传递高频信号时，第一输入输出端口P1与第二输入输出端口P2之间的第一并联振荡电路不振荡，但由于第二并联振荡电路振荡，因此传输损耗少(插入损耗特性优异)。从第二输入输出端口P2向第一输入输出端口P1倒流的电流，被第一输入输出端口P1与第二输入输出端口P2之间的电阻元件R吸收。
如图10所示，双端子对隔离器1具备：按照构成磁路的方式由软铁等强磁性金属构成的壳体(上侧壳体4、下侧壳体8)；永久磁铁9；由微波铁氧体20和中心导体21、22构成的中心导体装配体30；和搭载中心导体装配体30的层叠基板50。中心导体装配体30具备：圆板状微波铁氧体20、隔着绝缘层(未图示)按照垂直的方式配置在微波铁氧体20上的第一和第二中心导体21和22。第一和第二中心导体21、22分别由两条线路构成，各线路的两端部在相互分离的状态下延伸到微波铁氧体20的下面。
在层叠基板50中形成有：构成第一并联振荡电路的第一电容元件C1、构成第二并联振荡电路的第二电容元件C2、和电阻元件R。图11是表示层叠基板50的各部件的分解立体图。层叠基板50由下述等部件构成：与中心导体21、22的端部连接的电极51～54；在背面设置有电容器电极55、56和电阻27的电介质片41；在背面设置有电容器电极57的电介质片42；在背面设置有接地电极58的电介质片43；和设置有输入外部电极14、输出外部电极15以及接地外部电极16的电介质片44、45。电容器电极55、57形成第一电容元件C1，电容器电极56、57形成第二电容元件C2。图中的黑圆表示过孔(via hole)。
第一中心导体21的一端部经由电极51与输入外部电极14连接。第一中心导体21的另一端部经由电极54与输出外部电极15连接。第二中心导体22的一端部经由电极53与输出外部电极15连接。第二中心导体22的另一端部经由电极52与接地外部电极16连接。
在双端子对隔离器中，通过调整由第一中心导体21形成的第一电感元件L1以及第一电容器C1，来确定隔离成为最大的振荡频率(以下也称作“峰值频率”)，通过调整由第二中心导体22形成的第二电感元件L2以及第二电容器C2，来确定插入损耗为最小的峰值频率。这样，根据通信设备所采用的通信系统的频率，通过调整第一和第二电感元件L1、L2以及第一和第二电容器C1、C2，来确定双端子对隔离器的电气特性。因此，要在双端子对隔离器中获得优异的电气特性，减少第一和第二电感元件L1、L2以及第一和第二电容器C1、C2的偏差而精度优良地形成是重要的。
但是，由于各电感值和电容值因所述构成部件本身的各种因素而存在偏差，所以，大多情况下难以使峰值频率恒定。因此，在获得的双端子对隔离器中，电气特性偏离所希望的范围的情况较多。
对于第一和第二电感元件L1、L2中引起的电气特性的偏差而言，由于这些电感除了中心导体的宽度和间隔以及微波铁氧体的磁气特性和外形尺寸以外，还由来自永久磁铁的直流磁场确定，所以，可通过由磁化线圈调整永久磁铁的磁力来降低。但是，对于形成在层叠基板50的第一和第二电容元件C1、C2中引起的电气特性的偏差而言，由于这些电容器由电介质的介电特性、电容器电极的面积和间隔等确定，因此，即使高精度地控制电极膜厚、电介质片厚等的各种制作条件，电容的精度也存在±4％左右的界限，难以降低。
例如，在800MHz频带用的双端子对隔离器中，若第一和第二电容元件C1、C2的电容相对于所希望的电容值变动1％，则峰值频率会偏移数MHz。若变动幅度超过±3％，则变得无法满足双端子对隔离器的规格。因此，电容值的偏差相对于所希望的电容值必须在±3％以内，优选在±2％以内的范围。
如上所述，由于通过电极膜厚、电介质片厚等的调整难以抑制电容值的偏差，因此，以往采用了通过激光来修整形成在层叠基板的电极图案的方法。但是，通过修整进行的第一和第二电容元件C1、C2的电容值的调整，会产生层叠基板的裂纹和裂缝等，导致产品成品率明显降低。
发明内容
因此，本发明的目的在于，提供一种降低第一和第二电容元件的电容值的偏差且电气特性优异的非可逆电路元件。
本发明的另一个目的在于，提供一种不通过修整等方法就可降低第一和第二电容元件的电容值的偏差，从而可成品率优异地制造电气特性出色的非可逆电路元件的方法。
本发明的非可逆电路元件具备：第一电感元件，其连接在第一输入输出端口和第二输入输出端口之间；第二电感元件，其连接在第二输入输出端口和接地之间；第一电容元件，其连接在所述第一输入输出端口与所述第二输入输出端口之间，与所述第一电感元件构成并联振荡电路；第二电容元件，其连接在所述第二输入输出端口与接地之间，与所述第二电感元件构成并联振荡电路；和电阻元件，其连接在所述第一输入输出端口和所述第二输入输出端口之间，所述第一电容元件及/或所述第二电容元件，通过将在由电介质和电极图案构成的层叠基板由所述电极图案形成的电容器，和所述层叠基板上搭载的芯片电容器并联连接而成。
优选在所述层叠基板形成的所述电容器的电容值比所述芯片电容器的电容值大。通过选择所述芯片电容器的电容值，可降低所述第一电容元件及/或第二电容元件的电容值及其设定电容值的偏差。
优选中心导体装配体安装于所述层叠基板，所述中心导体装配体在微波铁氧体上交叉配置有构成所述第一电感元件的第一中心导体和构成所述第二电感元件的第二中心导体。优选所述第一中心导体由多个导体构成，所述第二中心导体由一根导体构成。优选所述第一电感元件的电感比所述第二电感元件的电感小。
优选在所述层叠基板的中心导体装配体搭载面上形成有第一～第三电极图案，所述第一电极图案与所述中心导体的公共部连接，所述第二电极图案与所述中心导体的第一中心导体的端部连接，所述第三电极图案与所述中心导体的第二中心导体的端部连接。
优选在所述层叠基板的背面形成有输入端子和输出端子，经由形成于所述层叠基板的过孔，所述第一电极图案与所述输出端子连接，所述第二电极图案与所述输入端子连接。
在本发明的非可逆电路元件的制造方法中，所述非可逆电路元件具备：第一电感元件，其连接在第一输入输出端口和第二输入输出端口之间；第二电感元件，其连接在第二输入输出端口和接地之间；第一电容元件，其连接在所述第一输入输出端口与所述第二输入输出端口之间，与所述第一电感元件构成并联振荡电路；第二电容元件，其连接在所述第二输入输出端口与接地之间，与所述第二电感元件构成并联振荡电路；和电阻元件，其连接在所述第一输入输出端口和所述第二输入输出端口之间，所述第一电容元件及/或所述第二电容元件，通过将在由电介质和电极图案构成的层叠基板由所述电极图案形成的电容器，和所述层叠基板上搭载的芯片电容器并联连接而成，所述制造方法包括如下步骤：
(a)测量在所述层叠基板由所述电极图案形成的电容器的电容值；
(b)求出电容值的测量值与所述第一电容元件及/或所述第二电容元件的设定电容值的差值；和
(c)在所述层叠基板上搭载具有与所述电容值的差值相当的电容值的芯片电容器。
优选形成具备多个所述层叠基板的母基板，测量在所述层叠基板形成的电容器的电容值，对电容值的测量值与在所述层叠基板形成的所述电容器的设定电容值的差值偏离预先设定的阈值的层叠基板进行标记。优选仅对没有标记的层叠基板搭载所述芯片电容器。
如上所述，通过在层叠基板内由电极图案形成第一电容元件及/或第二电容元件的一部分，并且由芯片电容器构成剩余部分，可通过芯片电容器的电容值的选择来修正在层叠基板形成的电容器的偏差，因此，不通过修整等方法就可降低第一和第二电容元件的电容值的偏差，层叠基板不会受到因加工而引起的损伤，从而可成品率优异地制造电气特性出色的非可逆电路元件。
附图说明
图1是表示本发明一个实施方式的非可逆电路元件的等效电路的图；
图2是表示本发明一个实施方式的非可逆电路元件的等效电路的图；
图3是表示本发明一个实施方式的非可逆电路元件的立体图；
图4是表示本发明一个实施方式的非可逆电路元件的分解立体图；
图5(a)是表示本发明一个实施方式的非可逆电路元件中采用的中心导体的平面展开图；
图5(b)是表示图5(a)所示的中心导体的装配状态的立体图；
图6是表示本发明的非可逆电路元件中采用的层叠基板的分解立体图；
图7是表示本发明的非可逆电路元件中采用的树脂壳体的俯视图；
图8是表示现有的三端子对隔离器的等效电路的图；
图9是表示现有的双端子对隔离器的等效电路的图；
图10是表示现有的双端子对隔离器的分解立体图；
图11是表示现有的双端子对隔离器中采用的层叠基板的分解立体图；
图12是表示现有的非可逆电路元件所采用的层叠基板中形成的第二电容元件的电容值的分布图表；
图13是表示本发明的非可逆电路元件所采用的层叠基板中形成的电容器的电容值的分布图表；
图14是表示本发明的非可逆电路元件所采用的层叠基板中形成的第二电容元件(合成电容)的电容值的分布图表；
图15是表示本发明一个实施方式的非可逆电路元件的插入损耗特性的图表。
具体实施方式
图1和图2表示本发明一个实施方式的作为非可逆电路元件的双端子隔离器的等效电路。图1以部件形状表示中心导体装配体，图2以由第一电感元件L1和第二电感元件L2构成的等效电路表示中心导体装配体。
该非可逆电路元件具有：第一电感元件L1，其连接在第一输入输出端口P1和第二输入输出端口P2之间；第二电感元件L2，其连接在第二输入输出端口P2和接地之间；第一电容元件Ci(电容器Cie和Cii的合成电容)，其连接在第一输入输出端口P1与第二输入输出端口P2之间，与第一电感元件L1构成第一并联振荡电路；第二电容元件Cf(电容器Cfe和Cfi的合成电容)，其连接在第二输入输出端口P2与接地之间，与第二电感元件L2构成第二并联振荡电路；和电阻元件R，其连接在第一输入输出端口P1和第二输入输出端口P2之间。
图3表示本发明一个实施方式的非可逆电路元件的外观，图4表示其部件。非可逆电路元件1具备：中心导体装配体30，其包括微波铁氧体10和按照包围该微波铁氧体10的方式配置的中心导体(由在微波铁氧体10上以相互电绝缘的状态交叉的第一中心导体21和第二中心导体22构成)；层叠基板50，其内部形成有电容器Cii和Cfi，表面形成有安装用电极图案、输入输出电极IN、OUT、接地电极GND，安装了电容器Cie和Cfe作为芯片电容器62、61；收容层叠基板50的树脂壳体80；向微波铁氧体10供给直流磁场的永久磁铁40；和上壳体70，其收容永久磁铁40，并与树脂壳体80卡合。
第一和第二电容元件Ci、Cf，通过将形成在层叠基板50的内部的电容器Cii、Cfi和搭载于层叠基板50的外表面的芯片电容器Cie、Cfe并联连接而成，具有这些电容元件的合成电容。形成在层叠基板50的内部的电容元件Cii和Cfi，具有比第一或第二电容元件Ci、Cf小的电容。电容器Cii和Cfi的电容偏差通过搭载于层叠基板50的外表面的芯片电容器Cie、Cfe来修正。
层叠基板50可按如下方式获得：在由可低温煅烧的陶瓷(LTCC)构成的电介质片上印刷以Ag、Cu等为主体的导电膏，形成所希望的导体图案，将所获得的多个带导体图案的电介质片进行层叠，并通过煅烧而获得。由此，可获得将多个电容元件一体化后的层叠基板50。
电介质片S1上配设有电极图案501～504、520、521，电介质片S2上形成有电极图案505、506，电介质片S3上形成有电极图案507，电介质片S4上形成有电极图案508，电介质片S5上形成有电极图案509，电介质片S6上形成有电极图案510。在层叠基板50的背面，夹持接地电极GND配设有输入端子IN用电极图案和输出端子OUT用电极图案。
电介质片S1～S6上的电极图案，通过填充了导电性膏的过孔VHg1～VHg6、VHi1～VHi9、VHo1～VHo7而被适当电连接。过孔VHg1～VHg6使电极图案504、505、510与接地电极GND电连接，过孔VHi1～VHi9使电极图案502通过电极图案508而与输入端子IN电连接，过孔VHo1～VHo7使电极图案520、507、509与输出端子OUT电连接。电极图案503、506、507、508、509构成电容器Cii，电极图案520、505、507、509、510构成电容器Cfi。
在该实施方式中，由于将构成电容器Cii、Cfi的电极图案配置在多个层上，通过过孔而并联连接，因此，层叠基板50的每层的图案面积广，可获得大的电容值。形成在层叠基板50内部的电容器的电容，优选在考虑偏差的情况下设定为平均值比第一或第二电容元件Ci、Cf的电容值小约5％。
测量形成在层叠基板50内的电容器Cii、Cfi的电容值，其与第一或第二电容元件Ci、Cf的电容值的差分由芯片电容器Cie、Cfe修正。在本实施方式中，作为修正用芯片电容器Cie、Cfe，使用小电容且容许误差小的层叠电容器。该层叠电容器为0.1pF～数pF的小电容，在0.5pF以下则具有±0.05pF的容许误差，超过0.5pF且小于1.0pF则具有±0.075pF的容许误差，在1.0pF以上则具有±0.1pF的容许误差。
通过根据层叠基板50内的电容器Cii、Cfi的电容值的偏差，采用高精度的修正用电容元件，由此第一和第二电容元件Ci、Cf的任意一个都可不需要激光修整地降低偏差，从而可设定为所希望的电容值。
对层叠基板的制造方法的一个例子进行说明。首先，通过刮刀(doctorblade)法等公知的片成形方法，将由陶瓷粉末、粘合剂和可塑剂构成的浆(slurry)均匀地涂敷到由聚对苯二甲酸乙二醇酯薄膜构成的底膜(carrierfilm)上，形成数十μm～数百μm厚的印刷基板。在干燥之后，将印刷基板在带有底膜的状态下截断成规定的尺寸。
陶瓷粉末优选例如在1000℃以下由低温下可烧结的电介质陶瓷构成。作为这种可低温烧结的电介质陶瓷，例如可举出：(a)以Al2O3为主要成分，以SiO2、SrO、CaO、PbO、Na2O和K2O中的至少一种为附加成分的陶瓷，(b)以Al2O3为主要成分，以MgO、SiO2和GdO中的至少一种为附加成分的陶瓷等。若包括Bi2O3、Y2O3、CaCO3、Fe2O3、In2O3和V2O5的至少一种，则可促进低温烧结化。
可低温烧结的电介质陶瓷的具体的组成例含有：由用Al2O3换算为10～60质量％的Al、用SiO2换算为25～60质量％的Si、用SrO换算为7.5～50质量％的Sr、以及用TiO2换算为0～20质量％的Ti所构成的主成分(Al2O3+SiO2+SrO+TiO2＝100质量％)；和作为附带成分，平均主要成分100质量份含有用Bi2O3换算为0.1～10质量份的Bi。该电介质陶瓷不包含有害物质Pb。而且，该电介质陶瓷具有7～9的介电常数、240MPa以上的高抗折强度(通过基于使用了长度36mm、宽度4mm、厚度3mm以及支点间距离30mm的试样的JIS R 1601进行的三点弯曲试验法测定)、110GPa以上的高杨氏模量。
在层叠了形成有电极图案的印刷基板之后，将其压接为一体，形成厚度大致为0.35mm的平板状成形体。在平板状成形体的主面上，以可分割为规定的芯片尺寸的间隔，将垂直的多个分割槽刻设为大致0.1mm的深度。分割槽的深度也可根据平板状成形体的厚度确定，但从易于分割和易于处理等方面考虑，为30～150μm左右。对带分割槽的平板状成形体进行脱脂、烧结，得到具备以分割槽划分的多个层叠基板的母基板。母基板的尺寸例如在具有50×30个层叠基板的情况下，优选为170mm×105mm×0.2mm左右。
在母基板的各层叠基板形成了电容器Cii、Cfi之后，用电容测量器等测量机构测量电容值，根据电容值的测量值与设定值的差分选择修正用芯片电容器，安装到各层叠基板的规定部位。另外，在某层叠基板的电容值的差分相对于第一和第二电容元件Ci、Cf的设定电容值例如超过+0.3％或小于-10％的情况下，对该层叠基板标记为不合格品。此外，上述差分是阈值的一个例子，并不是限定的。在安装芯片电容器时，对标记进行图像识别，仅对没有标记的层叠基板安装芯片电容器，从而可省去徒劳的部件安装。
对各层叠基板的主面的电极图案502、520搭载芯片电阻63，对第一～第三电极图案501、503、504安装中心导体装配体30。分别通过焊接等，将中心导体20的公共部23连接到第一电极图案501的大致圆形部，将第一中心导体21的端部21a连接到第二电极图案503，将第二中心导体22的端部22a连接到第三电极图案504。在本实施方式中，第一电极图案501大致为圆形，这是为了使周围的电极图案502、503、504的形成面积变广，且增大与这些电极图案的绝缘距离。
最后沿着分割槽分割母基板，得到外形尺寸为2.6mm×2.6mm×0.2mm的层叠基板50。分割槽可通过钢刃形成，但在烧结后形成的情况下，可采用切割锯或激光加工等切断机构。
通过对层叠基板50使用低温烧结陶瓷，可将Ag、Cu、Au等具有高导电率的金属用作电极图案。通过使用具有高Q值的电介质材料、且使用抑制了由电阻引起的损耗的电极，可获得损耗极小的非可逆电路元件。
在中心导体装配体30中，例如在矩形状的微波铁氧体10的表面，第一中心导体21和第二中心导体22隔着绝缘层(未图示)而按照交叉的方式配置。在本实施例中，第一中心导体21和第二中心导体22正交(交叉角为90°)，但交叉角在90°以外的情况也在本发明的范围内。一般而言，第一中心导体21和第二中心导体22在80°～110°的角度范围内交叉即可。
图5(a)是中心导体20的平面展开图，图5(b)是表示将中心导体20配置到微波铁氧体10上的状态的立体图。另外，在图5(b)中，省略了被第一中心导体21和第二中心导体22包围的微波铁氧体10，以便使中心导体20的公共部23可见。中心导体20一体具有：公共部23、从公共部23的一边23a以直角延伸的第一中心导体21、和从与公共部23相邻的另一边23b以直角延伸的第二中心导体22，整体上呈L字状。这样的中心导体20例如可由厚度为30μm的铜板通过冲压等而形成。为了降低因高频的趋肤效应引起的损耗，优选对铜板实施厚度1～4μm的镀银。
第一中心导体21由三根并联导体(线路)211～213构成，第二中心导体22由一根导体(线路)221构成。通过这样的构成，第一中心导体21的电感比第二中心导体22的电感小，电感被调整。若加宽第一和第二中心导体21、22的端部21a、22a，则易于和层叠基板50上形成的电极图案503、504连接。
代替由一块铜板一体形成第一中心导体21和第二中心导体22，也可由独立的铜板形成。而且，可在聚酰亚胺等的可挠性耐热绝缘片的两面，通过印刷法或蚀刻法形成第一中心导体21和第二中心导体22。此外，还可在微波铁氧体10上印刷第一中心导体21和第二中心导体22。这样，第一中心导体21和第二中心导体22的形态并不是限定的。
由于中心导体20的第一中心导体21和第二中心导体22包围着微波铁氧体10，因此与仅在微波铁氧体10的一个主面配置中心导体20的情况相比，可获得大的电感。这大大有助于微波铁氧体10的小型化。
微波铁氧体10只要是相对于来自永久磁铁40的直流磁场起到非可逆电路元件的功能的磁性材料即可。作为优选的磁性材料，可例举如钇铁石榴石(YIG)等具有石榴石构造的铁氧体，也可以根据使用频率而使用Ni系铁氧体等具有尖晶石构造的铁氧体。在YIG的情况下，可用Gd、Ca、V等置换Y的一部分，还可用Al、Ga等置换Fe的一部分。而且，在印刷第一和第二中心导体21、22时，可添加规定量的Bi，以便可同时对构成中心导体的电极图案进行煅烧。
对中心导体装配体30施加直流磁场的永久磁铁40，通过粘接剂等被固定在上壳体70的内壁面。作为永久磁铁40，从成本和与微波铁氧体10的温度特性的相符性的观点出发，优选铁氧体磁铁“例如(Sr/Ba)O·nFe2O3”。并且，由于具有由(Sr/Ba)RO·n(FeM)2O3“R是含有Y的稀土类元素中的至少一种元素，置换了Sr及/或Ba的一部分，M是从由Co、Mn、Ni以及Zn构成的群中选出的至少一种元素，置换了Fe的一部分”表示的组成，且具有氧化铅铁淦氧磁体型晶体结构，在R元素及/或M元素为化合物的状态下进行临时烧结后的粉碎工序中添加的铁氧体磁铁，具有高磁通密度，因此可实现非可逆电路元件的小型化和薄型化。作为铁氧体磁铁的磁气特性，优选剩磁通密度Br在430mT以上，尤其在440mT以上，保持力iHc在340kA/m以上，最大能量积(BH)max在35kJ/m3以上。
图7是表示树脂壳体80的俯视图。镶嵌成形后的树脂壳体80具有0.1mm左右薄的金属框架81。金属框架81由金属通过冲压或蚀刻等形成，具有成为一体的底部81b、其两侧的两个侧壁81a和81c、以及端子81d～81g。框架端子81d～81g是接地端子。由于框架侧壁81a和81c朝向上壳体70的侧壁，因此，可向中心导体装配体30均匀地供给永久磁铁40的磁通。
在框架81上还一体设置有输入端子82a(IN，等效电路的第一输入输出端口P1)以及输出端子83a(OUT，等效电路的第二输入输出端口P2)。由于框架底部81b起到接地的作用，因此为了与输入端子82a(IN)和输出端子83a(OUT)电绝缘，距输入端子82a的露出端82b和输出端子83a的露出端83b为0.3mm左右。
框架81例如由厚度0.1mm左右的SPCC(JIS G3141)构成，表面被实施了厚度1～3μm的镀Cu和厚度2～4μm的镀Ag。通过这样的镀层，可改善高频特性。
在树脂壳体80内收容层叠基板50，将层叠基板50的输入端子IN和输出端子OUT分别焊接到树脂壳体80的输入端子的露出端82b和输出端子的露出端83b。层叠基板50的底部接地GND焊接到树脂壳体80的框架底部81b。
与在树脂壳体80中镶嵌成形后的金属框架81的侧壁81a、81c接合的大致为箱形状的上壳体70，由软铁等强磁性体形成，作为形成对永久磁铁40、中心导体装配体30和层叠基板50进行包围的磁路的磁轭而发挥功能。在上壳体70上优选形成由从Ag、Au、Cu和Al构成的群中选出的至少一种金属或其合金所构成的镀层。镀层的电阻率优选在5.5μΩcm以下，更优选在3μΩcm以下，最优选在1.8μΩcm以下。镀层的厚度优选为0.5～25μm，更优选为0.5～10μm，最优选为1～8μm。通过这样的构成，可抑制与外部电路的相互干涉，从而降低损耗。
通过下面的实施例，对本发明进行更详细的说明，但本发明并非限定于此。
现有例1
设定第一电容元件Ci为29pF，设定第二电容元件Cf为18.0pF，制作了具有1500个(50×30个)层叠基板的多个母基板。图12表示：从分割这些母基板而得到的层叠基板中任意选出的1500个层叠基板中的第二电容元件Cf的电容值分布。从图12可知，第二电容元件Cf在17.3～18.5pF的范围内存在偏差。利用这样的层叠基板制作非可逆电路元件时，存在着插入损耗特性偏离规格的元件，成品率将达不到60％。这样的电容值的偏差在第一电容元件Ci中也同样会产生。
实施例1
设定形成在层叠基板内的电容器Cii、Cfi的电容值分别为27.6pF和17.1pF，比第一和第二电容元件Ci、Cf的设定值小约5％，制作具有1500个(50×30个)层叠基板的多个母基板。从分割这些母基板而得到的层叠基板中任意选出的1500个层叠基板中的电容器Cfi的电容值分布在图13中表示。电容器Cfi的电容值在16.6～17.8pF的范围内，与现有例1同等产生了偏差。
对这些层叠基板的每一个测量电容器Cfi的电容值，当测量值在16.6pF以上且小于17.0pF时，在层叠基板表面上搭载电容值为1.2pF的芯片电容器，作为修正用芯片电容器Cfe。同样，当测量值在17.0pF以上且小于17.2pF时，搭载1.0pF的芯片电容器，当测量值在17.2pF以上且小于17.5pF时，搭载0.7pF的芯片电容器，当测量值在17.5pF以上且小于17.8pF时，搭载0.5pF的芯片电容器。图14中表示了搭载芯片电容器后的电容分布。从图14可知，通过修正用芯片电容器Cfe的搭载，在所有的层叠基板中，电容值都达到第二电容元件Cf的目标值(18.0pF)±3％以内。同样，利用修正用芯片电容器Cie，第一电容元件Ci的电容值也达到29pF±3％以内。
利用获得的层叠基板，制作了通带频率在830～840MHz的3.2mm角的超小型非可逆电路元件。该非可逆电路元件的规格如下。
微波铁氧体10：直径1.9mm×厚度0.35mm的石榴石。
永久磁铁40：长度2.8mm×宽度2.5mm×厚度0.4mm的铁氧体。
中心导体20：是通过蚀刻形成的厚度30μm的L字状铜板(厚度1～4μm的半光泽镀Ag)，如图5所示，具有由宽度0.2mm的三根并联导体构成的第一中心导体21(导体间的间隙为0.25mm，整体的宽度为1.1mm)、和由宽度0.2mm的单线导体构成的第二中心导体22。
如上所述，利用由芯片电容器修正后的层叠基板，在层叠基板上焊接搭载了75Ω的芯片电阻。另外，电阻也可通过印刷法形成在层叠基板上。
对利用第二电容元件Cf的电容值最大(18.2pF)、最小(17.8pF)和平均(18.0pF)的三种层叠基板制作的非可逆电路元件，测定了插入损耗。图15表示各非可逆电路元件的插入损耗特性。从图15可知，插入损耗的峰值频率因第二电容元件Cf的偏差而变化，但该变化幅度小为5～8MHz，而且插入损耗在目标值(0.5dB)以下。另外，插入损耗的峰值与仅由层叠基板内形成的电容器构成第二电容元件Cf的现有非可逆电路元件同样，未出现因利用芯片电容器而引起的插入损耗特性的劣化。
对于隔离特性而言，确认了也可通过同样的方法降低偏差。这样获得的本发明的非可逆电路元件的成品率为100％，在830～840MHz频带下隔离特性和插入损耗特性均良好。
(工业上的可利用性)
根据本发明，在层叠基板内由电极图案形成第一电容元件及/或第二电容元件的一部分，并且由搭载于层叠基板的芯片电容器构成剩余部分，由此，可通过芯片电容器的电容值的选择来修正层叠基板内形成的电容器的电容值偏差，从而不通过修整等方法就可降低第一和第二电容元件的偏差，因此，可成品率良好异地制造电气特性出色的非可逆电路元件。

Claims (11)

1.一种非可逆电路元件，具备：第一电感元件，其连接在第一输入输出端口和第二输入输出端口之间；第二电感元件，其连接在第二输入输出端口和接地之间；第一电容元件，其连接在所述第一输入输出端口与所述第二输入输出端口之间，与所述第一电感元件构成并联振荡电路；第二电容元件，其连接在所述第二输入输出端口与接地之间，与所述第二电感元件构成并联振荡电路；和电阻元件，其连接在所述第一输入输出端口和所述第二输入输出端口之间，所述第一电容元件及/或所述第二电容元件，通过将在由电介质和电极图案构成的层叠基板由所述电极图案形成的电容器，和所述层叠基板上搭载的芯片电容器并联连接而成。
2.根据权利要求1所述的非可逆电路元件，其特征在于，
在所述层叠基板形成的所述电容器的电容值比所述芯片电容器的电容值大。
3.根据权利要求2所述的非可逆电路元件，其特征在于，
通过选择所述芯片电容器的电容值，降低所述第一电容元件及/或第二电容元件的电容值及其设定电容值的偏差。
4.根据权利要求1～3中任意一项所述的非可逆电路元件，其特征在于，中心导体装配体被安装于所述层叠基板，所述中心导体装配体在微波铁氧体上交叉配置有构成所述第一电感元件的第一中心导体和构成所述第二电感元件的第二中心导体。
5.根据权利要求4所述的非可逆电路元件，其特征在于，
所述第一中心导体由多个导体构成，所述第二中心导体由一根导体构成。
6.根据权利要求1～3中任意一项所述的非可逆电路元件，其特征在于，所述第一电感元件的电感比所述第二电感元件的电感小。
7.根据权利要求4所述的非可逆电路元件，其特征在于，
在所述层叠基板的中心导体装配体搭载面上形成有第一～第三电极图案，所述第一电极图案与所述中心导体的公共部连接，所述第二电极图案与所述中心导体的第一中心导体的端部连接，所述第三电极图案与所述中心导体的第二中心导体的端部连接。
8.根据权利要求7所述的非可逆电路元件，其特征在于，
在所述层叠基板的背面形成有输入端子和输出端子，经由形成于所述层叠基板的过孔，所述第一电极图案与所述输出端子连接，所述第二电极图案与所述输入端子连接。
9.一种非可逆电路元件的制造方法，所述非可逆电路元件具备：第一电感元件，其连接在第一输入输出端口和第二输入输出端口之间；第二电感元件，其连接在第二输入输出端口和接地之间；第一电容元件，其连接在所述第一输入输出端口与所述第二输入输出端口之间，与所述第一电感元件构成并联振荡电路；第二电容元件，其连接在所述第二输入输出端口与接地之间，与所述第二电感元件构成并联振荡电路；和电阻元件，其连接在所述第一输入输出端口和所述第二输入输出端口之间，所述第一电容元件及/或所述第二电容元件，通过将在由电介质和电极图案构成的层叠基板由所述电极图案形成的电容器，和所述层叠基板上搭载的芯片电容器并联连接而成，所述制造方法包括如下步骤：
(a)测量在所述层叠基板由所述电极图案形成的电容器的电容值；
(b)求出电容值的测量值与所述第一电容元件及/或所述第二电容元件的设定电容值的差值；和
(c)在所述层叠基板上搭载具有与所述电容值的差值相当的电容值的芯片电容器。
10.根据权利要求9所述的非可逆电路元件的制造方法，其特征在于，
形成具备多个所述层叠基板的母基板，测量在所述层叠基板形成的所述电容器的电容值，对电容值的测量值与在所述层叠基板形成的所述电容器的设定电容值的差值偏离预先设定的阈值的层叠基板进行标记。
11.根据权利要求10所述的非可逆电路元件的制造方法，其特征在于，
仅对没有标记的层叠基板搭载所述芯片电容器。
CNB2005800257734A 2004-08-03 2005-08-02 非可逆电路元件 Active CN100555739C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004226391 2004-08-03
JP226391/2004 2004-08-03

Publications (2)

Publication Number Publication Date
CN1993858A CN1993858A (zh) 2007-07-04
CN100555739C true CN100555739C (zh) 2009-10-28

Family

ID=35787148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800257734A Active CN100555739C (zh) 2004-08-03 2005-08-02 非可逆电路元件

Country Status (5)

Country Link
US (1) US7522013B2 (zh)
JP (1) JP4947289B2 (zh)
KR (1) KR101138744B1 (zh)
CN (1) CN100555739C (zh)
WO (1) WO2006013865A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267052A (ja) * 2006-03-29 2007-10-11 Hitachi Metals Ltd 非可逆回路素子
CN103081219B (zh) * 2010-08-09 2016-01-13 株式会社村田制作所 非可逆电路元件
CN104081579B (zh) * 2012-02-06 2016-02-24 株式会社村田制作所 不可逆电路元件
JP7023814B2 (ja) * 2018-08-29 2022-02-22 株式会社東芝 アイソレータ及び通信システム
JP6939860B2 (ja) * 2019-09-20 2021-09-22 Tdk株式会社 非可逆回路素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296307A (zh) * 1999-11-15 2001-05-23 株式会社村田制作所 不可逆电路元件
CN1471193A (zh) * 2002-06-27 2004-01-28 株式会社村田制作所 两端口型隔离器和通信装置
JP4255206B2 (ja) * 2000-12-06 2009-04-15 コクヨ株式会社 ラッチ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107134U (ja) * 1982-12-31 1984-07-19 株式会社村田製作所 コンデンサ
JPS60167327A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置の製造方法
JPS60167327U (ja) * 1984-04-13 1985-11-06 ティーディーケイ株式会社 Ｌｃ複合部品
JPH0620034B2 (ja) * 1986-12-15 1994-03-16 ティーディーケイ株式会社 チツプ部品連製造装置
JPH0722070B2 (ja) * 1991-02-06 1995-03-08 株式会社誘電研究所 セラミックコンデンサ及びその製造方法
JPH06244056A (ja) * 1992-12-29 1994-09-02 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用パッケージ
JPH0758525A (ja) * 1993-08-16 1995-03-03 Murata Mfg Co Ltd 非可逆回路素子
JPH10327003A (ja) 1997-03-21 1998-12-08 Murata Mfg Co Ltd 非可逆回路素子及び複合電子部品
JP3412593B2 (ja) * 2000-02-25 2003-06-03 株式会社村田製作所 非可逆回路素子および高周波回路装置
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
JP2003218607A (ja) 2002-01-23 2003-07-31 Tdk Corp 非可逆回路素子
US6900704B2 (en) * 2002-06-27 2005-05-31 Murata Manufacturing Co., Ltd. Two-port isolator and communication device
JP3835437B2 (ja) * 2002-06-27 2006-10-18 株式会社村田製作所 ２ポート型アイソレータおよび通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296307A (zh) * 1999-11-15 2001-05-23 株式会社村田制作所 不可逆电路元件
JP4255206B2 (ja) * 2000-12-06 2009-04-15 コクヨ株式会社 ラッチ装置
CN1471193A (zh) * 2002-06-27 2004-01-28 株式会社村田制作所 两端口型隔离器和通信装置

Also Published As

Publication number Publication date
KR101138744B1 (ko) 2012-04-24
JPWO2006013865A1 (ja) 2008-05-01
CN1993858A (zh) 2007-07-04
JP4947289B2 (ja) 2012-06-06
KR20070043794A (ko) 2007-04-25
WO2006013865A1 (ja) 2006-02-09
US20080001682A1 (en) 2008-01-03
US7522013B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN101300712B (zh) 非可逆电路元件
KR101027088B1 (ko) 표면실장형 안테나 및 안테나 장치
CN212659379U (zh) 层叠型线圈部件
CN100555739C (zh) 非可逆电路元件
KR101307285B1 (ko) 비가역 회로 소자
KR100695780B1 (ko) 안테나 소자 및 이를 이용한 무선 통신 장치
US7382211B2 (en) Non-reciprocal circuit device
JP5365967B2 (ja) 多結晶セラミック磁性体材料、マイクロ波磁性体、及びこれを用いた非可逆回路素子
JP4793350B2 (ja) ２ポート型非可逆回路素子
JP3858853B2 (ja) ２ポート型アイソレータ及び通信装置
US20110037529A1 (en) Non-reciprocal circuit and non-reciprocal circuit device, and central conductor assembly used therein
CN212461290U (zh) 层叠型线圈部件
CN100568617C (zh) 不可逆电路元件
CN113539610A (zh) 层叠型线圈部件
JP3997520B2 (ja) 非可逆回路素子
US7834716B2 (en) Nonreciprocal circuit device
US7834717B2 (en) Nonreciprocal circuit device
CN212659380U (zh) 层叠型线圈部件
JP4348698B2 (ja) 非可逆回路素子
JP2007267052A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant