CN100555623C - 具有改进的电源信号连接的集成电路封装 - Google Patents
具有改进的电源信号连接的集成电路封装 Download PDFInfo
- Publication number
- CN100555623C CN100555623C CNB2005800203700A CN200580020370A CN100555623C CN 100555623 C CN100555623 C CN 100555623C CN B2005800203700 A CNB2005800203700 A CN B2005800203700A CN 200580020370 A CN200580020370 A CN 200580020370A CN 100555623 C CN100555623 C CN 100555623C
- Authority
- CN
- China
- Prior art keywords
- conduction contact
- integrated circuit
- contact pad
- substrate
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
集成电路(IC)封装包括衬底和安装在所述衬底的第一面上的IC管芯。所述IC封装还包括安装在所述衬底的第二面上的多个电容器。所述第二面与所述第一面相反。所述IC封装还包括多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在电容器之间。描述了其他实施方案,并且主张对它们的权利要求。
Description
技术领域
本发明涉及集成电路领域,并且更具体地,涉及具有改进的电源信号连接的集成电路封装。
背景技术
随着微处理器的工作速度持续提高,由微处理器提取的电流趋向于逐步增大。增大的电流趋向于放大电源噪声,所述电源噪声可能限制处理器性能。高频电源噪声或“第一下垂处(droop)”一般与电流改变的速率成比例,并且通过使用去耦合电容器被控制,所述去耦合电容器被设置(install)在封装衬底(substrate)的“焊盘”侧(“land”side)的中心、在主板上的插座中的腔的位置。另一方面,低频电源噪声或“第三下垂处”与由微处理器提取的电流成比例,并且通常通过最小化从板上的电压调节器(VR)到微处理器管芯(die)的总通路阻抗被控制。但是,典型的管芯封装布置使不采取昂贵的方法而实现最小化阻抗的这个目标变得困难,所述昂贵的方法诸如(a)增加封装衬底中层的数量;(b)增加封装衬底中金属层的厚度;(c)增加插座接触体的数量;和/或(d)增加主板中金属层的厚度。
发明内容
根据本发明的一个方面,提供了一种集成电路封装,包括:衬底;安装在所述衬底的第一面上的集成电路管芯;安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
根据本发明的另一个方面,提供了一种集成电路封装,包括:衬底;安装在所述衬底的第一面上的集成电路管芯;以及多个矩形传导接触焊盘,所述多个矩形传导接触焊盘被形成在所述衬底的第二面上,以将所述集成电路管芯和电源电压连接在一起,所述第二面与所述第一面相反,其中所述多个矩形传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
根据本发明的再一个方面,提供了一种集成电路封装,包括:衬底;安装在所述衬底的第一面上的集成电路管芯;多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的第二面上,以将所述集成电路管芯和电源电压连接在一起,所述传导接触焊盘被安置在位于所述衬底的所述第二面中央的位置,所述第二面与所述第一面相反;以及多个电容器,所述多个电容器被安装在所述衬底的所述第二面上,并且被散置在所述传导接触焊盘之间,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
根据本发明的又一个方面,提供了一种装置,包括:电路板;安装在所述电路板上的插座;设置在所述插座中的集成电路封装,所述集成电路封装包括:衬底;安装在所述衬底的第一面上的集成电路管芯;安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
根据本发明的再又一个方面,提供了一种系统,包括:集成电路封装,所述集成电路封装包括:衬底;安装在所述衬底的第一面上的集成电路管芯,所述集成电路管芯包括微处理器;安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间;以及与所述微处理器通信的芯片组,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
根据本发明的再另一个方面,提供了一种方法,包括:提供主板,所述主板包括安装在所述主板上的插座和电源;提供集成电路封装,所述集成电路封装包括:衬底;安装在所述衬底的第一面上的集成电路管芯;安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间;以及将所述集成电路封装连接到所述插座,使得所述集成电路管芯通过所述传导接触焊盘和所述插座被耦合到所述电源,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
附图说明
图1是包括根据一些实施方案的集成电路(IC)封装的主板的示意侧视图。
图2是示出图1的IC封装的一些细节的部分示意侧视图。
图3A-3D是根据一些实施方案,示出图1和2的IC封装的封装衬底的焊盘侧(land-side)的中央部分的示例性布局(layout)的倒置示意平面图。
图4是包括如图1-3D中的一个或更多个中的IC封装的实施例的计算机系统的框图。
具体实施方式
图1是根据一些实施方案的主板10的示意侧视图。主板10包括电路板衬底12和安装在所述电路板衬底12上的IC插座14。主板10还包括设置在IC插座14中的IC封装16。IC封装16又包括封装衬底18和安装在所述封装衬底18上的IC管芯(例如,微处理器管芯)20。具体来说,IC管芯20通过管芯凸起22(在图2中以最佳的方式看到)被安装在封装衬底18的管芯面24上,所述管芯面24是背对电路板衬底12的面。封装衬底18还具有焊盘侧26(图1和2),所述焊盘侧26与管芯面24相反,并且面向电路板衬底12的顶部面28。
IC插座14包括插座体(在30处以虚像的方式指示)和LGA(焊盘栅格组件)引线32,通过所述LGA引线32,电路板衬底12被电连接到封装衬底18。现在具体参照图2,IC封装16包括安装在封装衬底18的焊盘侧26上的焊盘侧电容器34。如从图1最佳地认识到的,焊盘侧电容器34被安置在位于封装衬底18的焊盘侧26中央的位置,并且IC管芯20被安装在位于封装衬底18的管芯面24中央的位置。
再次参照图2,IC封装16还包括在封装衬底18的焊盘侧26上形成的传导接触焊盘36。传导接触焊盘36被散置在焊盘侧电容器34之间,并且与LGA引线32中的一些相接触,以将IC管芯20和电源电压连接在一起,所述电源电压由安装在电路板衬底12上的电压调节模块(VRM)38(图1)提供。
图3A是根据一些实施方案,图示封装衬底的焊盘侧上的焊盘侧电容器34和传导接触焊盘36的布局的实施例的示意倒置平面图。在图3A中,虚线框40指示封装衬底的焊盘侧上的中央区,所述中央区对应于在常规IC插座中被提供来容纳焊盘侧电容器的腔的位置。
在图3A中图示的示例性布局中,传导接触焊盘包括五个细长的矩形传导接触焊盘36-1到36-5。更具体地,在图中从左到右,示例性布局包括:
(a)在布局的左手侧的第一传导接触焊盘36-1;
(b)有三个焊盘侧电容器34的第一列42,所述列42平行于第一传导接触焊盘36-1延伸并且邻近第一传导接触焊盘36-1;
(c)第二传导接触焊盘36-2,所述第二传导接触焊盘36-2平行于第一传导接触焊盘36-1延伸,并且在焊盘侧电容器列42的与第一传导接触焊盘36-1相对的侧;
(d)有三个焊盘侧电容器的第二列44,所述列44平行于第二传导接触焊盘36-2延伸并且邻近第二传导接触焊盘36-2,并且在第二传导接触焊盘36-2的与焊盘侧电容器列42相对的侧;
(e)第三传导接触焊盘36-3,所述第三传导接触焊盘36-3平行于第一和第二传导接触焊盘36-1和36-2延伸,并且在焊盘侧电容器列44的与第二传导接触焊盘36-2相对的侧;
(f)有三个焊盘侧电容器的第三列46,所述列46平行于并且邻近第三传导接触焊盘36-3延伸,并且在第三传导接触焊盘36-3的与焊盘侧电容器34列44相对的侧;
(g)第四传导接触焊盘36-4,所述第四传导接触焊盘36-4平行于第一、第二和第三传导接触焊盘36-1到36-3延伸,并且在焊盘侧电容器列46的与第三传导接触焊盘36-3相对的侧;
(h)有三个焊盘侧电容器的第四列48,所述列48平行于并且邻近第四传导接触焊盘36-4延伸,并且在第四传导接触焊盘36-4的与焊盘侧电容器34列46相对的侧;以及
(i)第五传导接触焊盘36-5,所述第五传导接触焊盘36-5平行于第一、第二、第三和第四传导接触焊盘36-1到36-4延伸,并且在焊盘侧电容器列48的与第四传导接触焊盘36-4相对的侧。
如从图3A看到的,传导接触焊盘36被散置在焊盘侧电容器之间,并且也可以认为是,电容器被散置在传导接触焊盘36之间。在这个布局中,焊盘侧电容器保持接近IC管芯20(图1和2)——即,刚好在封装衬底18的另一面上——使得电容器被适当地安置,以最小化第一下垂处噪声。细长的传导接触焊盘可以沿着接触焊盘的长度与LGA引线相接触,以提供许多从VRM到IC管芯的平行传导通路,由此与常规IC封装布置相比降低总通路阻抗。降低的总通路阻抗可以导致改进的第三下垂处噪声性能。
在这里示出的这个示例性实施方案以及一些其他示例性实施方案中,电容器列包括三个电容器,但是在其他实施方案中,至少一些列可以具有多于或少于三个电容器。
应该理解,根据可替换的实施方案,在封装衬底的焊盘侧上可以存在传导接触焊盘和焊盘侧电容器的许多可替换布局,其中传导接触焊盘被散置在电容器之间,和/或电容器被散置在传导接触焊盘之间。图3B-3D给出这样的可替换布局的实施例。例如,在图3B中图示的实施方案中,从左到右,布局包括:
(a)在布局的左手侧的第一传导接触焊盘36-6;
(b)第二传导接触焊盘36-7,所述第二传导接触焊盘36-7平行于第一传导接触焊盘36-6延伸并且邻近第一传导接触焊盘36-6;
(c)有三个焊盘侧电容器34的第一列50,所述列50平行于邻近第二传导接船焊盘36-7延伸并且邻近第二传导接船焊盘36-7,并且在第二传导接触焊盘36-7的与第一传导接触焊盘36-6相对的侧;
(d)有三个焊盘侧电容器34的第二列52,所述列52平行于第一列50延伸并且邻近第一列50,并且在第一列50的与第二传导接触焊盘36-7相对的侧;
(e)第三传导接触焊盘36-8,所述第三传导接触焊盘36-8平行于第二列52电容器延伸并且邻近第二列52电容器,并且在第二列52的与第一列50相对的侧;
(f)第四传导接触焊盘36-9,所述第四传导接触焊盘36-9平行于第三传导接触焊盘36-8延伸并且邻近第三传导接触焊盘36-8,并且在第三传导接触焊盘36-8的与第二列52电容器相对的侧;
(g)有三个焊盘侧电容器的第三列54,所述列54平行于第四传导接触焊盘36-9延伸并且邻近第四传导接触焊盘36-9,并且在第四传导接触焊盘36-9的与第三传导接触焊盘36-8相对的侧;
(h)有三个焊盘侧电容器的第四列56,所述列56平行于第三列54延伸并且邻近第三列54,并且在第三列54的与第四传导接触焊盘36-9相对的侧;
(i)第五传导接触焊盘36-10,所述第五传导接触焊盘36-10平行于第四列56电容器延伸并且邻近第四列56电容器,并且在第四列56的与第三列54相对的侧;以及
(j)第六传导接触焊盘36-11,所述第六传导接触焊盘36-11平行于第五传导接触焊盘36-10延伸并且邻近第五传导接触焊盘36-10,并且在第五传导接触焊盘36-10的与第四列56电容器相对的侧。
在图3C中图示的实施方案中,从左到右,布局包括:
(a)在布局的左手侧的第一传导接触焊盘36-12;
(b)第二传导接触焊盘36-13,所述第二传导接触焊盘36-13平行于第一传导接触焊盘36-12延伸并且邻近第一传导接触焊盘36-12;
(c)有三个焊盘侧电容器34的第一列58,所述列58平行于第二传导接触焊盘36-13延伸并且邻近第二传导接触焊盘36-13,并且在第二传导接触焊盘36-13的与第一传导接触焊盘36-12相对的侧;
(d)第三传导接触焊盘36-14,所述第三传导接触焊盘36-14平行于第一列58电容器延伸并且邻近第一列58电容器,并且在第一列58的与第二传导接触焊盘36-13相对的侧;
(e)第四传导接触焊盘36-15,所述第四传导接触焊盘36-15平行于第三传导接触焊盘36-14延伸并且邻近第三传导接触焊盘36-14,并且在第三传导接触焊盘36-14的与第一列58电容器相对的侧;
(f)有三个焊盘侧电容器的第二列60,所述列60平行于第四传导接触焊盘36-15延伸并且邻近第四传导接触焊盘36-15,并且在第四传导接触焊盘36-15的与第三传导接触焊盘36-14相对的侧;
(g)第五传导接触焊盘36-16,所述第五传导接触焊盘36-16平行于第二列60电容器延伸并且邻近第二列60电容器,并且在第二列60的与第四传导接触焊盘36-15相对的侧;
(h)第六传导接触焊盘36-17,所述第六传导接触焊盘36-17平行于第五传导接触焊盘36-16延伸并且邻近第五传导接触焊盘36-16,并且在第五传导接触焊盘36-16的与第二列60电容器相对的侧;
(i)有三个焊盘侧电容器的第三列62,所述列62平行于第六传导接触焊盘36-17延伸并且邻近第六传导接触焊盘36-17,并且在第六传导接触焊盘36-17的与第五传导接触焊盘36-16相对的侧;
(j)第七传导接触焊盘36-18,所述第七传导接触焊盘36-18平行于第三列62电容器延伸并且邻近第三列62电容器,并且在第三列62的与第六传导接触焊盘36-19相对的侧;以及
(k)第八传导接触焊盘36-19,所述第八传导接触焊盘36-19平行于第七传导接触焊盘36-18延伸并且邻近第七传导接触焊盘36-18,并且在第七传导接触焊盘36-18的与第三列62电容器相对的侧。
在图3D图示的实施方案中,布局包括左手部分64的传导接触焊盘和电容器,以及右手部分66的传导接触焊盘和电容器。左手部分64包括:
(a)在左手部分64的左手侧的第一传导接触焊盘36-20;
(b)第二传导接触焊盘36-21,所述第二传导接触焊盘36-21平行于第一传导接触焊盘36-20延伸并且邻近第一传导接触焊盘36-20;
(c)第三传导接触焊盘36-22,所述第三传导接触焊盘36-22在沿着第二传导接触焊盘36-21的路线的约三分之一处被接合(join)到第二传导接触焊盘36-21,并且以与第二传导接触焊盘36-21和第一传导接触焊盘36-20成直角的方式延伸出去;
(d)第四传导接触焊盘36-23,所述第四传导接触焊盘36-23在沿着第二传导接触焊盘36-21的路线的约三分之二处被接合到第二传导接触焊盘36-21,并且平行于第三传导接触焊盘36-22从第二传导接触焊盘36-21和第一传导接触焊盘36-20延伸出去;
(e)第五传导接触焊盘36-24,所述第五传导接触焊盘36-24平行于第一和第二传导接触焊盘36-20和36-21延伸,并且被接合到第三和第四传导接触焊盘36-22和36-23的与第二传导接触焊盘36-21相对的端,以与传导接触焊盘36-21、36-22和36-23一起围住矩形区域68;
(f)位于矩形区域68中的第一对70焊盘侧电容器;
(g)第二对72焊盘侧电容器,所述第二对72焊盘侧电容器位于邻近第三传导接触焊盘36-22的位置,并且在第三传导接触焊盘36-22的与第一对70电容器相对的侧;以及
(h)第三对74焊盘侧电容器,所述第三对74焊盘侧电容器位于邻近第四传导接触焊盘36-23的位置,并且在第四传导接触焊盘36-23的与第一对70电容器相对的侧。
右手部分66的传导接触焊盘和电容器是左手部分64的镜像,所以不需要进一步描述。
在其他实施方案中,传导接触焊盘不需要是矩形,而可以是,例如,圆形的或椭圆形的。例如,在一些实施方案中,在图3A-3D中示出的细长的矩形传导接触焊盘中的一些或全部可以用一系列小的圆形或椭圆形焊盘,或者可替换地,一系列小的矩形焊盘来代替。
再次参照图1,将注意到,电路板衬底12具有安装在其上的多个板上电容器76以及上面提到的VRM 38。另外,电路板衬底可以具有安装在其上的其他常规部件(未示出),例如存储器件。同样,虽然没有在附图中明确指出,但是根据常规实践,电路板衬底12和封装衬底18(图2)中的每一个可以包括一个或更多个迹线(trace)层,以提供主板10的部件之间的信号通路。
从前面将认识到,主板10的组装可能需要提供包括插座14和电源/VRM 38的主板;提供IC封装16;并且将IC封装16连接到插座14,使得IC管芯20通过传导接触焊盘36和插座14被耦合到电源38。
图4是包括微处理器管芯20的计算机系统100的框图,所述微处理器管芯20如图1-3D中的一个或更多个中那样被封装。微处理器管芯20包括许多子块,诸如算术逻辑单元(ALU)104和管芯上缓存106。微处理器20还可以与其他等级的缓存(诸如管芯外缓存108)通信。诸如系统存储器110的较高存储器体系结构等级是通过主机总线112和芯片组114来被访问的。另外,仅列举一些,诸如图形加速器116和网络接口控制器(NIC)118的其他管芯外功能单元可以通过合适的总线或端口与微处理器20通信。在一些实施方案中,系统可以包括多于一个微处理器。
在这里公开的管芯封装布置可以被应用于除微处理器外的其他类型的IC管芯的封装。
在这里描述的几个实施方案仅用于图示说明的目的。在这里描述的各个特征不需要全部在一起使用,并且这些特征中的任何一个或更多个可以被结合在单个实施方案中。因此,本领域中的技术人员将从本说明书认识到,通过各种修改和更改可以实践其他实施方案。
Claims (20)
1.一种集成电路封装,包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯;
安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及
多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间,
其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
2.如权利要求1所述的集成电路封装,其中所述传导接触焊盘是矩形的。
3.如权利要求1所述的集成电路封装,其中所述多个传导接触焊盘包括彼此平行布置的至少六个细长的焊盘。
4.如权利要求1所述的集成电路封装,其中所述传导接触焊盘将所述集成电路管芯和电源电压连接在一起。
5.如权利要求1所述的集成电路封装,其中所述电容器和传导接触焊盘被安置在位于所述衬底的所述第二面中央的位置。
6.如权利要求5所述的集成电路封装,其中所述集成电路管芯被安装在所述衬底的所述第一面中央的位置。
7.一种集成电路封装,包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯;以及
多个矩形传导接触焊盘,所述多个矩形传导接触焊盘被形成在所述衬底的第二面上,以将所述集成电路管芯和电源电压连接在一起,所述第二面与所述第一面相反,其中所述多个矩形传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
8.如权利要求7所述的集成电路封装,其中所述多个矩形传导接触焊盘包括彼此平行布置的至少六个细长的焊盘。
9.如权利要求7所述的集成电路封装,还包括:
多个电容器,所述多个电容器被安装在所述衬底的所述第二面上,并且被散置在所述传导接触焊盘之间。
10.一种集成电路封装,包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯;
多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的第二面上,以将所述集成电路管芯和电源电压连接在一起,所述传导接触焊盘被安置在位于所述衬底的所述第二面中央的位置,所述第二面与所述第一面相反;以及
多个电容器,所述多个电容器被安装在所述衬底的所述第二面上,并且被散置在所述传导接触焊盘之间,
其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
11.如权利要求10所述的集成电路封装,其中所述传导接触焊盘是矩形的。
12.如权利要求10所述的集成电路封装,其中所述多个传导接触焊盘包括彼此平行布置的至少六个细长的焊盘。
13.一种用于提供改进的电源信号连接的装置,包括:
电路板;
安装在所述电路板上的插座;
设置在所述插座中的集成电路封装,所述集成电路封装包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯;
安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及
多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间,其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
14.如权利要求13所述的装置,还包括:
电压调节模块,所述电压调节模块被安装在所述电路板上,并且被电耦合到所述传导接触焊盘,以将电源电压供应给所述集成电路管芯。
15.如权利要求14所述的装置,其中所述传导接触焊盘是矩形的。
16.一种用于提供改进的电源信号连接的系统,包括:
集成电路封装,所述集成电路封装包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯,所述集成电路管芯包括微处理器;
安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及
多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间;以及
与所述微处理器通信的芯片组,
其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
17.如权利要求16所述的系统,其中所述传导接触焊盘是矩形的。
18.如权利要求16所述的系统,其中所述传导接触焊盘将所述集成电路管芯和电源电压连接在一起。
19.一种用于提供改进的电源信号连接的方法,包括:
提供主板,所述主板包括安装在所述主板上的插座和电源;
提供集成电路封装,所述集成电路封装包括:
衬底;
安装在所述衬底的第一面上的集成电路管芯;
安装在所述衬底的第二面上的多个电容器,所述第二面与所述第一面相反;以及
多个传导接触焊盘,所述多个传导接触焊盘被形成在所述衬底的所述第二面上,并且被散置在所述电容器之间;以及
将所述集成电路封装连接到所述插座,使得所述集成电路管芯通过所述传导接触焊盘和所述插座被耦合到所述电源,
其中所述多个传导接触焊盘包括彼此平行布置的至少三个细长的焊盘。
20.如权利要求19所述的方法,其中所述传导接触焊盘是矩形的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/831,795 | 2004-04-26 | ||
US10/831,795 US7183644B2 (en) | 2004-04-26 | 2004-04-26 | Integrated circuit package with improved power signal connection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1973372A CN1973372A (zh) | 2007-05-30 |
CN100555623C true CN100555623C (zh) | 2009-10-28 |
Family
ID=34966134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800203700A Expired - Fee Related CN100555623C (zh) | 2004-04-26 | 2005-04-08 | 具有改进的电源信号连接的集成电路封装 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7183644B2 (zh) |
CN (1) | CN100555623C (zh) |
HK (1) | HK1102868A1 (zh) |
TW (1) | TWI302037B (zh) |
WO (1) | WO2005109502A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7183644B2 (en) * | 2004-04-26 | 2007-02-27 | Intel Corporation | Integrated circuit package with improved power signal connection |
US20070035014A1 (en) * | 2005-08-15 | 2007-02-15 | Fung Patrick Y C | Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA) |
US7554195B2 (en) * | 2006-01-03 | 2009-06-30 | Sun Microsystems, Inc. | Engine with cable direct to outboard memory |
US20110050334A1 (en) * | 2009-09-02 | 2011-03-03 | Qualcomm Incorporated | Integrated Voltage Regulator with Embedded Passive Device(s) |
US9048112B2 (en) | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
US20230187850A1 (en) * | 2021-12-13 | 2023-06-15 | Intel Corporation | Liquid metal connection device and method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330164B1 (en) | 1985-10-18 | 2001-12-11 | Formfactor, Inc. | Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device |
US5642262A (en) * | 1995-02-23 | 1997-06-24 | Altera Corporation | High-density programmable logic device in a multi-chip module package with improved interconnect scheme |
US5798567A (en) * | 1997-08-21 | 1998-08-25 | Hewlett-Packard Company | Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors |
US6400576B1 (en) * | 1999-04-05 | 2002-06-04 | Sun Microsystems, Inc. | Sub-package bypass capacitor mounting for an array packaged integrated circuit |
US6535398B1 (en) * | 2000-03-07 | 2003-03-18 | Fujitsu Limited | Multichip module substrates with buried discrete capacitors and components and methods for making |
JP2002025856A (ja) | 2000-07-06 | 2002-01-25 | Nec Corp | 積層コンデンサ及び半導体装置並びに電子回路基板 |
US6703697B2 (en) | 2001-12-07 | 2004-03-09 | Intel Corporation | Electronic package design with improved power delivery performance |
US6837719B2 (en) * | 2002-02-25 | 2005-01-04 | Molex Incorporated | Connector with included filtered power delivery |
US6713871B2 (en) | 2002-05-21 | 2004-03-30 | Intel Corporation | Surface mount solder method and apparatus for decoupling capacitance and process of making |
JP4077261B2 (ja) | 2002-07-18 | 2008-04-16 | 富士通株式会社 | 半導体装置 |
US7183644B2 (en) * | 2004-04-26 | 2007-02-27 | Intel Corporation | Integrated circuit package with improved power signal connection |
-
2004
- 2004-04-26 US US10/831,795 patent/US7183644B2/en not_active Expired - Fee Related
-
2005
- 2005-04-08 WO PCT/US2005/012072 patent/WO2005109502A1/en active Application Filing
- 2005-04-08 CN CNB2005800203700A patent/CN100555623C/zh not_active Expired - Fee Related
- 2005-04-08 TW TW094111241A patent/TWI302037B/zh not_active IP Right Cessation
-
2007
- 2007-01-11 US US11/652,425 patent/US7348214B2/en not_active Expired - Fee Related
- 2007-10-17 HK HK07111172.0A patent/HK1102868A1/xx not_active IP Right Cessation
-
2008
- 2008-01-30 US US12/022,254 patent/US7667320B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1973372A (zh) | 2007-05-30 |
US20050236707A1 (en) | 2005-10-27 |
US7667320B2 (en) | 2010-02-23 |
US7183644B2 (en) | 2007-02-27 |
TW200605371A (en) | 2006-02-01 |
WO2005109502A1 (en) | 2005-11-17 |
US20080136010A1 (en) | 2008-06-12 |
TWI302037B (en) | 2008-10-11 |
US7348214B2 (en) | 2008-03-25 |
US20070114675A1 (en) | 2007-05-24 |
HK1102868A1 (en) | 2007-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555623C (zh) | 具有改进的电源信号连接的集成电路封装 | |
US7095619B2 (en) | Power delivery to base of processor | |
JP2008527724A (ja) | 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等 | |
JP2003526946A5 (zh) | ||
US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
SE514426C2 (sv) | Anordning för chipmontering i kavitet i flerlagers mönsterkort | |
US7778041B2 (en) | Interconnection system between CPU and voltage regulator | |
US20050051889A1 (en) | Integrated circuit packaging architecture | |
JPH04233795A (ja) | 電気的ファンクションユニット | |
TW200518270A (en) | Semiconductor device, and wiring-layout design system for automatically designing wiring-layout in such semiconductor device | |
US5835357A (en) | Ceramic integrated circuit package with optional IC removably mounted thereto | |
CN209462730U (zh) | 一种pcb转板 | |
CN207427562U (zh) | 一种usb电路板器件 | |
US20060019518A1 (en) | Integrated circuit socket with power buss bar connector | |
CN207783285U (zh) | 一种一体式hdi线路板 | |
CN108040422B (zh) | 一种高清晰度pcb线路板 | |
CN218243967U (zh) | 一种具有辅助定位板的电路板结构 | |
CN215954217U (zh) | 板卡及电子产品 | |
CN219068491U (zh) | 一种嵌套型印制电路板 | |
CN216387985U (zh) | 一种计算机主板及设备 | |
CN213461696U (zh) | 共用网板 | |
CN209861258U (zh) | 一种模块电路 | |
KR20040025210A (ko) | 아이씨 패키지 테스트 장치 | |
CN106612587B (zh) | 封装结构及光模块 | |
CN117891326A (zh) | 电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1102868 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1102868 Country of ref document: HK |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20180408 |
|
CF01 | Termination of patent right due to non-payment of annual fee |