CN215954217U - 板卡及电子产品 - Google Patents
板卡及电子产品 Download PDFInfo
- Publication number
- CN215954217U CN215954217U CN202121455904.5U CN202121455904U CN215954217U CN 215954217 U CN215954217 U CN 215954217U CN 202121455904 U CN202121455904 U CN 202121455904U CN 215954217 U CN215954217 U CN 215954217U
- Authority
- CN
- China
- Prior art keywords
- memory
- board
- chip
- board card
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
本公开涉及电子设备技术领域,具体涉及一种板卡及电子产品。一种板卡,包括:板体,具有第一表面和第二表面;CPU芯片,设于所述板体的第一表面;至少两个内存连接端子,通过所述板体的走线与所述CPU芯片电性连接;所述至少两个内存连接端子分别设于所述板体的第一表面和第二表面,并且,设于第一表面的各所述内存连接端子在所述CPU芯片两侧对称设置,设于第二表面的各所述内存连接端子与所述第一表面的各所述内存连接端子对应设置;以及至少一个内存芯片,固设于所述板体且与所述内存连接端子电性连接。本公开板卡充分利用板体空间,实现板卡小型化设计。
Description
技术领域
本公开涉及电子设备技术领域,具体涉及一种板卡及电子产品。
背景技术
目前的电子产品逐渐趋于小型化、集成化,并且随着对芯片运算能力需求的提升,主板的布局愈加复杂,这为电子产品的板卡布局设计带来困难。
实用新型内容
为优化电子产品板卡的布局设计,本公开实施方式提供了一种板卡以及具有该板卡的电子产品。
第一方面,本公开实施方式提供了一种板卡,包括:
板体,具有第一表面和第二表面;
CPU芯片,设于所述板体的第一表面;
至少两个内存连接端子,通过所述板体的走线与所述CPU芯片电性连接;所述至少两个内存连接端子分别设于所述板体的第一表面和/或第二表面,并且,设于第一表面的各所述内存连接端子在所述CPU芯片两侧对称设置,设于第二表面的各所述内存连接端子与所述第一表面的各所述内存连接端子对应设置;以及
至少一个内存芯片,固设于所述板体且与所述内存连接端子电性连接。
在一些实施方式中,本公开所述的板卡,还包括:
电源功能模块,设于所述板卡的第一表面上的第一区域,所述CPU芯片和所述内存连接端子设于第一表面上的第二区域,所述第一区域和所述第二区域为所述第一表面相对两侧的区域。
在一些实施方式中,本公开所述的板卡,还包括:
连接器,固设于所述板卡的第二表面上的第三区域,所述第三区域是与所述第一区域相对应的区域。
在一些实施方式中,所述CPU芯片设于所述第二区域的中部;
所述板体的第一表面设有第一内存连接端子和第二内存连接端子,所述第一内存连接端子和所述第二内存连接端子对称设于所述CPU芯片的两侧。
在一些实施方式中,所述板体的第二表面设有第三内存连接端子和第四内存连接端子,所述第三内存连接端子与所述第一内存连接端子相对应设置,所述第四内存连接端子与所述第二内存连接端子相对应设置。
在一些实施方式中,本公开所述的板卡,还包括:
MCU芯片,设于所述板卡的第一表面,且位于所述第一区域。
在一些实施方式中,本公开所述的板卡,还包括:
闪存芯片,设于所述板卡的第一表面,且位于所述第一区域。
在一些实施方式中,连接所述CPU芯片与各个所述内存连接端子的走线为T型走线。
在一些实施方式中,所述内存芯片为DDR芯片。
在一些实施方式中,所述DDR芯片位宽为64bit。
第二方面,本公开实施方式提供了一种电子产品,包括:
壳体;
根据第一方面任一实施方式所述的板卡,所述板卡设于所述壳体内。
本公开实施方式的板卡,包括板体、CPU芯片、至少两个内存连接端子以及至少一个内存芯片,CPU芯片固设于板体的第一表面,且CPU通过板体的走线与各个内存连接端子连接。内存连接端子分别设于板体的第一表面和第二表面,并且内存连接端子在CPU芯片的两侧对称设置,内存芯片固设于板体且与内存连接端子电性连接。本公开实施方式中,板体的双面均设置有内存连接端子,从而便于拓展内存空间,例如算力盒子、服务器等对内存容量要求较高的电子产品使用。并且,板体双面设置内存连接端子,充分利用板体空间,实现板卡小型化设计。同时,内存连接端子在CPU两侧对称设置,从而使得CPU到每个内存芯片的走线布局相同,提高数据传输性能。
附图说明
为了更清楚地说明本公开具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本公开的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本公开一些实施方式中板卡的第一表面结构示意图。
图2是根据本公开一些实施方式中板卡的第二表面结构示意图。
附图标记说明:
100-板体;110-电源功能模块;120-内存连接端子;130-连接器;200-CPU芯片。
具体实施方式
下面将结合附图对本公开的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本公开一部分实施方式,而不是全部的实施方式。基于本公开中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本公开保护的范围。此外,下面所描述的本公开不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
现如今,电子产品领域要求产品小型化、安全可靠、生产效率高、性能稳定,因此为电子产品的PCB(Printed Circuit Board,印制电路板)设计带来巨大的挑战。一方面,由于电子产品的体积趋于小型化,导致内部空间十分有限,PCB尺寸受限;另一方面,电子产品集成的功能越来越多,对CPU(central processing unit,中央处理器)的算力要求也越来越高,导致PCB上布局和走线设计更加复杂,进一步限制了PCB尺寸的小型化设计。
以算力盒子等小型化设备为例,由于计算数据量大,因此算力盒子对内存容量要求较高。相关技术中,算力盒子的内存芯片多采用8bit和16bit的DDR芯片,因此,板卡上往往需要布局4~8颗内存芯片,内存芯片的数量较多会压缩板卡空间,给板卡布局设计带来困难,不利于小型化设计。
基于上述存在的缺陷,本公开实施方式提供了一种板卡和具有该板卡的电子产品,旨在提高板卡空间利用率,实现电子产品的小型化设计,同时提高板卡数据传输性能。
第一方面,本公开实施方式提供了一种板卡,该板卡可应用于电子产品,电子产品可以例如是服务器、算力盒子、终端设备、可穿戴设备等任何适于实施的产品类型,本公开对此不作限制。
在一些实施方式中,本公开示例的板卡包括板体、CPU芯片、至少两个内存连接端子以及至少一个内存芯片。
板体指板卡的PCB(Printed Circuit Board,印制电路板)板,通过PCB加工工艺可在板体上布置走线和设置各种接口端子。本公开实施方式中,板体可采用双面PCB板,也即板体具有第一表面和第二表面,第一表面和第二表面均可布局线路模块。
对于PCB板的具体加工工艺和布线流程,本领域技术人员参照相关技术即可理解并充分实施,本公开对此不再赘述。
CPU芯片指电子产品的主处理芯片,也即中央处理芯片,CPU芯片设置在板体的第一表面,通过板体上的焊盘与CPU的各个针脚PIN电性连接。
内存连接端子指板体上预留的用于焊接内存芯片的焊盘,从而通过将内存连接端子与内存芯片的各个针脚PIN焊接实现内存芯片的装配。内存连接端子通过板体内的走线与CPU芯片电性连接,从而在板卡上电后,CPU芯片可读取内存芯片中的数据。
在本公开实施方式中,板卡上的内存连接端子包括至少两个,例如2个、4个或6个,并且,多个内存连接端子分别设于板体的两个表面。举例来说,在板卡的内存连接端子数量为4个的情况下,可以在板卡的第一表面设置2个内存连接端子,在板卡的第二表面设置2个内存连接端子。
可以理解,本公开实施方式中,通过在板体的两个表面布置内存连接端子,可充分利用板体的布局空间,对于算力盒子等对内存需求较大的电子产品,同样可以采用相对较小的板卡体积满足内存拓展需求,实现小型化设计。
另外,本公开实施方式中,在内存连接端子的布局设计中,位于板体第一表面上的各个内存连接端子在CPU芯片的两侧对称设置,设于第二表面上的各个内存连接端子与第一表面的各内存连接端子对应设置。换句话说,各个内存连接端子在板体上相对于CPU芯片对称布置,从而可以保证CPU的寻址总线到每个内存芯片的距离基本相同,利于采用T型走线,相较于FLY-BY的走线方式,可有效提高数据传输能力。
内存芯片指用于存储数据的内存单元,在一些实施方式中,内存芯片例如可以采用DDR3、DDR4或LPDDR4芯片等。通过前述可知,板体的第一表面和第二表面上均预留有内存连接端子,从而内存芯片的数量可根据具体的场景需求进行拓展设置。例如一个示例中,板体上共设有4个内存连接端子,从而内存芯片的数量可以为1~4,当采用1颗内存芯片容量不足时,可利用预留的内存连接端子继续拓展内存。
通过上述可知,本公开实施方式中,板体的双面均设置有内存连接端子,从而便于拓展内存空间,例如算力盒子、服务器等对内存容量要求较高的电子产品使用。并且,板体双面设置内存连接端子,充分利用板体空间,实现板卡小型化设计。同时,内存连接端子在CPU两侧对称设置,从而使得CPU到每个内存芯片的走线布局相同,提高数据传输性能。
图1和图2示出了本公开一些实施方式中的板卡结构,下面结合图1、图2进行具体说明。
在一些实施方式中,板卡包括板体100,板体100可采用基于HDI(High DensityInterconnector,高密度互联)技术的PCB板。在本公开实施方式中,板体100为双面PCB板,图1中示出了板卡的第一表面(正面)结构示意图,图2中示出了板卡的第二表面(背面)结构示意图。
为便于说明,如图1所示,将板体100第一表面沿中部分为上下两个区域,也即第一区域和第二区域。同样,如图2所示,将板体100第二表面沿中部分为上下两个区域,也即第三区域和第四区域。可以理解,第一表面的第一区域对应第二表面的第三区域,第一表面的第二区域对应第二表面的第四区域。
在本公开实施方式中,如图1所示,板卡的第一区域用于设置电源功能模块110,电源功能模块110包括电源接口,从而可连接外部电源为整个板卡供电。对于电源功能模块110的具体电路结构和电气元件,本领域技术人员参照相关技术即可理解并充分实施,本公开对此不再赘述。
CPU芯片200和内存连接端子120均设于第二区域。值得说明的是,由于电源功能模块110、CPU芯片200以及内存芯片在工作时均会产生较大的热量,因此将电源功能模块110设于第一区域,将各个芯片设于第二区域,可有效的缓解板卡的散热压力,避免热量集中在某一区域内,提高产品安全可靠性。
在图1、图2实施方式中,板卡共包括4个内存连接端子120,其中两个内存连接端子120设于板卡的第一表面(正面),另外两个内存连接端子120设于板卡的第二表面(背面)。
具体来说,如图1中所述,CPU芯片200设于板卡第二区域的中部,两个内存连接端子120分别在CPU芯片200的左右两侧对称设置。同样,如图2所示,设于第二表面的两个内存连接端子120与设于第一表面的两个内存连接端子120相对应设置,也即位于相同的位置。
本公开实施方式的布局结构,使得CPU芯片200的寻址总线到每个内存连接端子120的长度基本相同,从而可利用采用T型走线,相较于FLY-BY的走线方式,有效提高数据传输能力。
继续参照图1,板卡还包括其他功能芯片,例如MCU((Microcontroller Unit,微处理单元)、FLASH闪存芯片等,这些芯片可以设于板体100第一表面的第二区域中,与CPU芯片200和内存芯片集成在一起,提高板卡的集成度。
在本实施方式中,CPU芯片200与各个内存连接端子120之间的走线采用T型走线,T型走线的方式可以使得CPU芯片200的寻址总线到每个内存连接端子120的长度基本相同,从而可利用采用T型走线,相较于FLY-BY的走线方式,有效提高数据传输能力。
当然可以理解,在其他实施方式中,CPU芯片200与各个内存连接端子120之间的走线方式也可以采用FLY-BY的走线方式,本公开对此不作限制。
如图2所示,在一些实施方式中,板卡还包括有连接器130,连接器130设于第二表面的第三区域,也即电源功能模块110的背面,从而连接器130可避开各个芯片所在的第二区域,有利于各个芯片的走线扇出,提高设计灵活性。
在一个示例中,连接器130可采用高速板对板(BTB,Board to Board)连接器。
值得说明的是,以算力盒子为例,相关技术中的算力盒子等产品,其内存芯片多采用8bit和16bit的DDR芯片,为了满足内存容量需求,导致板卡上的内存芯片数量较多。
在本公开一些实施方式中,内存芯片采用双通道位宽为64bit的DDR4内存芯片,也即单颗内存芯片可实现数据的64个通道。在性能上,本公开实施方式的内存芯片,一颗相当于4颗16bit的DDR4芯片,可以有效节省布局空间,而且避免了多颗芯片带来的路径损耗,提高数据传输性能。
可以理解,上述图1、图2实施方式仅作为本公开示例,并不限制本公开。例如在其他实施方式中,内存连接端子还可以是其他数量,本领域技术人员可以根据具体场景需求相应设置,本公开对此不作限制。
通过上述可知,本公开实施方式的板卡,板体的双面均设置有内存连接端子,从而便于拓展内存空间,例如算力盒子、服务器等对内存容量要求较高的电子产品使用。并且,板体双面设置内存连接端子,充分利用板体空间,实现板卡小型化设计。同时,内存连接端子在CPU两侧对称设置,从而使得CPU到每个内存芯片的走线布局相同,提高数据传输性能。
第二方面,本公开实施方式提供了一种电子产品,电子产品可以是任何适于实施的产品类型,例如服务器、算力盒子、终端设备、可穿戴设备等,本公开对此不作限制。
在一些实施方式中,本公开实施方式的电子产品包括:
壳体;
上述任一实施方式的板卡,板卡固设于壳体内。
具体来说,板卡结构参照前述实施方式即可,对此不再赘述。在一个示例中,可通过例如锁螺丝的方式,将板卡封装在电子产品的壳体内部。本领域技术人员对此可以理解并充分实施,本公开不再赘述。
通过上述可知,本公开实施方式的电子产品,电子产品的板卡中,板体的双面均设置有内存连接端子,从而便于拓展内存空间,例如算力盒子、服务器等对内存容量要求较高的电子产品使用。并且,板体双面设置内存连接端子,充分利用板体空间,实现板卡小型化设计。同时,内存连接端子在CPU两侧对称设置,从而使得CPU到每个内存芯片的走线布局相同,提高数据传输性能。
显然,上述实施方式仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本公开创造的保护范围之中。
Claims (10)
1.一种板卡,其特征在于,包括:
板体,具有第一表面和第二表面;
CPU芯片,设于所述板体的第一表面;
至少两个内存连接端子,通过所述板体的走线与所述CPU芯片电性连接;所述至少两个内存连接端子分别设于所述板体的第一表面和/或第二表面,并且,设于第一表面的各所述内存连接端子在所述CPU芯片两侧对称设置,设于第二表面的各所述内存连接端子与所述第一表面的各所述内存连接端子对应设置;以及
至少一个内存芯片,固设于所述板体且与所述内存连接端子电性连接。
2.根据权利要求1所述的板卡,其特征在于,还包括:
电源功能模块,设于所述板卡的第一表面上的第一区域,所述CPU芯片和所述内存连接端子设于第一表面上的第二区域,所述第一区域和所述第二区域为所述第一表面相对两侧的区域。
3.根据权利要求2所述的板卡,其特征在于,还包括:
连接器,固设于所述板卡的第二表面上的第三区域,所述第三区域是与所述第一区域相对应的区域。
4.根据权利要求2所述的板卡,其特征在于,
所述CPU芯片设于所述第二区域的中部;
所述板体的第一表面设有第一内存连接端子和第二内存连接端子,所述第一内存连接端子和所述第二内存连接端子对称设于所述CPU芯片的两侧;和/或
所述板体的第二表面设有第三内存连接端子和第四内存连接端子,所述第三内存连接端子与所述第一内存连接端子相对应设置,所述第四内存连接端子与所述第二内存连接端子相对应设置。
5.根据权利要求2所述的板卡,其特征在于,还包括:
MCU芯片,设于所述板卡的第一表面,且位于所述第一区域。
6.根据权利要求2所述的板卡,其特征在于,还包括:
闪存芯片,设于所述板卡的第一表面,且位于所述第一区域。
7.根据权利要求1至6任一项所述的板卡,其特征在于,
连接所述CPU芯片与各个所述内存连接端子的走线为T型走线。
8.根据权利要求1至6任一项所述的板卡,其特征在于,
所述内存芯片为DDR芯片。
9.根据权利要求8所述的板卡,其特征在于,
所述DDR芯片位宽为64bit。
10.一种电子产品,其特征在于,包括:
壳体;
根据权利要求1至9任一项所述的板卡,所述板卡设于所述壳体内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121455904.5U CN215954217U (zh) | 2021-06-29 | 2021-06-29 | 板卡及电子产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121455904.5U CN215954217U (zh) | 2021-06-29 | 2021-06-29 | 板卡及电子产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215954217U true CN215954217U (zh) | 2022-03-04 |
Family
ID=80436118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121455904.5U Active CN215954217U (zh) | 2021-06-29 | 2021-06-29 | 板卡及电子产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215954217U (zh) |
-
2021
- 2021-06-29 CN CN202121455904.5U patent/CN215954217U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6021048A (en) | High speed memory module | |
US7072201B2 (en) | Memory module | |
US6762942B1 (en) | Break away, high speed, folded, jumperless electronic assembly | |
US7423885B2 (en) | Die module system | |
US7764511B2 (en) | Multidirectional configurable architecture for multi-processor system | |
US20020006032A1 (en) | Low-profile registered DIMM | |
JP2004507067A (ja) | 積み重ねた平行な平面状パケージ体を備える高密度のコンピュータモジュール | |
US7341461B1 (en) | Memory card adapter | |
US10353442B2 (en) | Expansion slot interface | |
JP2006074031A (ja) | 回路モジュールシステムおよび方法 | |
US8897000B2 (en) | Server | |
JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
US20040264148A1 (en) | Method and system for fan fold packaging | |
CN215954217U (zh) | 板卡及电子产品 | |
EP0446367B1 (en) | Control device | |
CN116820216A (zh) | 层叠传导型电源供应单元、电源供应系统及服务器 | |
CN220984887U (zh) | 内存连接器及计算设备 | |
CN215987138U (zh) | 板卡以及电子产品 | |
CN100375095C (zh) | 中央处理器与北桥芯片共构模块 | |
CN213426568U (zh) | 一种结构简单的线路板组装结构 | |
CN219626931U (zh) | 一种电路板连接器及终端设备 | |
US11336043B2 (en) | Peripheral component coupler method and apparatus | |
US6305946B1 (en) | Power connector combining signal connection | |
CN213073237U (zh) | 基于dsp处理系统的封装结构 | |
CN221127552U (zh) | 线路板模组及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |