CN220984887U - 内存连接器及计算设备 - Google Patents
内存连接器及计算设备 Download PDFInfo
- Publication number
- CN220984887U CN220984887U CN202322717669.XU CN202322717669U CN220984887U CN 220984887 U CN220984887 U CN 220984887U CN 202322717669 U CN202322717669 U CN 202322717669U CN 220984887 U CN220984887 U CN 220984887U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- bus bar
- memory
- connector
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003780 insertion Methods 0.000 claims description 28
- 230000037431 insertion Effects 0.000 claims description 28
- 238000004891 communication Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 17
- 230000013011 mating Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000003466 welding Methods 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本申请实施例提供一种内存连接器及计算设备。内存连接器包括连接器本体。连接器本体具有相对设置的第一面和第二面。第一面上设置有至少两个用于插接内存条的插接槽。第二面用于与电路板连接,第二面上设置有容纳凹槽,容纳凹槽用于容纳电路板上电连接的电子器件。本申请实施例提供的内存连接器解决了单板空间利用率较低,难以满足高密度的单板布局需求的问题。
Description
技术领域
本申请涉及计算设备技术领域,尤其涉及一种内存连接器及计算设备。
背景技术
随着服务器性能的演进,互连带宽不断增大,单板或模块间互联的连接器越来越多,通流要求也越来越高。例如,随着服务器内部的中央处理单元(central processingunit,CPU)算力的提升和内存条数量不断增加,内存容量和带宽需求不断增大,单板上需要布置的内存连接器的数量越来越多,因此,在服务器标准尺寸不变的情况下,现有单板布局面临巨大挑战。
相关技术中,多个内存连接器并排设置于单板。一个内存连接器上设有一个插接槽,用于供一个内存条插接在其中。多个内存条可以分别插接于多个内存连接器各自的插接槽内。相邻两个内存连接器之间具有预留间隙以用于容纳滤波电容等器件。然而,多个内存连接器之间具有预留间隙容易占用单板的布局空间,难以满足高密度的单板布局需求。
实用新型内容
本申请实施例提供一种内存连接器及计算设备,可以提高单板上的空间利用率,从而可以满足高密度的单板布局需求。
第一方面,本申请实施例提供一种内存连接器,包括连接器本体。所述连接器本体具有相对设置的第一面和第二面。所述第一面上设置有至少两个用于插接内存条的插接槽。所述第二面用于与电路板电连接。所述第二面上设置有容纳凹槽。所述容纳凹槽可以用于容纳所述电路板上电连接的电子器件。
通过在连接器本体上设置容纳凹槽,以用于容纳电子器件,从而可以在不影响滤波电容等电子器件的布局位置的前提下,解决相关技术中相邻两个内存连接器之间需要预留间隙导致占用电路板上较大的布局空间的问题。换言之,容纳凹槽可以具有与预留间隙相同的作用,即可以用于布置电路板上的电子器件。并且,容纳凹槽可以不额外占用电路板上的布局空间,以提高电路板上的空间利用率,从而可以实现电路板上增设内存条数量,提高内存容量,实现电路板布局的高密化。
在一种可能的实施方式中,本申请实施例提供的内存连接器,沿所述插接槽的宽度方向,至少两个所述插接槽间隔设置,所述容纳凹槽位于相邻两个所述插接槽之间,所述容纳凹槽具有侧壁和底壁,所述电子器件与所述侧壁、所述底壁之间均具有间隙。通过容纳凹槽的底壁和侧壁与电子器件之间的间隙可以降低安装误差导致电子器件与内存连接器发生碰撞的可能性,有利于提高电子器件与电路板的连接稳定性。
在一种可能的实施方式中,本申请实施例提供的内存连接器,还包括第一汇流排,沿所述插接槽的宽度方向,所述连接器本体的外侧面设有所述第一汇流排,所述第一汇流排沿所述插接槽的长度方向延伸,所述第一汇流排与所述电路板电性导通。通过在连接器本体上设置第一汇流排可以实现通流,并且,第一汇流排也可以满足电路板上的电源通流需求。因此,在电路板上不需要再额外设置用于通流的汇流条,从而可以降低汇流条占用电路板上的布局空间,有利于提高电路板的高密布局。此外,也可以降低额外设置汇流条导致成本增加的可能性。
在一种可能的实施方式中,本申请实施例提供的内存连接器,沿所述第一汇流排的厚度方向,所述第一汇流排的一侧表面与所述连接器本体的外侧面贴合。通过设置第一汇流排的厚度方向与插接槽的宽度方向相同,以使第一汇流排可以占用连接器本体外侧较小的空间,从而有利于节省电路板上的可利用空间。并且,可以实现第一汇流排与连接器本体的外侧面较大的贴合面积,从而可以提高第一汇流排与连接器本体的连接稳定性。
在一种可能的实施方式中,本申请实施例提供的内存连接器,沿所述插接槽的宽度方向,所述连接器本体的两个彼此远离的所述外侧面上均设有所述第一汇流排。通过在连接器本体的两个相对的外侧面上均设置第一汇流排,可以在占用连接器本体较小的外部空间的情况下,实现较大的通流能力。
在一种可能的实施方式中,本申请实施例提供的内存连接器,沿所述插接槽的长度方向,所述容纳凹槽贯穿所述连接器本体,所述内存连接器还包括第二汇流排,所述第二汇流排设置于所述容纳凹槽,所述第二汇流排与所述电子器件具有间隙,所述第二汇流排与所述电路板电性导通。通过在设置第二汇流排可以实现通流。第二汇流排位于容纳凹槽内不易占用连接器本体的外部空间,可以更有效地节省电路板上的空间利用率,有利于提高电路板的高密布局。并且,电路板上也不需要再额外设置用于通流的结构,有利于降低额外设置汇流条导致成本增加的可能性。
在一种可能的实施方式中,本申请实施例提供的内存连接器,所述第二汇流排包括连接部和汇流排本体,沿所述插接槽的长度方向,所述汇流排本体的两端分别与所述连接部连接,所述连接部连接所述汇流排本体和所述电路板。通过连接部可以实现汇流排本体与电路板之间的电性连接。
在一种可能的实施方式中,本申请实施例提供的内存连接器,所述容纳凹槽的两个所述侧壁沿所述插接槽的宽度方向相对设置,所述底壁与所述电路板相对设置,所述第二汇流排设置于所述底壁。
在一种可能的实施方式中,沿所述插接槽的深度方向,所述连接部远离所述电路板的一端超出于所述汇流排本体。所述容纳凹槽的底壁设置有沿所述插接槽的深度方向延伸的定位槽。沿所述插接槽的长度方向,所述定位槽靠近于所述连接器本体的两个端部。所述连接部超出于所述汇流排本体的一端位于所述定位槽内。通过定位槽可以使第二汇流排不易在容纳凹槽内沿插接槽的长度方向发生运动,并且可以增大第二汇流排与连接器本体的接触面积,有利于提高第二汇流排与连接器本体的连接稳定性。
在一种可能的实施方式中,本申请实施例提供的内存连接器,所述容纳凹槽的底壁与所述电路板相对设置,沿所述第二汇流排的厚度方向,所述汇流排本体的一侧表面与所述底壁贴合。通过容纳凹槽的深度的空间来容纳第二汇流排,以使第二汇流排可以仅占用容纳凹槽内沿插接槽的深度方向的空间,而不易占用沿插接槽的宽度方向上的较大的空间,也不需要再额外占用电路板上的其他空间,有利于提高电路板上的空间利用率。
在一种可能的实施方式中,本申请实施例提供的内存连接器,所述连接部远离所述汇流排本体的一端与所述电路板焊接,或者,所述连接部远离所述汇流排本体的一端压接于所述电路板。通过将连接部与电路板焊接或压接,可以实现第二汇流排与电路板的连接可靠性。
本申请实施例第二方面提供一种计算设备,包括电路板和上述任一实施例的内存连接器,所述内存连接器电连接于所述电路板。
在一种可能的实施方式中,本申请实施例提供的计算设备,所述电路板上设有定位凹槽,所述内存连接器的第一汇流排和/或第二汇流排插接于所述定位凹槽,以与所述电路板电性导通。定位凹槽可以用于约束第一汇流排,以使第一汇流排不易沿插接槽的宽度方向X产生位移。定位凹槽可以用于约束第二汇流排,以使第二汇流排不易沿插接槽的长度方向Y产生位移。
结合附图,根据下文描述的实施例,示例性实施例的这些和其它方面、实施形式和优点将变得显而易见。但应了解,说明书和附图仅用于说明并且不作为对本申请的限制的定义,详见随附的权利要求书。本申请的其它方面和优点将在以下描述中阐述,而且部分将从描述中显而易见,或通过本申请的实践得知。此外,本申请的各方面和优点可以通过所附权利要求书中特别指出的手段和组合得以实现和获得。
附图说明
图1是本申请实施例提供的内存连接器的俯视结构示意图;
图2是本申请实施例提供的内存连接器的侧视结构示意图;
图3是本申请实施例提供的计算设备的局部侧视结构示意图;
图4是本申请实施例提供的计算设备的局部俯视结构示意图;
图5是图4中沿C-C方向的局部剖视结构示意图;
图6是本申请实施例提供的另一种计算设备的局部俯视结构示意图;
图7是本申请实施例提供的另一种内存连接器的俯视结构示意图;
图8是本申请实施例提供的另一种内存连接器的侧视结构示意图;
图9是本申请实施例提供的又一种计算设备沿图6中D-D方向的局部剖视结构示意图;
图10是本申请实施例提供的再一种计算设备沿图6中D-D方向的局部剖视结构示意图。
附图标记说明:
100、内存连接器;100a、容纳空间;
110、连接器本体;
110a、插接槽;110b、第一面;110c、第二面;110d、容纳凹槽;110e、定位槽;
111、底壁;
120、第一汇流排;
130、第二汇流排;
131、连接部;1311、焊接板;1312、支撑板;
132、汇流排本体;
200、电路板;200a、定位凹槽;
300、内存条;
400、电子器件;
X、宽度方向;
Y、长度方向;
Z、深度方向。
具体实施方式
随着如服务器等计算设备的性能演进,单板功耗越来越大,通流要求也越来越高。中央处理单元CPU数量不断增加,服务器的双列直插内存模块(double in-line memorymodule,DIMM)的数量从16个增加到24个再增加到32个,甚至可能继续增加到48个或更多。然而,当服务器标准尺寸保持不变时,中央处理单元CPU和内存条的数量不断增加,单板布局面临巨大挑战。
相关技术中,多个内存连接器并排设置于单板。一个内存连接器上设有一个插接槽。插接槽可以用于插入内存条。当单板上需要设置有多个内存条时,相对应地,单板上也设有多个内存连接器。多个内存条可以分别插入于多个内存连接器各自的插接槽内。相邻两个内存连接器之间具有预留间隙以用于容纳电子器件。例如,电子器件可以是滤波电容。滤波电容靠近内存条设置可以在内存条运算过程中进行滤波处理。然而,多个内存连接器之间具有的预留间隙容易占用单板的布局空间,难以满足高密度的单板布局需求。
基于上述技术问题,申请人对现有的内存连接器的结构进行了改进。本申请实施例中,一个连接器本体可以设置有多个插接槽,一个插接槽可以用于一个内存条插接在其中。连接器本体面向电路板的表面可以设置有容纳凹槽。容纳凹槽与电路板形成的容纳空间可以用于布置电子器件。例如,电子器件可以是滤波电容。可以理解的是,滤波电容通常靠近内存条设置,以实现较好的滤波效果。
因此,本申请实施例的内存连接器可以在不影响滤波电容等电子器件的布局位置的前提下,可以通过容纳凹槽与电路板形成的容纳空间布置电子器件,以解决相关技术中相邻两个内存连接器之间的预留间隙导致占用电路板上较大的布局空间的问题。本申请实施例中的容纳空间可以不占用电路板上的布局空间,以提高电路板上的空间利用率,从而可以实现电路板上增设内存条数量,实现电路板布局的高密化。
本申请实施例的内存连接器可以应用于机架服务器、高密服务器以及整机服务器等算力基础设施中,或者,内存连接器也可以应用于分布式存储设备、边缘计算设备、人工智能(artificial intelligence,AI)设备等存储设备中。在本申请中不作具体限定。
下面参考附图并结合具体实施例对本申请提供的内存连接器及计算设备进行描述。
图1为内存连接器的俯视结构示意图。图2为内存连接器的侧视结构示意图。图3为计算设备的局部侧视结构示意图。
在一些实现方式中,参见图1至图3所示,内存连接器100包括连接器本体110。连接器本体具有相对设置的第一面110b和第二面110c。第一面110b上设置有至少两个用于插接内存条300的插接槽110a。第二面110c用于与电路板200电连接。第二面110c上设置有容纳凹槽110d。容纳凹槽110d用于容纳电路板200上电连接的电子器件400。
其中,内存条300可以为条形结构的板体。内存条300的厚度方向可以对应插接槽110a的宽度方向X。内存条300的长度方向可以对应插接槽110a的长度方向Y。内存条300的插拔方向可以对应插接槽110a的深度方向Z。第一面110b和第二面110c可以沿插接槽110a的深度方向Z相对设置。第二面110c面向电路板200。多个插接槽110a可以沿插接槽110a的宽度方向X间隔并且并排设置。
本申请实施例的内存连接器100可以用于连接多个内存条300。内存条300可以通过与插接槽110a内的触点接触以实现与内存连接器100的电性导通。由于连接器本体110的容纳凹槽110d与电路板200之间可以形成用于容纳滤波电容等电子器件400的容纳空间100a,因此可以节省相关技术中用于容纳电子器件400的预留间隙,从而可以提高电路板200上的空间利用率。
其中,至少两个插接槽110a可以沿插接槽110a的宽度方向X间隔设置。沿插接槽110a的宽度方向X,相邻两个插接槽110a之间的容纳凹槽110d的尺寸小于连接器本体110的尺寸。示例性地,沿宽度方向X,容纳凹槽110d的宽度小于相邻两个插接槽110a之间的连接器本体110的宽度。沿插接槽110a的深度方向Z,内存连接器100和电子器件400可以设置于电路板200的同一侧。插接槽110a的开口方向与容纳凹槽110d的开口方向可以是相反的方向。容纳凹槽110d的开口方向朝向电路板200。沿插接槽110a的深度方向Z,容纳凹槽110d与电子器件400可以对应设置。例如,本申请实施例中,插接槽110a的深度方向Z可以是指内存条300沿竖直方向向下插入插接槽110a内的方向。
图4为计算设备的局部俯视结构示意图。
参见图2和图4所示,以相关技术中的单个内存连接器的尺寸为140毫米(长)*6.4毫米(宽)为例,对本申请实施例可以节省的电路板200上的布局尺寸进行说明。相关技术中,电路板200上可以设置有两个内存连接器。两个内存连接器独立设置于电路板200上。相邻两个内存连接器之间的预留间隙的宽度为1.2毫米。因此,两个内存连接器和预留间隙占用电路板200上的宽度尺寸为6.4毫米*2+1.2毫米=14毫米。
本申请实施例中,内存连接器100可以具有两个插接槽110a以用于分别连接两个内存条300。内存连接器100的宽度可以为6.4毫米*2=12.8毫米。因此,当设置的内存条300的数量为两个时,本申请实施例相对于相关技术可以节省1.2毫米宽度的空间,即相对于相关技术可以节省1.2毫米/14毫米≈8.57%的布局面积,从而可以实现布局密度提高8.57%。
同理,当设置的内存条300的数量为三个时,相关技术中,内存连接器和预留间隙占用电路板200上的宽度尺寸为6.4毫米*3+1.2毫米*2=21.6毫米。本申请实施例的内存连接器100相对于相关技术可以节省2.4毫米宽度的空间,即相对于相关技术可以节省2.4毫米/21.6毫米≈11.11%的布局面积,从而可以实现布局密度提示提高11.11%。
同理,当设置的内存条300布局的为四个时,内存连接器和预留间隙占用电路板200上的宽度尺寸为6.4毫米*4+1.2毫米*3=29.2毫米。本申请实施例的内存连接器100相对于相关技术可以节省3.6毫米宽度的空间,即相对于相关技术可以节省约3.6毫米/29.2毫米≈12.33%的布局面积,从而可以实现布局密度提示提高12.33%。
综上,本申请实施例的内存连接器100的插接槽110a的数量越多,可以节省电路板200上更大的布局空间。由于内存连接器100上多设置有一个插接槽110a则可以节省1.2毫米宽度的空间,因此,以此类推,当内存连接器100上设置有6个插接槽110a时,可以节省7.2毫米的宽度空间,即电路板200上可以增设有一个内存条300。当内存连接器100上设置的插接槽110a的数量更多时,则可以布置更多的内存条300,由于提高电路板200的高密性。
需要说明的是,本申请实施例的插接槽110a的数量可以是两个、三个、四个甚至更多。插接槽110a的数量可以根据使用需求或者连接器本体110的加工能力进行设定,在本申请实施例中不作具体限定。
并且,电路板200上可以设置的内存连接器100的数量也可以是多个。每个内存连接器100均可以具有多个插接槽110a。多个内存连接器100上的插接槽110a的数量可以不相等。
参见图1和图2所示,插接槽110a内可以设置至少一排触点。例如,插接槽110a内可以设置有两排触点。每排触点均可以包括多个触点。相对应地,内存条300上可以设置有两排用于与插接槽110a内的触点相连接的针脚。针脚的排布方式可以与触点的排布方式相对应。当内存条300上的针脚与插接槽110a内的触点相连接时,内存条300可以通过内存连接器100实现与电路板200的数据交互。
在一些实现方式中,参见图2和图3所示,沿插接槽110a的宽度方向X,至少两个插接槽110a间隔设置。容纳凹槽110d可以位于相邻两个插接槽110a之间。容纳凹槽110d具有侧壁和底壁111。电子器件400与容纳凹槽110d的侧壁、底壁111之间均可以具有间隙。
其中,电子器件400可以是滤波电容或者电阻等尺寸较小的电子器件。例如,电子器件400为滤波电容时,滤波电容靠近内存条300设置,以在内存条300工作状态下提供较好的滤波效果。本申请实施例中,相邻两个插接槽110a之间均可以设置有容纳凹槽110d。每个容纳凹槽110d与电路板200形成的容纳空间100a内可以设置有至少一组滤波电容。
本申请实施例中,容纳凹槽110d可以沿插接槽110a的长度方向Y贯穿连接器本体110。容纳凹槽110d内可以对应至少一组滤波电容。示例性地,每个容纳空间100a内可以设置有两组滤波电容。两组滤波电容可以沿插接槽110a的长度方向Y间隔设置。两组滤波电容可以分别靠近沿长度方向Y的连接器本体110的两个端部。
或者,相邻两个插接槽110a之间的容纳凹槽110d的数量也可以为多个。沿插接槽110a的长度方向Y,多个容纳凹槽110d间隔设置。每个容纳凹槽110d可以对应至少一组滤波电容。
需要说明的是,电子器件400设置于电路板200的过程中存在安装误差,容纳凹槽110d的底壁111和侧壁与电子器件400之间的间隙可以降低安装误差导致电子器件400与内存连接器100发生碰撞的可能性,有利于提高电子器件400与电路板200的连接稳定性。
当电路板200上可以设置的内存条300的数量增多时,电路板200需要满足的通流能力也需相应提高。相关技术中通常采用增加电路板200的层数或在电路板200上设置独立的汇流条的方式以提高通流能力,然而电路板200层数的增多容易导致成本增加,汇流条会占用电路板200上较大的空间,不利于提高电路板200上的空间利用率。
图5为图4中沿C-C方向的内存连接器的局部剖视结构示意图。
为了解决上述技术问题,参见图5所示,在一些实现方式中,内存连接器100还可以包括第一汇流排120。沿插接槽110a的宽度方向X,连接器本体110的外侧面可以设有第一汇流排120。第一汇流排120沿插接槽110a的长度方向Y延伸。第一汇流排120与电路板200电性导通。
本申请实施例可以通过在连接器本体110上设置第一汇流排120以实现通流,即本申请实施例的内存连接器100可以具有通流能力,并且,第一汇流排120也可以满足电路板200上的电源通流需求。因此,在电路板200上不需要再额外设置用于通流的汇流条,从而可以降低汇流条占用电路板200上的布局空间,有利于提高电路板200的高密布局。此外,也可以降低额外设置汇流条导致成本增加的可能性。
其中,连接器本体110和第一汇流排120可以是一体结构。连接器本体110设置于电路板200后,可以将第一汇流排120与电路板200电连接。第一汇流排120与电路板200可以通过压接或焊接实现二者的电连接,在本实施例中不作限定。
一些实现方式中,连接器本体110可以设有嵌入槽,至少部分第一汇流排120可以位于嵌入槽内,以节省第一汇流排120占用连接器本体110上沿宽度方向X的空间。
其中,嵌入槽可以设置于连接器本体110沿插接槽110a的宽度方向X的两个外侧面上。
示例性地,电路板200面向连接器本体110的表面可以设置有连接槽。部分第一汇流排120可以位于连接槽内,以实现第一汇流排120与电路板200的电性导通。
在一些实现方式中,参见图5所示,沿第一汇流排120的厚度方向,第一汇流排120的一侧表面与连接器本体110的外侧面贴合。
其中,第一汇流排120具有厚度。第一汇流排120的厚度小于第一汇流排120的长度,并且也小于第一汇流排120的宽度。第一汇流排120的厚度方向与插接槽110a的宽度方向X可以是相同的方向,因此,第一汇流排120可以占用连接器本体110外部较小的空间,从而有利于节省电路板200上的可利用空间。
可以理解的是,第一汇流排120的纵截面面积越大,可以实现的通流能力越高。纵截面可以垂直于插接槽110a的长度方向Y。因此,插接槽110a的深度方向Z,第一汇流排120的一端可以与电路板200相连,另一端可以超出于连接器本体110远离电路板200的上表面。第一汇流排120可以是铜排。
其中,第一汇流排120的长度方向与插接槽110a的长度方向Y可以是相同的方向。沿插接槽110a的长度方向Y,第一汇流排120的长度可以小于或者等于连接器本体110的长度。
图6为另一种内存连接器设置于电路板上的局部俯视结构示意图。
可以理解的是,参见图6所示,第一汇流排120可以具有沿插接槽110a的长度方向Y彼此远离的两个端部,即A端和B端。当第一汇流排120与电路板200电性导通时,可以实现电路板200上A端和B端之间的电源双向通流。即电流可以由A端流向B端,也可以由B端流向A端。电流的流动方向可以根据电路板200上的布局进行设定,在本申请实施例中不作限定。
本申请实施例中,沿插接槽110a的宽度方向X,连接器本体110的两个彼此远离的外侧面上均可以设有第一汇流排120。
其中,沿插接槽110a的宽度方向X,两个第一汇流排120相对设置。两个第一汇流排120与电路板200电性导通时可以提高电路板200上的电源通流能力。例如,一个第一汇流排120的通流能力为8A,则两个第一汇流排120的通流能力为16A,因此,相对于相关技术中的内存连接器,本申请实施例中的内存连接器100可以通过设置两个第一汇流排120增加16A的通流能力。
图7为再一种实施例的内存连接器的俯视结构示意图。图8为再一种实施例的内存连接器的侧视结构示意图。图9为又一种计算设备沿图6中D-D方向的局部剖视结构示意图。图10为再一种计算设备沿图6中D-D方向的局部剖视结构示意图。
在一些实现方式中,参见图7和图8所示,沿插接槽110a的长度方向Y,容纳凹槽110d可以贯穿连接器本体110。内存连接器100还可以包括第二汇流排130。第二汇流排130可以设置于容纳凹槽110d。第二汇流排130与电子器件400之间具有间隙。第二汇流排130与电路板200电性导通。
本申请实施例的内存连接器100也可以通过第二汇流排130具有通流能力。并且,本申请实施例的内存连接器100也可以通过第二汇流排130满足电路板200上的电源通流需求。
由于第二汇流排130可以位于容纳凹槽110d内,因此,第二汇流排130不易占用连接器本体110的外部空间,可以更有效地节省电路板200上的空间利用率,有利于提高电路板200的高密布局。并且,电路板200上也不需要再额外设置用于通流的结构,有利于降低额外设置汇流条导致成本增加的可能性。
示例性地,参见图9所示,沿插接槽110a的深度方向Z,第二汇流排130的正投影可以超出于连接器本体110的正投影的外轮廓,以增加第二汇流排130与电路板200的接触面积。或者,参见图10所示,沿插接槽110a的深度方向Z,第二汇流排130的正投影也可以位于连接器本体110的正投影的内部,以节省第二汇流排130占用电路板200上的空间。
需要说明的是,本申请实施例的内存连接器100可以通过第一汇流排120实现通流能力,也可以通过第二汇流排130实现通流能力。或者,内存连接器100可以包括第一汇流排120和第二汇流排130,内存连接器100可以通过第一汇流排120和第二汇流排130实现通流能力。
沿插接槽110a的宽度方向X,多个容纳凹槽110d与电路板200之间可以形成相互独立的多个容纳空间100a。其中,至少一个容纳凹槽110d内可以设置有第二汇流排130。一个容纳凹槽110d内可以设置有一个第二汇流排130。
可以理解的是,第二汇流排130的数量越多,内存连接器100的通流能力越强。当连接器本体110沿插接槽110a宽度方向X的两个外侧面均设有第一汇流排120时,在容纳凹槽110d内增设第二汇流排130的方式可以提高内存连接器100的通流能力。第二汇流排130的数量可以与容纳凹槽110d的数量相对应,以更有效地提高内存连接器100的通流能力。
示例性地,一个第一汇流排120的通流能力可以为8A。一个第二汇流排130的通流能力可以为4A。当连接器本体110上设置有两个插接槽110a时,容纳凹槽110d的数量可以是一个。一个容纳凹槽110d内可以设置有一个第二汇流排130。因此,连接器本体110上可以设置有两个第一汇流排120和一个第二汇流排130。内存连接器100的通流能力可以是8A*2+4A=20A。相较于相关技术中的内存连接器,本申请实施例的内存连接器100的通流能力可以提高20A。
或者,当连接器本体110上设置有三个插接槽110a时,容纳凹槽110d的数量可以是两个。因此,连接器本体110上可以设置有两个第一汇流排120和两个第二汇流排130。内存连接器100的通流能力可以是8A*2+4A*2=24A。相较于相关技术中的内存连接器,本申请实施例的内存连接器100的通流能力可以提高24A。
同理,当连接器本体110上设置有四个插接槽110a时,容纳凹槽110d的数量可以是三个。因此,连接器本体110上可以设置有两个第一汇流排120和三个第二汇流排130。内存连接器100的通流能力可以是8A*2+4A*3=28A。相较于相关技术中的内存连接器,本申请实施例的内存连接器100的通流能力可以提高28A。
由于电路板200上不需要再额外增设汇流条或者增加电路板200层数以实现电源通流能力的提高,因此当连接器本体110上设置有四个插接槽110a时,可以实现综合成本优化约20%。
综上,连接器本体110上可用于连接内存条300的插接槽110a的数量越多,则可以布置的容纳凹槽110d的数量越多,可以设置的第二汇流排130的数量也越多,从而一方面容纳凹槽110d可以用于容纳部分电子器件400,以节省电路板200上的布局空间,从而可以实现电路板200上布置更多的内存条300或者其他器件,另一方面容纳凹槽110d内也可以布置第二汇流排130,以使内存连接器100具有较强的通流能力。
其中,第二汇流排130和连接器本体110可以为一体结构。当内存连接器100包括第一汇流排120和第二汇流排130时,第一汇流排120和第二汇流排130可以与连接器本体110连接为一个整体结构,以方便工作人员将内存连接器100与电路板200电性连接。
第二汇流排130可以是铜排。第二汇流排130具有厚度。第二汇流排130的厚度可以小于第二汇流排130的宽度,并且第二汇流排130的厚度也可以小于第二汇流排130的长度。
本申请实施例中,第二汇流排130可以设置于容纳凹槽110d的底壁111或者任一侧壁上。当第二汇流排130设置于容纳凹槽110d的侧壁时,第二汇流排130的厚度方向可以与插接槽110a的宽度方向X是相同的方向,从而可以节省第二汇流排130占用容纳空间100a内沿插接槽110a宽度方向X的空间,以降低由于容纳空间100a沿插接槽110a宽度方向X的空间较大,导致连接器本体110沿插接槽110a宽度方向X的尺寸也增大而占用电路板200较大的布局空间的可能性。
在一些实现方式中,参见图9和图10所示,第二汇流排130可以包括连接部131和汇流排本体132。沿插接槽110a的长度方向Y,汇流排本体132的两端可以分别与连接部131连接。连接部131可以用于连接汇流排本体132和电路板200。
由于第二汇流排130设置于容纳凹槽110d的底壁111,沿插接槽110a的深度方向Z,汇流排本体132与电路板200之间具有间隔,因此,汇流排本体132可以通过连接部131与电路板200电连接。
其中,沿插接槽110a的深度方向Z,连接部131远离电路板200的一端可以超出于汇流排本体132。底壁111上可以设置有沿插接槽110a的深度方向Z延伸的定位槽110e。沿插接槽110a的长度方向Y,定位槽110e靠近于连接器本体110的两个端部。定位槽110e可以与容纳凹槽110d相连通。沿插接槽110a的深度方向Z,连接部131超出于汇流排本体132的一端可以位于定位槽110e内,以使第二汇流排130不易在容纳凹槽110d内沿插接槽110a的长度方向Y发生运动。
其中,汇流排本体132可以为条形板状结构。汇流排本体132的长度方向与插接槽110a的长度方向Y可以是相同的方向。汇流排本体132与连接部131之间可以具有夹角,例如,夹角可以是直角。
在一些实现方式中,参见图8至图10所示,容纳凹槽110d的底壁111与电路板200可以相对设置。沿第二汇流排130的厚度方向,汇流排本体132的一侧表面与底壁111可以相贴合。
其中,容纳凹槽110d的两个侧壁可以沿插接槽110a的宽度方向X相对设置。底壁111与电路板200相对设置。
第二汇流排130可以设置于容纳凹槽110d的底壁111。第二汇流排130a的宽度方向可以与插接槽110a的宽度方向X相同,并且第二汇流排130的厚度方向可以与插接槽110a的深度方向Z相同。因此,第二汇流排130可以充分利用容纳空间100a,以通过容纳凹槽110d的深度的空间来容纳第二汇流排130。例如,当需要提高第二汇流排130的通流能力时,可以增大第二汇流排130的厚度,并同步增大容纳凹槽110d的深度,如此可以通过调节容纳凹槽110d的深度,以使第二汇流排130可以仅占用容纳凹槽110d内沿插接槽110a的深度方向Z的空间,而不易占用沿插接槽110a的宽度方向X上的较大的空间,也不需要再额外占用电路板200上的其他空间,有利于提高电路板200上的空间利用率。
可以理解的是,容纳凹槽110d沿插接槽110a的宽度方向X的尺寸可以设置的尽量小,以节省容纳凹槽110d占用宽度方向X的空间。例如,容纳凹槽110d的侧壁与电子器件400之间可以仅预留安装公差间隙,以满足内存连接器100安装于电路板200时连接器本体110不易与电子器件400发生碰触,从而可以实现节省容纳凹槽110d占用宽度方向X的空间。
可以理解的是,容纳凹槽110d的深度尺寸可以根据第二汇流排130的尺寸进行设定。
其中,参见图8所示,沿插接槽110a的宽度方向X,容纳凹槽110d可以位于两个插接槽110a的中间区域。
在一些实现方式中,参见图9所示,连接部131远离汇流排本体132的一端可以与电路板200焊接。连接部131可以包括支撑板1312和焊接板1311。支撑板1312可以用于连接汇流排本体132和焊接板1311。焊接板1311可以与焊材相熔,从而与电路板200电性导通。
支撑板1312与汇流排本体132之间可以具有夹角。支撑板1312与焊接板1311之间也可以具有夹角。支撑板1312可以位于容纳空间100a的外部,以方便工作人员焊接。
在一些实现方式中,参见图10所示,连接部131远离汇流排本体132的一端可以压接于电路板200。
在一些实现方式中,电路板200上可以设置有定位凹槽200a。第一汇流排120可以插接于定位凹槽200a,以与电路板200电性导通。第二汇流排130也可以插接于对应的定位凹槽200a,以与电路板200电性导通。
其中,参见图5所示,沿插接槽110a的深度方向Z,第一汇流排120靠近电路板200的端部可以位于定位凹槽200a内。第一汇流排120可以通过定位凹槽200a实现与电路板200的电性导通,以实现第一汇流排120的通流能力。并且,定位凹槽200a可以降低第一汇流排120沿插接槽110a的宽度方向X产生位移,以提高内存连接器100与电路板200的连接稳定性。
参见图10所示,第二汇流排130的连接部131远离汇流排本体132的一端可以插入于定位凹槽200a内,然后通过压接工序实现连接部131与电路板200的电性导通,从而实现第二汇流排130的通流能力。同理,定位凹槽200a也可以降低连接部131沿插接槽110a的长度方向Y产生位移的可能性。
可以理解的是,本申请实施例中,沿插接槽110a的长度方向Y,连接部131可以不超出于连接器本体110的外部,从而第二汇流排130不易占用电路板200上沿插接槽110a长度方向Y的空间,有利于提高电路板200上的空间利用率。
本申请实施例还提供一种计算设备。计算设备可以包括电路板200和上述任一实现方式中的内存连接器100。内存连接器100设置并电连接于电路板200上。计算设备可以是机架服务器、高密服务器以及整机服务器等算力基础设备,也可以是存储设备,在本申请中不作限定。
计算设备可以包括机箱。机箱的内腔中可以设有电路板200和电源模块(powersupply unit,PSU)。电路板200上可以设有处理芯片、内存条300等电子元件。其中,内存条300可以通过本申请实施例的内存连接器100设置于电路板200上。电源模块可以将外部交流/直流电转换成12V直流电输出给电路板200,并通过电路板200为处理芯片、内存条300等电子元件供电,以确保计算设备系统正常运行。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应作广义理解,例如,可以是固定连接,也可以是通过中间媒介间接相连,可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
最后应说明的是:以上各实施例仅用以说明本申请实施例的技术方案,而非对其限制;尽管参照前述各实施例对本申请实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。
Claims (10)
1.一种内存连接器,其特征在于,包括连接器本体,所述连接器本体具有相对设置的第一面和第二面,所述第一面上设置有至少两个用于插接内存条的插接槽;所述第二面用于与电路板电连接,所述第二面上设置有容纳凹槽,所述容纳凹槽用于容纳所述电路板上电连接的电子器件。
2.根据权利要求1所述的内存连接器,其特征在于,沿所述插接槽的宽度方向,至少两个所述插接槽间隔设置,所述容纳凹槽位于相邻两个所述插接槽之间;所述容纳凹槽具有侧壁和底壁,所述电子器件与所述侧壁、所述底壁之间均具有间隙。
3.根据权利要求1所述的内存连接器,其特征在于,还包括第一汇流排,沿所述插接槽的宽度方向,所述连接器本体的外侧面设有所述第一汇流排,所述第一汇流排沿所述插接槽的长度方向延伸,所述第一汇流排与所述电路板电性导通。
4.根据权利要求3所述的内存连接器,其特征在于,沿所述第一汇流排的厚度方向,所述第一汇流排的一侧表面与所述连接器本体的外侧面贴合。
5.根据权利要求1至4中任意一项所述的内存连接器,其特征在于,沿所述插接槽的长度方向,所述容纳凹槽贯穿所述连接器本体;所述内存连接器还包括第二汇流排,所述第二汇流排设置于所述容纳凹槽,所述第二汇流排与所述电子器件具有间隙,所述第二汇流排与所述电路板电性导通。
6.根据权利要求5所述的内存连接器,其特征在于,所述第二汇流排包括连接部和汇流排本体,沿所述插接槽的长度方向,所述汇流排本体的两端分别与所述连接部连接,所述连接部连接所述汇流排本体和所述电路板。
7.根据权利要求6所述的内存连接器,其特征在于,所述容纳凹槽的底壁与所述电路板相对设置,沿所述第二汇流排的厚度方向,所述汇流排本体的一侧表面与所述底壁贴合。
8.根据权利要求6所述的内存连接器,其特征在于,所述连接部远离所述汇流排本体的一端与所述电路板焊接,或者,所述连接部远离所述汇流排本体的一端压接于所述电路板。
9.一种计算设备,其特征在于,包括电路板和如权利要求1-8任一项所述的内存连接器,所述内存连接器电连接于所述电路板。
10.根据权利要求9所述的计算设备,其特征在于,所述电路板上设有定位凹槽,所述内存连接器的第一汇流排和/或第二汇流排插接于所述定位凹槽,以与所述电路板电性导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322717669.XU CN220984887U (zh) | 2023-10-10 | 2023-10-10 | 内存连接器及计算设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322717669.XU CN220984887U (zh) | 2023-10-10 | 2023-10-10 | 内存连接器及计算设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220984887U true CN220984887U (zh) | 2024-05-17 |
Family
ID=91060681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322717669.XU Active CN220984887U (zh) | 2023-10-10 | 2023-10-10 | 内存连接器及计算设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220984887U (zh) |
-
2023
- 2023-10-10 CN CN202322717669.XU patent/CN220984887U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109599690B (zh) | 一种转接连接器及电连接器组件 | |
TWI458181B (zh) | 具有電力承載片之插座連接器 | |
CN101212090B (zh) | 电连接器 | |
CN201117866Y (zh) | 卡缘连接器 | |
CN200941464Y (zh) | 电连接器 | |
US7387516B2 (en) | Electric junction box | |
CN200959379Y (zh) | 电连接器 | |
CN103139106A (zh) | 服务器机架系统 | |
CN2422749Y (zh) | 卡缘电连接器 | |
WO2009009060A2 (en) | Coplanar angle mate straddle mount connector | |
US11909136B2 (en) | Connector with current-shunt structure, shunt device and connector assembly with the same | |
US6468090B2 (en) | Low inductance power connector and method of reducing inductance in an electrical connector | |
CN220984887U (zh) | 内存连接器及计算设备 | |
CN2687885Y (zh) | 电子卡连接器 | |
US6077098A (en) | Electrical connector for memory modules | |
WO2008026938A2 (en) | A connector, a connector assembly and an edge connector | |
CN2737012Y (zh) | 电子转接器 | |
US11817646B2 (en) | Conductive terminal assembly and conductive terminal | |
CN215954217U (zh) | 板卡及电子产品 | |
CN201041915Y (zh) | 电连接器 | |
CN2766371Y (zh) | 电连接器 | |
CN2454918Y (zh) | 电子卡连接器 | |
CN211404821U (zh) | 一种带绝缘片的排母插座 | |
CN219718584U (zh) | 一种功能板卡及电子设备 | |
CN213817311U (zh) | 一种充电器结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |