CN100555620C - 具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法 - Google Patents

具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法 Download PDF

Info

Publication number
CN100555620C
CN100555620C CNB2004100835214A CN200410083521A CN100555620C CN 100555620 C CN100555620 C CN 100555620C CN B2004100835214 A CNB2004100835214 A CN B2004100835214A CN 200410083521 A CN200410083521 A CN 200410083521A CN 100555620 C CN100555620 C CN 100555620C
Authority
CN
China
Prior art keywords
insulating material
interconnection structure
interconnection
path
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100835214A
Other languages
English (en)
Other versions
CN1619809A (zh
Inventor
马修·E·克尔伯恩
萨特亚·V·尼塔
萨姆帕斯·普拉斯霍萨曼
查尔斯·布莱克
凯思琳·瓜拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1619809A publication Critical patent/CN1619809A/zh
Application granted granted Critical
Publication of CN100555620C publication Critical patent/CN100555620C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于形成具有纳米管状金属间绝缘材料的互连结构的方法，包括：利用固体绝缘材料构成互连结构，和通过模板印刷和刻蚀工艺形成垂直排列的纳米级孔的规则阵列，从而形成孔阵列，并随后用盖绝缘材料填补孔阵列的顶部。还描述了用于构成多级纳米管状互连结构的方法和装置的变型。

Description

具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法
发明背景
1.发明的技术领域
本发明总体涉及用在计算机、微处理器、微型控制器、传感器、通讯设备等中的非常高性能的微电子芯片。本发明尤其涉及在这种芯片上的互连布线网络，目标在于显著降低与在网络中的这些布线有关的信号传播延迟，上述网络中的布线采用在具有在形成互连之后形成的工程孔隙度的非常低k绝缘介质中埋入的铜线。
2.背景技术的描述
高性能微处理器、微型控制器和通讯芯片需要在有源晶体管器件之间的非常高速的互连，所述有源晶体管器件用于执行各种功能，例如逻辑运算、存储和恢复数据、提供控制信号等。随着晶体管器件技术向目前的超大规模集成的发展，这些先进芯片的总体运行速度开始受到在芯片上的各器件之间的互连线路中的信号传播延迟的限制。在互连中的信号传播延迟取决于RC的乘积，R表示互连线路的电阻，C表示其中埋有布线的互连设计的总电容。用铜取代铝作为互连布线材料使得电阻减小，有助于RC乘积的减少。
目前微电子工业着眼于通过在芯片上建立的多层互连结构中采用低介电常数(k)的绝缘体来降低互连电容。
以这种小规模形成互连布线网络的一种现有技术的方法是图1示意性表示的双嵌埋(DD)工艺。在标准DD工艺中，在衬底1100上涂覆如两层1110、1120所示的内部金属绝缘体(IMD)，如图1a所示。为了清楚地描述工艺流程，单独示出通路级(via level)绝缘层1110和线路级(line level)绝缘层1120。
通常，这两层可由相同或不同的绝缘膜制成，前一种情况用作单个阻蚀层。硬掩模层或层状叠层1130选择性采用以进行选择性刻蚀并用作抛光阻止层。布线互连网络由两种类型的部件构成：线路部件，横跨整个芯片的距离；通路部件，将在多级叠层中的不同级互连中的线路连接在一起。在历史上，两层通过由等离子体加强化学汽相淀积法(PECVD)淀积的无机玻璃如二氧化硅(SiO2)或氟化硅玻璃(FSG)制成。
在双嵌埋工艺中，分别通过光刻工艺在光刻胶层1500和1510中确定线路1150和通路1170的位置，图1b和1c，并利用反应性离子刻蚀工艺转移到硬掩模和IMD层中。图1所示的工艺顺序成为“第一线路”法。
在形成沟槽之后，采用光刻工艺以在光刻胶层1510中确定通路图形1170，并将该图形转移到绝缘材料中以产生通路开孔1180，图1d。
在剥去光刻胶之后，在图1e中示出双嵌埋沟槽和通路结构1190。然后用导电衬垫材料或材料叠层1200涂覆凹进结构1190，所述导电衬垫材料或材料叠层1200用于保护导电金属线和通路，并用作在导体和IMD之间的粘接层。然后，利用在构图衬底的表面上的导电填充材料1210填充此凹进。虽然也可以采用其它方法例如化学汽相淀积(CVD)或其它材料例如Al或Au，但是该填充最常由铜的电镀完成。然后对填充和衬衬垫材料进行化学-机械抛光(CMP)，从而与硬掩模的表面共面，此阶段的结构示于图1f中。
淀积封顶材料1220作为保护膜，如图1g所示，以钝化露出的金属表面，并用作在该金属和将淀积在它们上的任何附加IMD层之间的扩散阻挡层。通常采用由PECVD淀积的氮化硅、碳化硅和氮碳硅膜作为封顶材料1220。对于在器件上各级的互连重复该工艺顺序。由于两个互连部件同时确定为通过单个抛光步骤在绝缘体内形成位于其中的导体，因此该工艺被指定为双嵌埋工艺。
为了降低电容，必须采用更低k的绝缘材料，例如具有在2.5-3.0范围内的k值的有机聚合物和对有机硅酸盐旋压的玻璃(spin onorgano-silicate glasses)，以取代以PECVD二氧化硅为基础的绝缘材料(k＝3.6-6.0)。通过在这些绝缘体中引入孔隙，k值可进一步减小至2.2(超低k)，甚至低于2.0(极低k)。介电常数的最小值是1.0。为了更加简洁，在此文本中我们将这些超低k和极低k材料通称为非常低k的材料(即，在约2.2和2.2以下的范围内)。
虽然利用这组非常低k的材料、k值的可调范围是可行的，但是在通过上述双嵌埋工艺利用铜互连对这些材料的整体化中存在几个困难。
与二氧化硅或FSG膜相比这些低k绝缘材料具有非常低的弹性模量、断裂韧度和粘接强度，它们对于在现阶段本领域的铜互连中所采用的典型硬掩模层的粘接性也相应地较差。结果，当在双嵌埋互连建立的过程中尝试铜填充层的CMP时，无论在弱的低k材料中的粘接还是在非常低k材料和硬掩模之间的界面处的粘接都出现了分层。从制造能力和产量来看，DD工艺是非常不切合实际的。
还存在着其它一些问题，这些问题与将非常低k的多孔绝缘材料与取决于布线层的金属化和镀覆的互连孔隙率相结合有关。
尤其是，通过化学气相淀积或原子层淀积的方式进行的阻挡层如钽、氮化钽、氮化硅钽、氮化硅钛、钨和氮化钨等的淀积会导致所采用的气态前躯体渗入到孔隙中，造成在这些孔中导电阻挡层的淀积。这反过来会造成线与线的短路。这些阻挡层在多孔绝缘材料表面的粗糙表面较差的覆盖率还会造成镀覆和清洗溶液向绝缘材料的渗透。较差的覆盖率还会造成在随后的热处理循环过程中Cu向绝缘材料中的扩散，这会引起在金属间绝缘材料(IMI)的电破裂性能的恶化。
在受让人的申请号为10/338105的美国专利申请中描述了克服这些困难中的一些的一种现有技术的方法，在此将其内容引作参考。
在这种方法中，在双嵌埋构图、阻挡层/垫层淀积、镀覆和CMP的过程中在绝缘膜中保留用在多孔绝缘材料配方中的孔产生成分(已知为porogen)，因此在非多孔绝缘材料中进行这些步骤。随后进行CMP步骤，通过致使绝缘多孔的热处理从绝缘材料中去除porogen。这种方法要求在DD制造中所用的硬掩模不仅是好的CMP阻止层，而且在热处理步骤中可透过porogen物质。此外，要求绝缘材料能够在没有明显收缩的条件下释放出porogen，以避免尺寸变化和互连中的热应力。这些要求实际上经常冲突，受到所能产生的孔隙率程度的限制，因此降低了IMD的介电常数。所形成的孔通常自由取向，具有尺寸范围。这种多孔结构通常机械强度较弱，由于孔径的分布造成有时在绝缘性方面表现出空间可变性。
在待审的、申请号为09/......(以下，EBGF摘要)的专利申请中描述的第二现有技术方法围绕多孔IMD整体化的问题，多孔IMD整体化是通过以下方式：由双嵌埋工艺在支撑绝缘材料中建立互连，刻蚀掉所述支撑绝缘材料仅在线路之间形成，用多孔低k绝缘材料填充刻蚀掉的缝隙，抛光以平整互连的顶部。
虽然这种现有技术的方法避免了与多孔IMD的直接DD整体化有关的所有问题，但是还需要多孔IMD能够填充线路与线路的缝隙并经受住CMP平整，而这会限制多孔IMD的选择。此外，需要附加工艺步骤来刻蚀支撑绝缘材料并抛光填充缝隙多孔绝缘材料，从而增加了制造成本，导致产量下降。
因此，本发明的目的是通过避免与多孔绝缘材料和利用这些绝缘材料形成整体结构的现有技术方法有关的上述问题，生产一种具有非常低的有效介电常数(以下，skeff)的互连结构。
本发明的另一目的是通过采用没有任何孔隙的绝缘材料进行制造互连所需的所有步骤，并在形成双嵌埋互连结构之后向其中引入具有控制尺寸并定向的纳米孔隙。
发明概述
本发明属于在计算机、微处理器、微型控制器、传感器、通信设备等中使用的非常高性能的微电子芯片。特别是，在此描述的本发明结构属于在这种芯片上的互连布线网络，目的在于显著降低与这些线路有关的信号传播延迟。所详细描述并要求保护的本发明的方法提供一体化步骤，这些步骤是制造这些高性能互连网络所需要的，这些互连网络具有埋入非常低k的绝缘介质中的铜布线，所述绝缘介质包括在形成互连之后形成的工程孔隙。
用于上述目的的本发明的互连结构包含第一绝缘材料，所述第一绝缘材料嵌入一组导电通路内、并在其上支撑一组在其顶表面上的导电线路。此外，还有第二绝缘材料，所述第二绝缘材料设置在该组导电线路之间并具有顶表面和底表面。第二绝缘材料包含规则排列的纳米管状孔，在纳米管状孔的顶部被一层第三绝缘材料层密封，所述第三绝缘材料层用于保护导电线路的顶表面。
根据本发明采用特定的共聚物以获得“规则排列”。在此采用表达“规则排列”，以表示规则的排列(arrangementspearated)状态，例如六边形封闭填充(pack)图形。为了此说明，“纳米管”描述了由上述规则排列形成的结构，该结构各向异性地转移到下层材料叠层中，下层材料叠层可包括以下的一种或多种：硬掩模、CMP阻止膜、刻蚀阻止膜、线路级绝缘材料或通路级绝缘材料。
本发明的方法的这些和其它方案在附图中示出并在以下部分更详细地描述。
附图说明
图1a-1g：双嵌埋工艺流程(现有技术)
图2a-2h：本发明实施例1的工艺流程
图3a-3c：实施例2的工艺流程
图4a-4f：实施例3的工艺流程
具体实施方式
将本发明描述为“纳米管状绝缘材料”整体设计。下面详细描述本发明的不同实施例和所得结构。
第一实施例的方法从双嵌埋互连结构的制造开始，包括在前描述的、在图1a至图1f的步骤中描述的现有技术的步骤，得到与IMD表面共面的内嵌Cu线路。在图2a中描述了具有盖层绝缘材料2100的初始结构。采用IMD材料构建DD结构，与现有技术描述的非常低k绝缘材料相比，IMD材料优选更耐用。这种耐用的IMD材料可选自：(a)有机热固性绝缘材料，如聚芳基酯(polyarylene ethers)(例如，由Dow Chemical Comp any或Honeywell Gx3生产的SiLKTM)，所述有机热固性绝缘材料旋压(spun)在硅石或有机硅酸盐玻璃膜上；(b)含Si、C、H和O并通过等离子增强化学气相淀积(PECVD)法淀积而成的氢化非晶绝缘材料；(c)由PECVD淀积的未掺杂氧化硅玻璃(USG)和掺杂氟的氧化硅玻璃(FSG)，但不限于此。
虽然最终结构的形成不一定这样，但是优选两个IMD层1110和1120是相同的。
在形成DD结构之后，在上述基层的顶部淀积盖层绝缘材料2100(参见图2a)。
选择盖层2100，这种选择是根据其对IMD层1110和1120和硬掩模层1130的反应性离子刻蚀的选择能力，这是因为这种盖层用于将孔图形转移至这些层中。此外，优选盖层具有适度低的介电常数(5或更低)，作为阻挡铜从Cu线向外扩散、氧或水分向线路中扩散的阻挡层。作为例子，这种盖层可选自非晶氢化PECVD膜、在包含Si和C、氢和选择性地包含O和/或N的绝缘材料上的旋压层。
通常，有机绝缘材料包括含两种或多种下述原子的膜：C、H、0、N。在某些低水平下还存在其它原子的杂质。无机绝缘材料包括含除C、H、O、N之外的显著数量的原子例如硅的膜。
在以下步骤中，将由无规则接枝(brush)聚合物2110和双嵌段共聚物2120构成的两层结构涂覆在盖层2100的顶部并进行热固化处理。
典型的热固化型循环需要在约100-约300℃之间、优选约200℃焙烧30-60分钟。这示于图2b中。
作为这一固化步骤的结果，双嵌段共聚物分离成其构成嵌段的六边形封闭叠层的域(hexagonal close-packed domains)。在PMMA-PS系统的典型情况下，所得结构组成PMMA的圆形区域，该PMMA圆形区域的直径大致12-15nm，以30-40nm的中心，在PS基质中均匀分布。
双嵌段聚合物的构成是本发明的主要特点。在形成用于本发明中的双嵌段共聚物中，Flory-Huggins相互作用参数χ确定两种聚合物混合的热力学过程。参数χ是不同种类的单体的不相容性/排斥性的函数。由乘积χN表示共聚物异离(segregation)的程度，其中N是共聚物聚合的程度，即，包含聚合物的单体单元的数量。如果单分散双嵌段共聚物具有足够大的χN，通常表示χN＞10，它们将以它们的Tg(玻璃转化温度)以上的温度自发性相分离。由于N同时确定所得微相分离聚合物的尺寸，因此很显然，自发形成越小的纳米结构，需要越大的聚合物间相容性(即，越大的χ)。
例如，在200℃对于聚苯乙烯和聚甲基丙烯酸甲酯的χ大致为0.017，而对于聚苯乙烯和聚酰亚胺的χ大致为三倍大(0.046)。根据这些附图，人们会看到在聚苯乙烯/聚酰亚胺双嵌段共聚物中是以本例中的N的大约1/3自发形成纳米结构。
在适当工艺条件下可相分离(phase separate)的共聚物的其它例子是聚(二甲基硅氧烷-b-甲基丙烯酸甲酯)、聚(二甲基硅氧烷-b-环氧乙烷)、聚(t-丁基丙烯酸酯-b-乙烯基吡啶)、聚(异丁烯-b-ε-己内酰胺)、聚(苯乙烯-b-ε-己内酰胺)、或能够形成相分离图形的任何其它双嵌段共聚物。
然后，利用优先溶解PMMA的溶液(例如稀醋酸)对样品进行“显影”，从而在PS基质2140中留下规则阵列的纳米大小的孔2130。在图2c的横截面中示意性示出了在上述步骤之后的所得结构。
在下一个步骤中，利用在没有侵蚀PS基质2140的条件下选择性地刻蚀盖层2100的反应性离子刻蚀(RIE)工艺，将孔图形2130转移到盖层2100中，由此在盖中形成孔阵列2150。如图2d所示。
通过适当地改变RIE工艺的化学特性和条件，将在盖层2100中的刻蚀孔2150选择性地转移到IMD层1110和1120，形成了图2e所示的包括纳米管状孔2160的纳米管状孔隙结构。
孔2150和2160的直径基本上等于在显影后的双嵌段聚合层中的孔2130。孔2160向IMD层中延伸的深度可以变化。优选孔至少穿过IMD层1110和1120，如图2e所示，这样由纳米管状孔隙获得的低介电常数就达到最大。
作为选择，孔可被刻蚀成仅延伸到IMD1110中并停止于1120上或稍微低子层1110和1120之间的界面，分别如图2f和2g所示。这些结构会造成稍微高一些的介电常数，但具有比图2e所示的结构更高的机械强度。
然后，通过现有技术中已知的适当湿或干刻蚀工艺，在不影响Cu线或刻蚀后的IMD层的特定条件下，去除双嵌段聚合物残料。快到结束时，可以采用作为用于剥离光刻胶的那些试剂的弱碱性湿化学清洗剂、作为用于清洗氧化铜表面的那些试剂的弱酸性溶液、等离子体灰化或它们的组合。
在下一步骤中，将盖层中的孔2150通过淀积绝缘材料2170填补(pinch off)以进行封闭。优选用于这一目的的绝缘材料2170还用作铜扩散阻挡层，这是因为它覆盖通过在铜线上的盖层中的孔2150露出的任何铜。可以采用几种淀积方法，包括PECVD、CVD和在涂覆和固化时的旋压(spin)，但不限于此。由于小直径的孔，因此这部分工艺可调节成刚刚穿过孔2150，足以封闭它们，而基本上没有侵入到孔2160中。
可采用选择性修改CMP以提高在层2170淀积后的平整度。在此阶段的最终结构示于图2h中。
通过按照需要重复在图2a-2h中所描述的各步骤，制造出具有纳米管状IMD的多级(multilevel)结构。
在如图3所示的本发明方法的另一实施例(实施例2)中，在将孔2160形成到IMD中并且刻蚀掉双嵌段聚合物层之后，还额外进行下述步骤。
在图3a所示的结构中，进行额外的RIE步骤，以刻蚀IMD层、使IMD层凹进成低于导电填充层1210表面的较低深度。这种凹进深度选择成约10nm-60nm，但优选为20nm。
然后淀积填补绝缘材料2170，使得它填充在上面形成的凹进区域中的孔2160，并覆盖在导电填充层1210的表面上。
可采用选择性CMP步骤，以平整绝缘盖层2170的表面。这些后续步骤的最终结果是在导电线路1270之间的缝隙2171中提供比图3b所示的线自身上的盖厚度更厚的盖绝缘材料区域。
在顶部随后建立下一级的互连过程中，可以刻蚀掉在线1270上的盖绝缘材料层2170，以提供与导电填充层1210顶部的电接触，而无须考虑由于在各级之间的任何未对准重叠而引起的穿过区域2171中的盖层的刻蚀，如图3c所示。这是因为盖绝缘材料在区域2171中更厚一些。在没有此步骤的情况下，如果在各级(level)之间没有对准而造成经过线路缝隙中的盖层的刻蚀，那么建立上层级(level)的金属淀积和镀液就会渗透到管状孔2160中，导致缺陷、产量损失、影响可靠性。因此，在利用本发明的方法建立多级互连的过程中，增加的步骤提供了对在各级之间的光刻误对准的保护。
在图4所示的本发明方法的另一改变(实施例3)中，在IMD层中形成导电填充物的步骤之后，在双嵌段层中的孔阵列2130直接形成在硬掩模层1130上，随后转移到硬掩模层和IMD层1120和1110，如图4a所示。然后淀积盖层2170，以非常浅的深度填补孔，如图4b所示。
在本发明的另一改变(实施例4)中，可利用在盖层淀积之前、在图4a所示的孔转移步骤之后的另一刻蚀工艺使硬掩模层1130选择性地凹进以低于导电填充层1210的表面约10-50nm，但优选约低20nm。得到的是图4c所示的结构。在此步骤之后，将盖层2170淀积并平整，以得到图4d所示的结构，其中，盖层厚度在导电填充部件1210之间的区域中更大。这样的结构可防止与在解释图3的实施例中描述的段落中所提到的下一级建立过程中的重叠误对准有关的问题。
如上所述，利用致密、耐用的IMD膜制造DD互连，在使结构的有效介电常数降低约15-50％之后，在IMD中形成具有纳米数量级的直径的、规则间隔、竖直取向排列的孔。这完全避免了在DD工艺步骤中对处理易碎绝缘材料的需要。
虽然本发明描述了例如通过采用双嵌段共聚物的方式形成纳米管状IMD，但是在不脱离本发明的实质的条件下也可以采用其它形成规则孔阵列的方法，例如，采用由光刻、离子束、X-射线或e-束光刻(e-beam lithography)构图的光刻胶；利用压印平版印刷工艺(imprintlithography)在抗蚀剂中印刷孔图形；利用衍射图形或全息图在光刻胶上对规则的孔阵列进行构图；间接地(oblique)淀积具有纳米管状结构的薄绝缘材料；以及类似方式。
因此，虽然已经示出、描述和指明了应用于目前优选实施例的本发明的基本的新特点，但应理解，在不脱离本发明实质的条件下本领域的技术人员可以对所示出的方法和组成以及它们的操作进行在形式和细节上的各种省略、替换和变化。因此，本发明仅由附带的权利要求书限定保护范围。

Claims (21)

1.一种互连结构，包括：
第一绝缘材料，所述第一绝缘材料中嵌入一组具有顶部和底部的导电通路，并在所述第一绝缘材料的顶表面上支撑一组导电线路；和
第二绝缘材料，所述第二绝缘材料设置在所述的一组导电线路之间，所述导电线路具有顶表面、底表面和垂直侧面；
所述第二绝缘材料包含规则排列的纳米管状孔，所述纳米管状孔的顶部被一层第三绝缘材料层密封，所述第三绝缘材料层用于保护导电线路的所述顶表面，其中所述纳米管状孔平行于所述导电线路的所述垂直侧面，并从所述互连线路的顶部延伸到所述互连通路的顶表面之下。
2.根据权利要求1的互连结构，其中所述第一绝缘材料由以下材料形成：
选自聚酰亚胺、聚芳基酯、苯并环丁烯的有机绝缘材料；
由从四乙基正硅酸盐、含甲基的硅酸盐、含氢的硅酸盐及其组合中选择的基底形成的旋涂玻璃膜；以及
由选自硅、氧、氢和碳的组合物形成的等离子淀积绝缘材料。
3.根据权利要求1的互连结构，其中围绕所述第二绝缘材料中的所述纳米管状孔的区域是由下述材料形成：选自聚酰亚胺、聚芳基酯、苯并环丁烯的有机绝缘材料；在由四乙基正硅酸盐、含甲基的硅酸盐、含氢的硅酸盐及其组合制成的旋涂玻璃膜；以及包含硅、氧、氢和碳的等离子淀积绝缘材料。
4.根据权利要求3的互连结构，其中围绕所述第二绝缘材料中的所述纳米管状孔的所述区域是由下述有机绝缘材料形成，这些有机绝缘材料选自聚酰亚胺、聚芳基酯、苯并环丁烯。
5.根据权利要求1的互连结构，其中所述导电通路和所述导电线路包括导电阻挡层和高导电填充层，所述导电阻挡层选自：钛、钽、钨、钛或钽或钨的氮化物、氮化硅及其组合，所述高导电填充层选自：铜、金、铝、银及其组合。
6.根据权利要求1的互连结构，其中所述纳米管状孔从所述互连线路的顶部延伸到所述互连通路的所述底部。
7.根据权利要求1的互连结构，其中所述第二绝缘材料略微凹进到所述导电线路的顶表面以下，所述第三绝缘材料填充所述凹进区域并覆盖所述互连线路的顶部。
8.根据权利要求1的互连结构，其中所述第三绝缘材料选自：非晶氢化碳化硅、氮化硅、氮碳化硅、碳氧化硅及其组合。
9.一种形成具有纳米管状多孔绝缘材料的互连结构的方法，包括步骤：
在基底上涂覆通路级绝缘材料和线路级绝缘材料；
在所述线路级绝缘材料上淀积硬掩模叠层；
将线路沟槽和通路开孔分别构图并转移到所述线路级绝缘材料和所述通路级绝缘材料中；
用导电衬垫和导电填充材料填充所述线路沟槽和所述通路开孔并进行平整，从而形成互连线路和通路；
在所述互连线路和所述硬掩模叠层的顶表面上淀积第一绝缘阻挡盖层；
在所述阻挡盖层上形成包含规则排列的纳米大小的孔的模板图形并将所述孔图形转移至所述盖层、所述硬掩模、在所述互连线路之间的区域中的所述线路级绝缘材料层和所述通路级绝缘材料层，以及
去除模板图形；
淀积第二绝缘盖层以封闭所述规则排列孔的顶部。
10.根据权利要求9形成互连结构的方法，其中所述基底是微电子器件芯片。
11.根据权利要求9形成互连结构的方法，其中所述基底是芯片载体。
12.根据权利要求9形成互连结构的方法，其中所述通路级绝缘材料是：
选自聚酰亚胺、聚芳基酯、苯并环丁烯的有机绝缘材料；
由从四乙基正硅酸盐、含甲基的硅酸盐、含氢的硅酸盐及其组合中选择的基底形成的旋涂玻璃膜；以及
由选自硅、氧、氢和碳的等离子淀积绝缘材料。
13.根据权利要求9形成互连结构的方法，其中所述线路级绝缘材料是：
选自聚酰亚胺、聚芳基酯、苯并环丁烯的有机绝缘材料；
在由四乙基正硅酸盐、含甲基的硅酸盐、含氢的硅酸盐及其组合制成的旋涂玻璃膜；以及包含硅、氧、氢和碳的等离子淀积绝缘材料。
14.根据权利要求9形成互连结构的方法，其中所通路级绝缘材料包括与所述线路级绝缘材料相同的材料。
15.一种形成具有纳米管状多孔绝缘材料的互连结构的方法，包括步骤：
在基底上涂覆通路级绝缘材料和线路级绝缘材料；
在所述线路级绝缘材料上淀积硬掩模叠层；
将线路沟槽和通路开孔分别构图并转移到所述线路级绝缘材料和所述通路级绝缘材料中；
用导电衬垫和导电填充材料填充所述线路沟槽和所述通路开孔并进行平整，从而形成互连线路和通路；
在所述互连线路和所述硬掩模叠层的顶表面上淀积第一绝缘阻挡盖层；
在所述阻挡盖层上形成包含规则排列的纳米大小的孔的模板图形并将所述孔图形转移至所述盖层、所述硬掩模、在所述互连线路之间的区域中的所述线路级绝缘材料层和所述通路级绝缘材料层，以及去除模板图形；
通过刻蚀使所述盖层和所述硬掩模层凹进，从而使它们略微低于所述互连线路的顶表面；以及
淀积和平整第二绝缘盖层以封闭所述规则排列孔的顶部。
16.一种形成具有纳米管状多孔绝缘材料的互连结构的方法，包括步骤：
在基底上涂覆通路级绝缘材料和线路级绝缘材料；
在所述线路级绝缘材料上淀积硬掩模叠层；
将线路沟槽和通路开孔分别构图并转移到所述线路级绝缘材料和所述通路级绝缘材料中；
用导电衬垫和导电填充材料填充所述线路沟槽和所述通路开孔并进行平整，从而形成互连线路和通路；
在所述硬掩模层上形成包含规则排列的纳米大小的孔的模板图形并将所述孔图形转移至所述硬掩模、在所述互连线路之间的区域中的所述线路级绝缘材料层和所述通路级绝缘材料层，以及通过刻蚀去除模板图形；以及
在所述互连线路和所述硬掩模叠层的顶表面上淀积绝缘阻挡盖层以封闭所述规则排列的孔的顶部。
17.一种形成具有纳米管状多孔绝缘材料的互连结构的方法，包括步骤：
在基底上涂覆通路级绝缘材料和线路级绝缘材料；
在所述线路级绝缘材料上淀积硬掩模叠层；
将线路沟槽和通路开孔分别构图并转移到所述线路级绝缘材料和所述通路级绝缘材料中；
用导电衬垫和导电填充材料填充所述线路沟槽和所述通路开孔并进行平整，从而形成互连线路和通路；
在所述硬掩模层上形成包含规则排列的纳米大小的孔的模板图形并将所述孔图形转移至所述硬掩模、在所述互连线路之间的区域中的所述线路级绝缘材料层和所述通路级绝缘材料层，去除模板图形，以及通过刻蚀使所述硬掩模凹进至低于所述互连线路的顶表面；
在所述互连线路和所述凹进硬掩模叠层的顶表面上淀积绝缘阻挡盖层以封闭所述规则排列的孔的顶部。
18.根据权利要求9形成互连结构的方法，还包括重复其中确定的步骤以形成多级纳米管状互连结构。
19.根据权利要求15形成互连结构的方法，还包括重复其中确定的步骤以形成多级纳米管状互连结构。
20.根据权利要求16形成互连结构的方法，还包括重复其中确定的步骤以形成多级纳米管状互连结构。
21.根据权利要求17形成互连结构的方法，还包括重复其中确定的步骤以形成多级纳米管状互连结构。
CNB2004100835214A 2003-10-10 2004-10-09 具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法 Expired - Fee Related CN100555620C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/683,333 US7268432B2 (en) 2003-10-10 2003-10-10 Interconnect structures with engineered dielectrics with nanocolumnar porosity
US10/683,333 2003-10-10

Publications (2)

Publication Number Publication Date
CN1619809A CN1619809A (zh) 2005-05-25
CN100555620C true CN100555620C (zh) 2009-10-28

Family

ID=34422719

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100835214A Expired - Fee Related CN100555620C (zh) 2003-10-10 2004-10-09 具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法

Country Status (2)

Country Link
US (2) US7268432B2 (zh)
CN (1) CN100555620C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022342A1 (en) * 2001-10-16 2006-02-02 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7517637B2 (en) * 2004-03-19 2009-04-14 International Business Machines Corporation Method of producing self-aligned mask in conjunction with blocking mask, articles produced by same and composition for same
US7192878B2 (en) * 2005-05-09 2007-03-20 United Microelectronics Corp. Method for removing post-etch residue from wafer surface
KR100685734B1 (ko) * 2005-06-07 2007-02-26 삼성전자주식회사 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
GR1006890B (el) * 2005-09-16 2010-07-19 Ευαγγελος Γογγολιδης Μεθοδος για την κατασκευη επιφανειων μεγαλου επιφανειακου λογου και μεγαλου λογου ασυμμετριας σε υποστρωματα.
US7348280B2 (en) * 2005-11-03 2008-03-25 International Business Machines Corporation Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions
US7488661B2 (en) * 2006-03-07 2009-02-10 International Business Machines Corporation Device and method for improving interface adhesion in thin film structures
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US7396757B2 (en) * 2006-07-11 2008-07-08 International Business Machines Corporation Interconnect structure with dielectric air gaps
US7569469B2 (en) * 2006-08-03 2009-08-04 International Business Machines Corporation Dielectric nanostructure and method for its manufacture
JP2009094378A (ja) * 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US7828986B2 (en) * 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
US8216909B2 (en) * 2009-03-11 2012-07-10 International Business Machines Corporation Field effect transistor with air gap dielectric
CN101982879A (zh) * 2010-10-15 2011-03-02 复旦大学 一种低介电常数介质与铜互连的结构及其集成方法
US8647977B2 (en) * 2011-08-17 2014-02-11 Micron Technology, Inc. Methods of forming interconnects
JP6068123B2 (ja) * 2012-12-14 2017-01-25 上村工業株式会社 プリント配線基板の製造方法およびその方法により製造されたプリント配線基板
US10345702B2 (en) 2017-08-24 2019-07-09 International Business Machines Corporation Polymer brushes for extreme ultraviolet photolithography
US10968522B2 (en) 2018-04-02 2021-04-06 Elwha Llc Fabrication of metallic optical metasurfaces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
CN1399335A (zh) * 2001-07-24 2003-02-26 夏普公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328931B2 (ja) * 1999-02-05 2002-09-30 日本電気株式会社 半導体装置及びその製造方法
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
US8358011B1 (en) * 2007-09-07 2013-01-22 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
CN1399335A (zh) * 2001-07-24 2003-02-26 夏普公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US7268432B2 (en) 2007-09-11
CN1619809A (zh) 2005-05-25
US20120261823A1 (en) 2012-10-18
US8901741B2 (en) 2014-12-02
US20050079719A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
CN100555620C (zh) 具有纳米管状孔隙的工程绝缘材料的互连结构及其制造方法
US11127680B2 (en) Semiconductor device and manufacturing method thereof
US7057287B2 (en) Dual damascene integration of ultra low dielectric constant porous materials
US9263391B2 (en) Interconnect structures incorporating air-gap spacers
CN100369247C (zh) 改进的hdp氮化物基ild盖层
CN100595905C (zh) 电子器件及其制造方法
US9287164B2 (en) Single exposure in multi-damascene process
US6492259B2 (en) Process for making a planar integrated circuit interconnect
US7285489B2 (en) Dual damascene process for forming a multi-layer low-k dielectric interconnect
US7214594B2 (en) Method of making semiconductor device using a novel interconnect cladding layer
US8358011B1 (en) Interconnect structures with engineered dielectrics with nanocolumnar porosity
WO2005122195A2 (en) Fabrication of interconnect structures
US20030001240A1 (en) Semiconductor devices containing a discontinuous cap layer and methods for forming same
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
CN101573787B (zh) 制造互连结构的方法
US7144761B2 (en) Semiconductor device and method for fabricating the same
JP2001085523A (ja) 二重ダマシン構造を有する集積回路およびその製造工程
US20040115910A1 (en) Method for making interconnection networks
US7541296B2 (en) Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device
US20040222530A1 (en) Semiconductor device having low-k dielectric film in pad region and method for manufacturing thereof
US7329600B2 (en) Low dielectric semiconductor device and process for fabricating the same
CN101431048A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20191009

CF01 Termination of patent right due to non-payment of annual fee