CN100553406C - 形成集成电路基片的方法 - Google Patents
形成集成电路基片的方法 Download PDFInfo
- Publication number
- CN100553406C CN100553406C CN200480018326.1A CN200480018326A CN100553406C CN 100553406 C CN100553406 C CN 100553406C CN 200480018326 A CN200480018326 A CN 200480018326A CN 100553406 C CN100553406 C CN 100553406C
- Authority
- CN
- China
- Prior art keywords
- substrate
- pad
- dorsal part
- resist
- positive side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 185
- 238000000034 method Methods 0.000 title claims abstract description 103
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 107
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 52
- 239000011469 building brick Substances 0.000 claims abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 29
- 229910052737 gold Inorganic materials 0.000 claims description 29
- 239000010931 gold Substances 0.000 claims description 29
- 238000007747 plating Methods 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 239000003792 electrolyte Substances 0.000 claims description 3
- 229910001453 nickel ion Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 description 8
- 238000007654 immersion Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-BJUDXGSMSA-N nickel-58 Chemical compound [58Ni] PXHVJJICTQNCMI-BJUDXGSMSA-N 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一种形成适于附到一个或多个电子组件上的集成电路基片的方法。该方法包括将抗蚀剂施涂于基片的背侧，该基片的正侧和背侧上具有图形化导电层。该方法还包括从基片的正侧中去除图形化导电层的一部分以形成基片的正侧上焊盘和互连并将另一抗蚀剂施涂于基片的正侧上。该方法还包括在每个抗蚀剂中形成露出基片的正侧和背侧上的焊盘的图形以及将电解镍施涂于基片上的焊盘上。
Description
技术领域
一种用于制造半导体装置的方法，特别是具有改良传导路径的半导体装置。
背景
基片是相对平坦和刚性的结构，它提供IC封装中的管芯的机械支承并通常发送信号和功率到IC和从IC接收信号和功率。常规基片常包括与管芯连接的导电引线，以使除了与IC封装连接的其它电路之外，管芯与IC封装中的其它管芯和/或电路交换信号。IC封装常应用于作为互连IC封装的系统的一部分的电路板组件，它们形成诸如计算机或蜂窝电话的电子装置。
将管芯结合到IC封装中的基片上的一种方法是倒装芯片结合。一种形式的倒装芯片结合被称作为受控塌陷芯片连接或C4方法。C4方法通常包括将焊料块置于管芯上露出的焊盘上。焊料块通常在管芯与晶片分离前被置于该管芯上。随后，将每个管芯翻转(即，倒转)并使其与基片上的结合焊盘或焊料块的相应图形对准。进行回流过程以便结合基片和管芯上的块/焊盘，从而在管芯和基片之间形成一系列焊料柱。焊料柱用作管芯和基片之间的导电路径，通过该导电路径传送信号和传递功率。
基片通常安装于诸如主板的板上。在基片和板之间形成互连的一种方法被称作球栅阵列(BGA)。在BGA中，焊料球阵列(大于C4焊料连接)被熔化并形成于基片上。随后，将整个基片翻转到板表面上，通过再次熔化焊料形成焊接而将BGA连接到该板。
通常，多数类型的基片上的焊盘由在添加焊料以形成与管芯相连的焊盘之前以表面涂层覆盖的铜制成。当前将无电镀镍和浸镀金用作高密度互连基片中的C4和BGA盘的表面涂层。无电镀镍提供在减少形成焊盘的铜和焊料之间的电迁移中关键的阻挡层。电迁移会引起焊盘中的可靠性问题，特别是在高电流应用中，其中铜和焊料之间会存在不可接受水平的电迁移。
浸镀金对无电镀镍提供氧化阻挡层。氧化阻挡层是很关键的，因为氧化镍易于形成于无电镀镍上且很难将任何材料——特别是焊料——结合到厚的氧化镍。
使用无电镀镍作为阻挡层存在着与之关联的可靠性问题，因为在将无电镀镍施涂于铜焊盘上时磷终止于无电镀镍中。由于将无电镀镍施涂于焊盘上的方式，磷终止于焊盘上形成的无电镀镍中。
在高密度互连(HDI)基片中的焊盘上施涂无电镀镍和浸镀金表面涂层的可选方案是直接将浸镀金施涂于铜焊盘上。直接的浸镀金表面涂层提供焊料接点/焊盘界面的增强的刚度。
与使用直接浸镀金表面涂层相关联的一个缺点在于它不包括阻挡层。因此，由于特别是涉及延长时间周期的较高电流和温度的高功率CPU应用中的电迁移，直接的浸镀金表面涂层是不可靠的。
HDI基片通常采用被图形化以便在焊盘和/或互连上形成开口的焊料抗蚀剂。焊盘和/或互连上的开口适于接纳形成附着管芯的最终的焊盘的焊料。焊料抗蚀剂需要直接坚固地结合到结合焊盘的表面涂层，以便可以在铜和焊料之间形成坚固接点。因此，由于焊料抗蚀剂材料极难被直接结合到金表面上，所以将直接浸镀金用作焊盘的表面涂层会造成其它问题。
附图说明
图1-5示出了形成基片的方法。
图6-10示出了形成基片的另一方法。
图11-19示出了形成基片的另一方法。
图20-25示出了形成集成电路的方法。
图26是示出包括了图25所示类型的至少一个集成电路组件的电子系统的框图。
图中，相同的标号表示相同的元件。
具体实施方式
在以下的详细描述中，参考示出一些示例性实施例的附图。这些实施例足够详细地描述以使本领域的熟练技术人员能实施本发明。可以使用其它实施例，进行结构、逻辑和电气改变，而不背离本发明的范围。
图1-5示出了根据各种实施例的形成诸如用于集成电路的高密度互连基片的基片的方法。如图1所示，该方法可包括将抗蚀剂20施涂于基片10的背侧16，其中该基片10包括其正侧14和背侧16上的形成图形的导电层11A、11B。在各种实施例中，导电层11A、11B可由铜制成，而抗蚀剂20可以是有机材料，诸如环氧树脂/丙烯酸材料。
图2示出：该方法可进一步包括从基片10的正侧14中去除图形化导电层11A的一部分12(参见图1)，以形成基片10的正侧14上的焊盘22和/或互连。图形化导电层11A的那部分12可通过包括蚀刻(例如，湿法蚀刻)的各种工艺去除。
如图3所示，该方法可进一步将另一抗蚀剂24施涂于基片10的正侧14上并在各抗蚀剂20、24中形成露出基片10的正侧14上的焊盘22以及基片10的背侧16上的焊盘26的图形。在各种实施例中，抗蚀剂24可以是有机材料，诸如环氧树脂/丙烯酸材料。此外，抗蚀剂24可通过诸如光刻工艺的平版工艺图形化。
该方法可进一步包括将电解镍28施涂于基片10上的焊盘22、26上。电解镍28可施涂于基片10的两侧14、16上的焊盘22、26，因为导电层11B在基片10的背侧16上就位以形成焊盘22、26之间的一部分电路径。
在各种实施例中，将电解镍28施涂于基片上的焊盘22、26上可包括将电解镍施涂于基片的一侧或两侧14、16上的焊盘22、26中的一些。电解镍28是通过各种工艺施涂于基片10上的焊盘22上的镍，这些工艺诸如镀敷或者在将基片浸入包含镍离子的电解液中时将电流施加于基片10上。
图4示出了方法的示例形式，它还包括从基片10的背侧16中去除抗蚀剂20并从基片10的背侧16中去除导电层11B的一部分13(参见图3)以形成基片10的背侧16上的焊盘26和/或互连。抗蚀剂20和导电层11B的一部分13可通过诸如湿蚀刻的各种工艺被去除。
如图5所示，该方法还可包括将更多抗蚀剂30施涂于基片10的背侧16上并在抗蚀剂30中形成露出基片10的背侧16上焊盘26的图形。在各种实施例中，抗蚀剂30可以是有机材料，诸如有机环氧树脂/丙烯酸材料。此外，抗蚀剂30可通过诸如光刻工艺的平版工艺图形化。
该方法可进一步包括将诸如无电镀金32的金施涂于焊盘22、26上的电解镍28上，这些焊盘22、26位于基片10的正侧和背侧14、16上的抗蚀剂24、30中的一个或两者的图形内(参见图5)。金32可通过常规浸渍工艺加以施涂。在各种可选实施例中，电解金可施涂于电解镍28上同时所有的焊盘22、26仍电连接(即，在如图4所示的导电层11B的一部分13从基片10的背侧16中去除以露出焊盘26之前)。
将金施涂于电解镍上提供了氧化阻挡层，它使电解镍上形成的氧化镍的量最小。最小化氧化镍量可有助于将材料(特别是焊料)结合到焊盘22、26。
该方法可进一步包括在基片10的正侧和背侧14、16上的抗蚀剂24、26的图形内的焊盘22、26上形成焊料(未示出)。可利用任何常规技术将焊料形成于焊盘22、26上。
焊盘22、26上的电解镍28可提供有助于减小电迁移的阻挡层，该电迁移特别在高电流应用中产生于完成的焊盘内的铜和焊料之间。电解镍28可与被图形化以形成开口33(图5)的抗蚀剂24、30相容。开口33可适于接纳完成焊盘22、26所必需的焊料。
图6-10示出了根据各种实施例形成诸如集成电路的高密度互连基片的基片的另一种方法。如图6所示，该方法可包括将诸如铜层的导电层51施涂于基片50的一侧54B上，该基片50包括其两侧54A、54B上的焊盘62和/或互连。
图7示出：该方法可进一步包括将抗蚀剂60A、60B施涂于基片50的两侧54A、54B上，在每个抗蚀剂60A、60B中形成露出基片50的两侧54A、54B上的焊盘62的图形。该方法还可包括将电解镍58施涂于基片50的一侧或两侧54A、54B上的一些或所有焊盘62。在各种实施例中，金可通过诸如电镀法的各种工艺施涂于电解镍58上，因为焊盘62可通过导电层51仍部分地予以电连接。
如图8所示，该方法还可包括从包括导电层51的基片50的侧面54B中去除抗蚀剂60B。此外，可以从基片50中去除导电层51的一部分53(参见图7)以限定包括导电层51的基片50的侧面54B上的焊盘62和/或互连。
图9示出：该方法还可包括将另一抗蚀剂61施涂于包含导电层51的基片50的侧面54B上。随后，可在抗蚀剂61中形成图形以露出先前包含导电层51的基片50的侧面54B上的焊盘62。
该方法还可包括将诸如无电镀金72的金施涂于基片50上的抗蚀剂60A、61中的一个或两个的图形内的焊盘62上的电解镍58(参见图10)。在各种实施例中，该方法可包括在基片50的两侧54A、54B上的抗蚀剂64A、61的图形内的焊盘62上形成焊料(未示出)。
图11-19示出了根据各种实施例形成诸如集成电路的高密度互连基片的基片的另一种方法。该方法可包括将导电层101A、101B施涂于基片100的正侧104和背侧106上(图11)。
如图12所示，该方法还可包括将第一抗蚀剂111施涂于基片100的正侧104上并将第二抗蚀剂112施涂于基片100的背侧106上。该方法还可包括在第一抗蚀剂111和第二抗蚀剂112中形成图形。该方法还可包括将导电材料施涂于导电层101A、101B上以形成第一和第二抗蚀剂111、112的图形内的焊盘122。
图13和14示出：该方法还可包括从基片100的正侧和背侧104、106中去除第一和第二抗蚀剂111、112(图13)，并将第三抗蚀剂120施涂于基片100的背侧106(图14)。如图15所示，该方法还可包括从基片100的正侧104中去除导电层101A的一部分102(参见图14)，以限定基片100的正侧104上的焊盘122和/或互连。
图16示出：该方法还可包括将第四抗蚀剂130施涂于基片100的正侧104上。该方法还可包括在第三和第四抗蚀剂120、130中形成图形以露出基片100的正侧和背侧104、106上的焊盘122。该方法还可包括将电解镍138施涂于基片100上的一些或全部焊盘122。如上所述，将电解镍138施涂于基片100上的焊盘122可包括在将基片100浸渍于包含镍离子的电解液时将电流施加到基片100上。
图17示出：该方法还可包括从基片100的背侧106中去除第三抗蚀剂120以及从基片100的背侧106中去除导电层101B的一部分103(参见图15和16)以形成基片100的背侧106上的焊盘122和/或互连。如图18所示，该方法还可包括将第五抗蚀剂140施涂于基片100的背侧106上并在第五抗蚀剂140中形成露出基片100的背侧106上的焊盘122的图形。
图19示出：该方法还可包括将诸如无电镀金的金139施涂于焊盘122上的电解镍138。金139可施涂于基片100的正侧和/或背侧104、106上的第四和第五抗蚀剂130、140中的一个或两个的图形内。在各种实施例中，金139可通过诸如镀敷的各种工艺施涂于电解镍138上，同时所有焊盘122仍通过导电层101B电连接(参见图16)。该方法还可包括在基片100的正侧和/或背侧104、106上的抗蚀剂130、140的图形内的焊盘122上形成焊料。
图20-25示出了根据各种实施例形成集成电路组件200(参见图25)的方法。如图20所示，该方法可包括将抗蚀剂160施涂于包含图形化导电层151A、151B的基片150的背侧156，其中焊盘162形成于基片150的正侧154和背侧156上。图21示出：该方法还可包括从基片150的正侧154中去除图形化导电层151A的一部分152(参见图20)，以进一步限定基片150的正侧154上的焊盘162和/或互连。
图22示出：该方法还可包括将另一抗蚀剂170施涂于基片150的正侧154上。该方法还可包括在每个抗蚀剂160、170中形成露出基片150的正侧和背侧154、156上的焊盘162的图形。该方法还可包括将电解镍168施涂于基片150的一个或两个侧面154、156上的一些或所有焊盘162。
如图25所示，该方法还可包括在焊盘162上形成焊料184并将至少一个电子组件附着到基片150的正侧和/或背侧154、156上的焊盘162。在图25所示的示例中，管芯190可附着于基片150的正侧154上的焊盘162上而板192(例如，主板)可附着于基片150的背侧156上的焊盘162上。在各种实施例中，至少一个附加电子组件可被附着于基片150的正侧和/或背侧154、156上的焊盘162，以形成集成电路组件200。作为示例，管芯190可以是处理器或无线收发器。
图23示出：在焊盘162上形成焊料可包括从基片150的背侧154中去除抗蚀剂160。该方法还可包括从基片150的背侧156中去除导电层151B的一部分153(参见图22)，以进一步限定基片150的背侧156上的焊盘162和/或互连。如图24所示，该方法还可包括将又一抗蚀剂180施涂于基片150的背侧154上并在抗蚀剂180中形成露出基片150的背侧156上的焊盘162的图形。
图24和25示出：该方法还可包括在将焊料184(图25)形成于焊盘162上之前将诸如无电镀金的金182施涂于抗蚀剂170、180中的一个或两个的图形内的电解镍168上。在各种可选实施例中，在从基片150中去除导电层151B的一部分153之前，金182可通过诸如镀敷的各种工艺施涂于电解镍168上(参见图22)。
这里所述的示例方法可在形成包含由铜和焊料形成的焊盘的高密度互连基片中使用。基片中焊盘的铜部分形成为具有电解镍表面涂层，它提供减小焊料和铜之间的电迁移的阻挡层。焊盘的铜部分上的电解镍表面涂层还可与焊料抗蚀剂相容，这些焊料抗蚀剂用于形成在焊盘铜部分顶上接纳焊料的开口。
图26示出了诸如计算机系统的电子系统270的框图，它可以包括可经由系统总线272与电子系统270中的各种组件耦合的电子装置271。电子装置271可包括至少一个集成电路，诸如图25所示的集成电路组件200。电子装置271还可包括微处理器、微控制器、图形处理器或数字信号处理器276和/或定制电路或专用集成电路，诸如用于在诸如蜂窝电话、传呼机、便携式计算机、双向无线电装置和类似电子系统的无线装置中使用的通信电路277。系统总线272可以是单总线或任何总线组合。
电子系统270还可包括外部存储器280，它依次包括适合于特定应用的一个或多个存储器元件，诸如随机存取存储器(RAM)形式的主存储器282、一个或多个硬盘驱动器284和/或处理诸如软盘、紧致盘(CD)、和数字视频盘(DVD)的可拆卸媒介286的一个或多个驱动器。
电子系统270还可包括显示装置288、扬声器289和控制器290，诸如键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别装置或将信息输入电子系统272的任何其它装置。
图1-26仅仅是代表性的而未按比例绘制。其某些比例会被夸大，而其它会被最小化。在阅读以上描述后，许多其它实施例将是本领域熟练技术人员显而易见的。
提供以上描述，许多其它实施例将为本领域的熟练技术人员显而易见。本发明的范围应参考附图连同权利要求书的等效物的完整范围加以确定。
Claims (34)
1.一种形成基片的方法，该方法包括：
将抗蚀剂施涂于基片的背侧，其中该基片的正侧和背侧上具有图形化导电层；
从所述基片的正侧中去除所述基片的正侧上的焊盘和互连以外的所述图形化导电层部分；
将另一抗蚀剂施涂于所述基片的正侧上；
在每个抗蚀剂中形成露出所述基片的正侧和背侧上的焊盘的图形；以及
将电解镍施涂于所述基片上的焊盘上。
2.如权利要求1所述的方法，其特征在于，还包括通过镀敷将金施涂于焊盘上的电解镍上。
3.如权利要求1所述的方法，其特征在于，还包括：
从基片的背侧中去除抗蚀剂；以及
从基片的背侧中去除所述基片背侧上的焊盘和互连以外的所述导电层部分。
4.如权利要求3所述的方法，其特征在于，还包括：
将又一抗蚀剂施涂于所述基片的背侧上；以及
在所述抗蚀剂中形成露出所述基片的背侧上的焊盘的图形。
5.如权利要求4所述的方法，其特征在于，还包括将金施涂于所述焊盘上的电解镍，所述焊盘位于所述基片的正侧和背侧上的至少一个抗蚀剂的图形内。
6.如权利要求4所述的方法，其特征在于，还包括在所述焊盘上形成焊料，所述焊盘位于所述基片的正侧和背侧上的至少一个抗蚀剂的图形内。
7.如权利要求1所述的方法，其特征在于，将电解镍施涂于所述基片上的焊盘包括将电解镍施涂于所述基片的正侧和背侧之一上的焊盘。
8.如权利要求1到7中任一项所述的方法，其特征在于，所述正侧和背侧上的焊盘的厚度分别大于所述焊盘所在的基片一侧上所述图形化导电层的厚度。
9.一种形成基片的方法，该方法包括：
将导电层施涂于基片的一侧，该基片包括其两侧上的焊盘和互连，所述导电层的厚度小于该导电层所在的基片一侧上所述焊盘的厚度；
将抗蚀剂施涂于所述基片的两侧上；
在每一个抗蚀剂中形成露出基片两侧上的焊盘的图形；以及
将电解镍施涂于所述基片上的焊盘。
10.如权利要求9所述的方法，其特征在于，还包括
将金施涂于所述焊盘上的电解镍上。
11.如权利要求9所述的方法，其特征在于，将电解镍施涂于所述基片上的焊盘包括将电解镍施涂于所述基片的正侧和背侧之一上的焊盘。
12.如权利要求9所述的方法，其特征在于，还包括
从包括导电层的基片一侧中去除所述抗蚀剂；以及
从基片中去除所述导电层的一部分以重新限定由导电层结合的基片的侧面上的焊盘和互连。
13.如权利要求12所述的方法，其特征在于，还包括：
将另一抗蚀剂加到所述导电层的一部分被去除的所述基片一侧，并在该抗蚀剂中形成露出该侧上的焊盘的图形以及在所述抗蚀剂中形成露出已包括导电层的基片的侧面上的焊盘的图形。
14.如权利要求10所述的方法，其特征在于，将金施涂于所述焊盘上的电解镍上包括通过镀敷将金施涂于所述焊盘上的电解镍上，所述焊盘位于所述基片上的至少一个抗蚀剂的图形内。
15.如权利要求14所述的方法，其特征在于，还包括在焊盘上形成焊料，所述焊盘位于所述基片上的至少一个抗蚀剂的图形内。
16.一种形成基片的方法，该方法包括：
将导电层施涂于基片的正侧和背侧上；
将第一抗蚀剂施涂于所述基片的正侧并将第二抗蚀剂施涂于所述基片的背侧；
在第一抗蚀剂和第二抗蚀剂中形成图形；
在所述第一和第二抗蚀剂的图形内将导电材料施涂于所述导电层上；
从所述基片的正侧和背侧中去除第一和第二抗蚀剂；
将第三抗蚀剂施涂于基片的背侧；
从所述基片的正侧中去除所述基片的正侧上的焊盘和互连以外的导电层部分；
将第四抗蚀剂施涂于所述基片的正侧；
在第三和第四抗蚀剂中形成图形以露出所述基片的正侧和背侧上的焊盘；
将电解镍施涂于所述基片上的焊盘；
从所述基片的背侧中去除第三抗蚀剂；
从所述基片的背侧中去除所述基片的背侧上的焊盘和互连以外的导电层部分；
将第五抗蚀剂施涂于基片的背侧；以及
在第五抗蚀剂中形成露出基片背侧上的焊盘的图形。
17.如权利要求16所述的方法，其特征在于，还包括在从所述基片的背侧中去除导电层之前通过镀敷将金施涂于焊盘上的电解镍。
18.如权利要求16所述的方法，其特征在于，还包括将金施涂于所述焊盘上的电解镍上，所述焊盘位于第三和第五抗蚀剂中的至少一个的图形内。
19.如权利要求16所述的方法，其特征在于，将导电层施涂于基片的正侧和背侧包括将铜层施涂于基片的正侧和背侧。
20.如权利要求16所述的方法，其特征在于，还包括在焊盘上形成焊料，这些焊盘位于第三和第五抗蚀剂中至少一个图形内。
21.如权利要求16所述的方法，其特征在于，将电解镍施涂于所述基片上的焊盘包括在将基片浸入包含镍离子的电解液时将电流施加到所述基片上。
22.一种形成集成电路组件的方法，该方法包括：
将抗蚀剂施涂于基片的背侧，所述基片包括其正侧和背侧上的图形化导电层；
从所述基片的正侧中去除所述基片的正侧上的焊盘和互连以外的图形化导电层部分；
将另一抗蚀剂施涂于所述基片的正侧；
在每个抗蚀剂中形成露出所述基片的正侧和背侧上的焊盘的图形；
将电解镍施涂于基片上的焊盘；
在所述基片的正侧和背侧上的至少一个抗蚀剂的图形内的焊盘上形成焊料；以及
将电子组件耦合到所述基片的正侧和背侧之一上的焊盘中的焊料，
其中，在焊盘上形成焊料包括：
从基片背侧中去除抗蚀剂；
从基片背侧中去除所述基片背侧上的焊盘和互连以外的导电层部分；
将另一抗蚀剂施涂于所述基片的背侧上；以及
在另一抗蚀剂中形成露出所述基片背侧上的焊盘的图形。
23.如权利要求22所述的方法，其特征在于，将电子组件附着到所述基片的正侧和背侧之一上的焊盘包括将管芯附着到所述基片的正侧上的焊盘。
24.如权利要求23所述的方法，其特征在于，将电子组件附着到所述基片的正侧和背侧之一上的焊盘包括将板附着到所述基片的背侧上的焊盘。
25.如权利要求22所述的方法，其特征在于，还包括在焊盘上形成焊料之前通过镀敷将金施涂于焊盘上的电解镍上。
26.如权利要求22所述的方法，其特征在于，电子组件是处理器。
27.如权利要求22所述的方法，其特征在于，电子组件是无线收发器。
28.如权利要求22到27中任一项所述的方法，其特征在于，所述正侧和背侧上的焊盘的厚度分别大于所述焊盘所在的基片一侧上所述图形化导电层的厚度。
29.一种计算机系统，包括：
总线；
与所述总线耦合的存储器；
与所述总线电连接的集成电路组件，该集成电路组件包括通过一过程形成的基片，该过程包括：
将抗蚀剂施涂于基片背侧，所述基片在其正侧和背侧上具有图形化导电层；
从基片的正侧中去除所述基片正侧上的焊盘和互连以外的图形化导电层部分；
将另一抗蚀剂施涂于基片的正侧；
在每个抗蚀剂中形成露出所述基片的正侧和背侧上的焊盘的图形；以及
将电解镍施涂于所述基片上的焊盘。
30.如权利要求29所述的计算机系统，其特征在于，形成基片的过程还包括将金施涂于焊盘上的电解镍。
31.如权利要求29所述的计算机系统，其特征在于，形成基片的过程还包括在焊盘上形成焊料。
32.如权利要求29所述的计算机系统，其特征在于，形成基片的过程还包括
从基片背侧中去除抗蚀剂；
从基片背侧中去除所述基片背侧上的焊盘和互连以外的导电层部分。
33.如权利要求32所述的计算机系统，其特征在于，形成基片的过程还包括
将又一抗蚀剂施涂于所述基片的背侧上；以及
在又一抗蚀剂中形成露出所述基片背侧上的焊盘的图形。
34.如权利要求29到33中任一项所述的方法，其特征在于，所述正侧和背侧上的焊盘的厚度分别大于所述焊盘所在的基片一侧上所述图形化导电层的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/612,282 | 2003-06-30 | ||
| US10/612,282 US6858475B2 (en) | 2003-06-30 | 2003-06-30 | Method of forming an integrated circuit substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1813503A CN1813503A (zh) | 2006-08-02 |
| CN100553406C true CN100553406C (zh) | 2009-10-21 |
Family
ID=33541391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200480018326.1A Expired - Fee Related CN100553406C (zh) | 2003-06-30 | 2004-06-18 | 形成集成电路基片的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6858475B2 (zh) |
| EP (1) | EP1639873A2 (zh) |
| CN (1) | CN100553406C (zh) |
| TW (1) | TWI235472B (zh) |
| WO (1) | WO2005006412A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101491684B1 (ko) | 2005-04-26 | 2015-02-11 | 톰슨 라이센싱 | 동기화된 스트림 패킹 |
| US7776734B2 (en) * | 2006-05-26 | 2010-08-17 | Intel Corporation | Barrier layer for fine-pitch mask-based substrate bumping |
| US7582549B2 (en) * | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
| US7700476B2 (en) * | 2006-11-20 | 2010-04-20 | Intel Corporation | Solder joint reliability in microelectronic packaging |
| US8232655B2 (en) * | 2008-01-03 | 2012-07-31 | International Business Machines Corporation | Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack |
| US7583871B1 (en) | 2008-03-20 | 2009-09-01 | Bchir Omar J | Substrates for optical die structures |
| US7831115B2 (en) * | 2008-03-20 | 2010-11-09 | Intel Corporation | Optical die structures and associated package substrates |
| US8127979B1 (en) | 2010-09-25 | 2012-03-06 | Intel Corporation | Electrolytic depositon and via filling in coreless substrate processing |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205099A (en) * | 1978-04-14 | 1980-05-27 | Sprague Electric Company | Method for making terminal bumps on semiconductor wafers |
| US5274912A (en) * | 1992-09-01 | 1994-01-04 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| JP2915888B1 (ja) * | 1998-01-28 | 1999-07-05 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| US6249053B1 (en) * | 1998-02-16 | 2001-06-19 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
| US6406991B2 (en) * | 1999-12-27 | 2002-06-18 | Hoya Corporation | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board |
| JP3606785B2 (ja) * | 2000-05-26 | 2005-01-05 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| US6576539B1 (en) * | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
| JP2003031719A (ja) * | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
| JP2003037215A (ja) * | 2001-07-26 | 2003-02-07 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
| JP3910493B2 (ja) * | 2002-06-14 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
| JP2004172415A (ja) * | 2002-11-20 | 2004-06-17 | Kyocera Corp | 配線基板の製造方法 |
-
2003
- 2003-06-30 US US10/612,282 patent/US6858475B2/en not_active Expired - Fee Related
-
2004
- 2004-06-18 WO PCT/US2004/019612 patent/WO2005006412A2/en active Application Filing
- 2004-06-18 CN CN200480018326.1A patent/CN100553406C/zh not_active Expired - Fee Related
- 2004-06-18 EP EP04755653A patent/EP1639873A2/en not_active Withdrawn
- 2004-06-23 TW TW093118176A patent/TWI235472B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1639873A2 (en) | 2006-03-29 |
| US6858475B2 (en) | 2005-02-22 |
| WO2005006412A2 (en) | 2005-01-20 |
| WO2005006412A3 (en) | 2005-04-21 |
| TW200509352A (en) | 2005-03-01 |
| TWI235472B (en) | 2005-07-01 |
| US20040266070A1 (en) | 2004-12-30 |
| CN1813503A (zh) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103270586B (zh) | 具有含多个垂直嵌入管芯的衬底的多芯片封装以及形成所述封装的工艺 | |
| CN107636813B (zh) | 具有高密度管芯至管芯连接的半导体封装及其制造方法 | |
| US7628617B2 (en) | Structure and process for a contact grid array formed in a circuitized substrate | |
| CN105745752A (zh) | 基板中的嵌入式桥接结构 | |
| JP4602350B2 (ja) | ランド・グリッド・アレイ実装デバイスおよびその形成方法 | |
| CN103229294A (zh) | 无芯衬底处理中的电解沉积和通孔填充 | |
| US20100167561A1 (en) | Structure and process for a contact grid array formed in a circuitized substrate | |
| TWI565009B (zh) | 具有包含終止層的窄因子通孔的電子封裝 | |
| CN102386104A (zh) | 四边扁平无接脚封装方法 | |
| CN101282622B (zh) | 电路板及其制造方法 | |
| CN105405835A (zh) | 中介基板及其制法 | |
| CN100553406C (zh) | 形成集成电路基片的方法 | |
| CN112151492A (zh) | 用于桥接管芯第一级互连（fli）的光刻限定的垂直互连通路（via） | |
| CN102386105A (zh) | 四边扁平无接脚封装方法及其制成的结构 | |
| US8471375B2 (en) | High-density fine line structure and method of manufacturing the same | |
| CN101587842A (zh) | 芯片封装载板及其制造方法 | |
| CN104584206A (zh) | 用于互连附着的迹线沾焊料技术 | |
| KR20090049330A (ko) | 패키지 기판 제조방법 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| JP2006054467A (ja) | 基板のソルダーボールの形成方法及び基板 | |
| CN101290890A (zh) | 具有内埋式导电线路的电路板及其制造方法 | |
| US20070235848A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
| JP3813747B2 (ja) | バンプ形成方法 | |
| JP2006128249A (ja) | 半導体素子収納用パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20180618 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |