CN100552818C - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN100552818C
CN100552818C CNB200310123704XA CN200310123704A CN100552818C CN 100552818 C CN100552818 C CN 100552818C CN B200310123704X A CNB200310123704X A CN B200310123704XA CN 200310123704 A CN200310123704 A CN 200310123704A CN 100552818 C CN100552818 C CN 100552818C
Authority
CN
China
Prior art keywords
mentioned
transistor
storage unit
bit line
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310123704XA
Other languages
English (en)
Other versions
CN1516196A (zh
Inventor
金原旭成
奥山博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1516196A publication Critical patent/CN1516196A/zh
Application granted granted Critical
Publication of CN100552818C publication Critical patent/CN100552818C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种半导体存储器，经激活用晶体管(MN5A、MN5B)分别将连接到各对位线(BITO、NBITO)、(BIT1、NBIT1)上的同一列的存储单元(1A～1B、1C～1D)的驱动用晶体管(MN3A、MN4A～MN3B、MN4B)、(MN3C、MN4C～MN3D、MN4D)的源极公共地连接到低电压电源(VSS)上。在写入数据时，使连接到选择位线对(例如BITO、NBITO)上的同一列的存储单元(1A～1B)的激活用晶体管(MN5A)为非导通，使该同一列的存储单元(1A～1B)的驱动用晶体管的源极成为浮置状态。从而能良好地保持非选择存储单元的数据，且即使是低电源电压也可只对一个选择存储单元写入数据。

Description

半导体存储器
技术领域
本发明涉及半导体存储器的低电压化和低功耗化。
背景技术
图6示出现有的SRAM的电路。该SRAM具有以阵列状配置的多个存储单元1A～1D。这些存储单元因具有同一结构，故以例示存储单元1A来说明。存储单元1A由2个负载用晶体管MP1A、MP2A、2个传送用晶体管MN1A、MN2A和2个驱动用晶体管MN3A、MN4A构成。2个传送用晶体管MN1A、MN2A的栅极连接到字线WLn上，其漏极连接到位线BITO、NBITO上。2个负载用晶体管MP1A、MP2A的源极连接到高电压电源VDD上，2个驱动用晶体管MN3A、MN4A的源极连接到低电压电源VSS上。用负载用晶体管MP1A、MP2A和驱动用晶体管MN3A、MN4A形成了2个锁存电路，各锁存电路的输出连接到传送用晶体管MN1A、MN2A上。
此外，在图6的SRAM中，2A、2B是分别连接到位线对(BITO、NBITO)、(BIT1、NBIT1)上的预充电·均衡电路，被输入预充电信号PR。3A、3B是分别连接到位线对(BITO、NBITO)、(BIT1、NBIT1)上的列选择器，被输入列信号CA0、CA1。4是数据的写入电路，经1对总线BUS、NBUS连接到上述列选择器3A、3B上。
按照图7的时序图说明上述SRAM的数据写入时的工作。
在写入时，利用写入电路4将由预充电·均衡电路2A、2B预充电到高电压电源VDD的电压的位线(BITO、NBITO、BIT1、NBIT1)中用列选择器(例如3A)选择了的位线(BITO、NBITO)中的一方反转为低电压VSS。其次，使已被选择的字线(例如WLn)激活，使存储单元1A的传送用晶体管MN1A、MN2A导通，在存储单元1A中写入数据。
但是，作为对于数据写入的评价，在非专利文献1中使用了写入容限(margin)。该写入容限规定了将存储单元内部的数据改写为反转数据时的容限。在如图6中示出的SRAM那样将驱动用晶体管MN3A～MN4D的各源极连接到低电压电源VSS上的情况下，高电压电源VDD越是低电压化，写入容限就越小。
因而，在图6中示出的SRAM中，在低电压化时，写入容限变小，难以写入与写入前的数据反转的数据。再者，在图6中示出的SRAM中，由于连接到应写入的存储单元1A上的位线对BITO、NBITO中的一方以从高电压VDD到低电压VSS的满振幅变化，故存在写入时的消耗电流变大的缺点。
为了解决上述课题，例如在专利文献1中，如图8中所示，将同一行的存储单元(1A、1C)～(1B、1D)的驱动用晶体管(MN3A、MN4A、MN3C、MN4C)～(MN3B、MN4B、MN3D、MN4D)的源极线公共地连接，用源极电位控制信号SLn～SL0控制该公共源极线，在写入时，使上述驱动用晶体管的公共源极线中的1条成为浮置状态，通过使位线对的电位差以比高电压VDD与低电压VSS之间的电位差(VDD-VSS)还小的电位差在存储单元中进行写入，实现了低功耗。
【非专利文献1】
电子通信信息学会论文杂志1992Vol.J75C-II No.7pp350～361
【专利文献1】
特开平8-180684号公报(图8)
但是，在图8中示出的现有的半导体存储器中，例如在位线对BITO、NBITO被选择了的情况下，并例如在字线WLn被选择了时，在选择存储单元1A中，传送用晶体管MN1A、MN2A导通，利用源极电位控制信号SLn使驱动用晶体管MN3A、MN4A的源极成为浮置状态，将位线BITO、NBITO的电位差传递给存储单元1A以写入数据，但即使在同一行的非选择存储单元1C中，由于传送用晶体管MN1C、MN2C也导通，同时驱动用晶体管MN3C、MN4C的源极也成为浮置状态，故存在非选择存储单元1C的蓄积节点DC、NDC的数据也被改写的可能性。因而，不能用列选择器3A、3B选择连接到同一字线(例如WLn)上的多个存储单元1A、1C。
发明内容
本发明是为了解决现有的问题而进行的，其目的在于可对连接到同一字线上的存储单元进行列选择，可进行低电压写入，而且减少了写入时的消耗电流。
为了达到以上的目的，在本发明中，在向存储单元进行数据的写入时，在连接到已被选择的1对位线上的多个存储单元中，使其各驱动用晶体管的源极成为浮置状态。
具体地说，本发明的第1方面记载的半导体存储器具备以阵列状配置的多个存储单元，上述各存储单元包含：其源极被供给第1电位、彼此的漏极连接到其栅极上的2个负载用晶体管；其源极和漏极的一方连接到1对位线上、另一方连接到上述2个负载用晶体管的各自的漏极上、其栅极连接到字线上的2个传送用晶体管；以及其源极公共地被连接、其漏极连接到上述2个负载用晶体管的各自的漏极上、其栅极连接到彼此的漏极上的2个驱动用晶体管，其特征在于：在位于上述位线的方向上的多个列的存储单元中，以列为单位，多个存储单元的各驱动用晶体管的源极线被公共地连接，对于上述各公共源极线来说，在选择了上述位线的数据的写入时，在上述字线的激活时只使与上述选择位线对应的列的公共源极线成为浮置状态。
本发明的第2方面记载的半导体存储器的特征在于：在上述本发明的第1方面记载的半导体存储器中，在使上述同一列的多个存储单元的各驱动用晶体管的公共源极线成为浮置状态时，以比上述第1电位与比上述第1电位低的第2电位的电位差小的电位差为上述1对位线的电位在上述存储单元中写入数据。
本发明的第3方面记载的半导体存储器的特征在于：在上述本发明的第1方面记载的半导体存储器中，上述各存储单元的传送用晶体管由N型晶体管构成，使上述1对位线以上述第1电位与上述第2电位之间的第3电位的附近的电位工作。
本发明的第4方面记载的半导体存储器的特征在于：在上述本发明的第1方面记载的半导体存储器中，上述各存储单元的传送用晶体管由P型晶体管构成，使上述1对位线以上述第1电位附近的电位工作。
本发明的第5方面记载的半导体存储器的特征在于：在上述本发明的第3方面记载的半导体存储器中，利用P型晶体管使上述1对位线的电位均衡于同一电位上。
本发明的第6方面记载的半导体存储器的特征在于：在上述本发明的第1方面记载的半导体存储器中，在进行向上述存储单元的数据的写入时，只在规定的一定期间内使上述字线激活，同时只在上述一定期间内使上述驱动用晶体管的源极成为浮置状态。
本发明的第7方面记载的半导体存储器的特征在于：在上述本发明的第1方面记载的半导体存储器中，具备其漏极连接到上述同一列的多个存储单元的各驱动用晶体管的公共源极线上、其源极连接到上述第2电位上的激活用晶体管，在对于上述存储单元的数据的写入时将上述激活用晶体管控制为非导通。
本发明的第8方面记载的半导体存储器的特征在于：在上述本发明的第7方面记载的半导体存储器中，在由上述存储单元的数据的读出时，将上述激活用晶体管的衬底电位控制为正电位。
根据以上所述，在本发明的第1～8方面记载的发明中，在数据的写入时并在规定的1对位线的选择时，在与该1对位线连接的同一列方向的多个存储单元中，使各驱动用晶体管的源极成为浮置状态。如果在该状态下1条字线被选择，则上述同一列方向的多个存储单元中的1个存储单元被选择，由于上述选择位线对的电位被传递给该选择存储单元的内部，故即使电源电压是低电压的情况，也能与写入容限无关地进行向存储单元的数据写入。
在此，在同一列的存储单元中的非选择存储单元中，其驱动用晶体管的源极成为浮置状态，但由于传送用晶体管为非激活，故数据被保持。此外，在与非选择的位线连接的多个存储单元中，由于包含用上述选择字线选择了的存储单元在内其驱动用晶体管的源极不成为浮置状态，故数据良好地被保持。
特别是，在本发明的第2方面记载的发明中，即使不将位线对的电位差扩展到第1电位与第2电位之间的电位差，也能以其间的小的第3电位差传递给存储单元，因此成为低消耗电流。
此外，在本发明的第5方面记载的发明中，在用N型晶体管构成传送用晶体管并使1对位线在第1电位与第2电位之间的第3电位附近工作的情况下，由于利用P型晶体管使上述1对位线的电位均衡于同一电位上，故在写入时即使1对位线的电位成为比VDD-Vtn(Vtn是N型晶体管的阈值电压)的电位，也能有效地防止误工作。
再者，在本发明的第6方面记载的发明中，由于在写入时只在规定的一定期间内使字线激活，而且只在该一定期间内使驱动用晶体管的源极成为浮置状态，故可有效地防止连接到同一列上的非选择存储单元的内部数据因漏极泄等被破坏，提高了数据保持特性。
另外，在本发明的第7方面记载的发明中，在使字线激活的写入时，使激活用晶体管为非导通，在使存储单元的驱动用晶体管的源极成为浮置状态的状态下，将1对位线的电位传递给存储单元，其后，如果字线为非激活，则使激活用晶体管导通于第2电位，将存储单元内部的数据放大并保持为第1电位。因而，可将写入时的位线对的电位差限制为较小的值，可削减位线电流。
此外，在本发明的第8方面记载的发明中，由于在数据读出时将激活用晶体管的衬底电位控制为正电位，故可减小激活用晶体管的阈值电压，可加快读出速度。
附图说明
图1是示出本发明的第1实施例的半导体存储器的图。
图2是该半导体存储器的写入时的时序图。
图3是示出本发明的第2实施例的半导体存储器的图。
图4是示出本发明的第3实施例的半导体存储器的图。
图5是该半导体存储器的写入时的时序图。
图6是示出现有的半导体存储器的图。
图7是该半导体存储器的写入时的时序图。
图8是示出改良了图6的半导体存储器的现有的半导体存储器。
具体实施方式
以下，根据附图说明本发明的实施例。
(第1实施例)
图1示出本发明的第1实施例的半导体存储器的结构图。
在该图中，以阵列状配置了多个存储单元1A～1D。以下以存储单元1A为代表进行说明。其它的存储单元1B～1D因具有同一内部结构，故分别附以添加符号B、C、D，而省略其说明。
存储单元1A由2个P型负载用晶体管MP1A、MP2A、2个N型传送用晶体管MN1A、MN2A和2个N型驱动用晶体管MN3A、MN4A构成。2个负载用晶体管MP1A、MP2A的源极被连接到高电压电源VDD上，被供给高电位(第1电位)，其漏极连接到2个传送用晶体管MN1A、MN2A的源极和2个驱动用晶体管MN3A、MN4A的漏极上。上述2个负载用晶体管MP1A、MP2A的栅极分别连接到2个驱动用晶体管MN3A、MN4A的栅极和彼此的另一方的负载用晶体管MP1A、MP2A的漏极上。上述2个传送用晶体管MN1A、MN2A的栅极连接到字线WLn上，其漏极连接到位线BITO、NBITO上。上述驱动用晶体管MN3A、MN4A的栅极连接到彼此的漏极上。
而且，在位线BITO、NBITO的方向上配置成同一列的存储单元1A～1B的各2个驱动用晶体管(MN3A、MN4A)、(MN3B、MN4B)的源极连接到公共源极线10A的一端上。该公共源极线10A的另一端接地。再者，在该公共源极线10A中配置了激活用晶体管MN5A。该激活用晶体管MN5A的漏极连接到驱动用晶体管(MN3A、MN4A)、(MN3B、MN4B)的源极上，其源极被连接到低电压电源VSS上，被供给低电压(第2电位)，在其栅极上输入源极电位控制信号SL0。同样，在位线BIT1、NBIT1的方向上配置成同一列的存储单元1C～1D的各2个驱动用晶体管(MN3C、MN4C)、(MN3D、MN4D)的源极也连接到一端被接地的公共源极线10B上，在该公共源极线10B中配置了激活用晶体管MN5B。在该激活用晶体管MN5B的栅极上输入源极电位控制信号SL1。在数据写入时并在对应的位线对(BITO、NBITO)、(BIT1、NBIT1)被选择了时，同时激活该源极电位控制信号SL0、SL1。
此外，在图1中，2A、2B是分别连接到位线对(BITO、NBITO)、(BIT1、NBIT1)上的预充电·均衡电路，各预充电·均衡电路2A、2B由2个N型预充电晶体管(MN6A、MN7A)、(MN6B、MN7B)和1个N型均衡晶体管MN8A、MN8B构成，接受预充电信号(H电平)PR，互相连接对应的1对位线并进行均衡，同时预充电到比电源电位VDD低了N型预充电晶体管的阈值电压Vt部分的电位(第3电位)VDD-Vt。3A、3B是与位线对(BITO、NBITO)、(BIT1、NBIT1)对应的列选择器，4是输出应写入的数据的写入电路。各列选择器3A、3B接受对应的列选择信号CA0、CA1，将来自上述写入电路4的数据传递给对应的位线对。
其次，说明本实施例的工作。在此，根据图2的时序图说明对存储单元1A进行数据写入的情况。
在写入时，位线BITO、NBITO、BIT1、NBIT1分别预先由预充电·均衡电路2A、2B预充电到电位VDD-Vtn。如果预充电信号PR成为接地电位VSS，则解除上述被预充电了的位线BITO、NBITO、BIT1、NBIT1的预充电。
其次，列选择信号CA0的电位成为电源电位VDD，利用写入电路4使已被选择的1对位线BITO、NBITO中的一方的电位下拉到电位(VDD-Vtn-ΔV)。在此，ΔV是比预充电电位(VDD-Vtn)小的微小电压、即比电源电位VDD和接地电位VSS的电位差小的电位。
其次，将字线WLn的电位激活为电源电位VDD，与此同时，将源极线SL0的电位非激活为接地电位VSS。此时，与工作频率无关地在一定时间内设定该字线WLn的激活和源极线SL0的非激活。在该状态下，由于激活用晶体管MN5A为非导通，故在上述已被选择的位线BITO、NBITO上并排为同一列的存储单元1A～1B的驱动用晶体管MN3A、MN4A～MN3B、MN4B的源极成为浮置状态。此时，由于源极线SL1的电位被维持为电源电位VDD，故激活用晶体管MN5B导通，在非选择位线BIT1、NBIT1的方向上并排为同一列的存储单元1C～1D的驱动用晶体管MN3C、MN4C～MN3D、MN4D的源极接地。在选择存储单元1A中，在驱动用晶体管MN3A、MN4A的源极成为浮置状态下，由于传送用晶体管MN1A、MN2A因上述字线WLn而导通，故开始对存储单元1A的蓄积节点DA、NDA传递BITO、NBITO的电位(电位差ΔV)。
其后，如果存储单元1A的蓄积节点DA、NDA间的电位差成为微小电位ΔV，作为字线WLn的电位成为接地电位VSS，同时源极线SL0的电位上升到电源电位VDD。由此，在选择存储单元1A中，激活用晶体管MN5A导通，驱动用晶体管MN3A、MN4A的源极成为接地电位，存储单元1A内的蓄积节点DA、NDA的电位被放大到电源电位VDD、接地电位，对于存储单元1A的数据写入结束。
如果写入结束，则预充电信号PR成为电源电位VDD，位线BITO、NBITO、BIT1、NBIT1的电位被预充电和均衡为电位VDD-Vtn。
如上所述，在数据写入时，由于在选择存储单元1A中驱动用晶体管MN3A、MN4A的源极成为浮置状态，故即使电源电位VDD是低电压，也可与写入容限无关地写入反转数据。而且，由于使选择位线BITO、NBITO的一方只从预充电电位VDD-Vtn变化为微小电位ΔV，故与满振幅(VDD-VSS)的情况相比，可实现低功耗。
这里，在与选择存储单元1A配置在同一列的非选择存储单元1B中，虽然驱动用晶体管MN3B、MN4B的源极成为浮置状态，但由于传送用晶体管MN1B、MN2B为非激活，故按原样保持数据。再者，在与选择存储单元1A为同一行的非选择存储单元1C中，虽然传送用晶体管MN1C、MN2C因字线WLn而导通，但由于激活用晶体管MN5B导通，驱动用晶体管MN3C、MN4C的源极处于接地电位，故良好地保持蓄积节点DA、NDA的数据。另外，在对于选择存储单元1A的位线的电位传递时，由于与工作频率无关地在一定期间内设定该字线WLn的激活和源极线SL0的非激活，故可有效地防止起因于漏泄等的数据破坏，确保数据保持的稳定性。
以上说明了数据写入时的情况，但在数据读出时，对激活用晶体管MN5A、MN5B的衬底供给正的电位。由此，激活用晶体管MN5A、MN5B的阈值电压变低，可谋求数据读出的高速化。
(第2实施例)
其次，说明本发明的第2实施例的半导体存储器。
在图3中示出本实施例的半导体存储器。在该图中，与图1的半导体存储器相比，只在以下的方面不同。即，预充电·均衡电路2A、2B的均衡晶体管由P型晶体管MP5A、MP5B构成，在这些晶体管的栅极上输入预充电信号PR的反转信号。
在本实施例中，即使位线BITO、NBITO、BIT1、NBIT1的电位比预充电电位VDD-Vtn高，由于在数据写入时通过利用写入电路4将选择位线(例如BITO、NBITO)中的一方的电位下拉到接地电位VSS，将位线BITO、NBITO的数据传递给存储单元1A内，存储单元1A内的蓄积节点DA、NDA中的一方的电位成为接地电位VSS，由于负载用晶体管MP1A或MP2A成为导通状态，故存储单元1A内的蓄积节点DA、NDA中的另一方的电位也成为电源电位VDD。而且，通过在字线WLn为非激活的同时源极线SL0的电位成为电源电位VDD，可保持对存储单元1A写入的数据。因而，即使电源电位VDD是低电压的情况，也能与写入容限无关地进行对于存储单元1A写入反转数据。
此外，在数据读出时，由于预充电·均衡电路2A、2B的均衡晶体管MP5A或MP5B由P型晶体管构成，故即使位线BITO、NBITO、BIT1、NBIT1的电位比VDD-Vtn高，也能良好地读出存储单元1A～1D的数据。
(第3实施例)
其次，说明本发明的第3实施例的半导体存储器。
图4中示出本实施例的半导体存储器。该图的半导体存储器与图1中示出的第1实施例的半导体存储器只在以下的结构方面不同。
即，在各存储单元1A～1D中，传送用晶体管由P型晶体管(MP3A和MP4A)、(MP3B和MP4B)、(MP3C和MP4C)、(MP3D和MP4D)构成，对其各栅极输入字线选择信号WLn～WL0的反转信号。此外，在预充电·均衡电路2A、2B中，预充电晶体管由P型晶体管(MP5A和MP6A)、(MP5B和MP6B)构成，均衡晶体管也由P型晶体管MP7A、MP7B构成，在这些晶体管的栅极上输入预充电信号PR的反转信号。再者，列选择器3A、3B分别由2个P型晶体管(MP8A和MP9A)、(MP8B和MP9B)构成，在这些P型晶体管的各栅极上输入对应的列选择信号CA0、CA1的反转信号。
其次，说明本实施例的半导体存储器的工作。在此，根据图5说明对存储单元1A进行数据写入的情况。
在写入时，预先分别利用预充电·均衡电路2A、2B将位线BITO、NBITO、BIT1、NBIT1的电位预充电到电源电位VDD。预充电信号PR成为接地电位VSS，解除上述被预充电了的位线BITO、NBITO、BIT1、NBIT1的预充电。
其次，列选择信号CA0的电位成为电源电位VDD，利用写入电路4使已被选择的位线BITO、NBITO中的一方的电位开始下拉到比电源电位VDD低了微小电位ΔV的电位VDD-ΔV。
接着，字线WLn的电位成为电源电位VDD，与此同时，源极线SL0的电位成为接地电位VSS。此时，与工作频率无关地在一定时间内设定该字线WLn的激活和源极线SL0的非激活。在该状态下，由于激活用晶体管MN5A为非导通，故在选择存储单元1A中驱动用晶体管MN3A、MN4A的源极成为浮置状态。此时，源极线SL1的电位被维持为电源电位VDD，在非选择存储单元1C～1D中，驱动用晶体管(MN3C、MN4C)～(MN3D、MN4D)的源极保持为接地电位VSS。在上述选择存储单元1A中，传送用晶体管MP3A和MP4A导通，开始对蓄积节点DA、NDA传递上述选择位线BITO、NBITO的电位(不到电位差ΔV)。
然后，如果上述选择位线BITO、NBITO的电位差成为微小电位ΔV，选择存储单元1A的蓄积节点DA、NDA的电位差也成为微小电位ΔV，则在该时刻处字线WLn的电位成为接地电位VSS，其后，源极线SL0的电位上升到电源电位VDD。由此，在由于在选择存储单元1A中传送用晶体管MP3A和MP4A为非导通，同时源极线SL0的电位成为电源电位VDD，激活用晶体管MN5A导通，驱动用晶体管MN3A、MN4A的源极成为接地电位VSS，故蓄积节点DA、NDA的电位(VDD、VDD-ΔV)被放大，成为电源电位VDD、接地电位VSS，对于存储单元1A的数据写入结束。
如果数据写入结束，则列选择信号CA0成为接地电位VSS，预充电信号PR成为电源电位VDD，位线BITO、NBITO、BIT1、NBIT1的电位被预充电和均衡为电源电位VDD。
这里，在数据写入时，由于在选择存储单元1A中驱动用晶体管MN3A、MN4A的源极成为浮置状态，故即使电源电位VDD是低电压，也可与写入容限无关地写入反转数据。而且，由于使选择位线BITO、NBITO的一方只从预充电电位VDD变化为比预充电电位VDD低了微小电位ΔV的(VDD-ΔV)，故与满振幅的情况相比，可实现低功耗。
而且，在与选择存储单元1A配置在同一列的非选择存储单元1B中，虽然驱动用晶体管MN3B、MN4B的源极也因激活用晶体管MN5A的导通而成为浮置状态，但由于传送用晶体管MN3B、MN4B为非导通，故良好地保持数据。再者，在与选择存储单元1A为同一行的非选择存储单元1C中，虽然传送用晶体管MN3C、MN4C因字线WLn而导通，但由于激活用晶体管MN5B导通，驱动用晶体管MN3C、MN4C的源极为接地电位，故良好地保持蓄积节点DA、NDA的数据。另外，在对于选择存储单元1A的位线的电位传递时，由于与工作频率无关地在一定期间内设定该字线WLn的激活和源极线SL0的非激活，故可有效地防止起因于漏泄等的数据破坏，确保数据保持的稳定性。
以上说明了数据写入时的情况，但在数据读出时，对激活用晶体管MN5A、MN5B的衬底供给正的电位。由此，激活用晶体管MN5A、MN5B的阈值电压变低，可谋求数据读出的高速化。
如以上已说明的那样，按照本发明的第1～8方面记载的半导体存储器，由于在数据写入时使连接到选择位线上的同一列的存储单元的驱动用晶体管的源极公共地成为浮置状态，故既可良好地保持非选择存储单元的数据，即使电源电压为低电压的情况，也可与写入容限无关地只对1个选择存储单元进行数据写入。
特别是，按照本发明的第2方面记载的半导体存储器，由于即使不将位线对的电位差扩展为第1电位与第2电位的电位差也能以其间的小的电位差传递给存储单元，故成为低消耗电流。
此外，按照本发明的第5方面记载的半导体存储器，用N型晶体管构成存储单元的传送用晶体管，在使1对位线在第1电位与第2电位之间的第3电位附近工作的情况下，由于利用P型晶体管来均衡该1对位线，故即使在写入时1对位线的电位为高电位，也能有效地防止误工作。
再者，按照本发明的第6方面记载的半导体存储器，由于只在规定的一定期间内使字线激活，同时只在该一定期间内使驱动用晶体管的源极成为浮置状态，故可有效地防止连接到同一列上的非选择存储单元的内部数据因漏极泄等被破坏，可谋求提高数据保持特性。
另外，按照本发明的第7方面记载的半导体存储器，可将写入时的位线对的电位差限制得较小，可削减位线电流。
此外，按照本发明的第8方面记载的半导体存储器，即使是将激活用晶体管连接到存储单元的驱动用晶体管的源极上的情况，由于在读出时将其衬底电位控制为正电位，故可使该激活用晶体管的阈值电压成为较小的值，可谋求读出速度的提高。

Claims (7)

1.一种半导体存储器，具备以阵列状配置的多个存储单元、和配置在由多个存储单元构成的位线方向的各列中的激活用晶体管，
上述各存储单元包含：源极被供给第1电位、彼此的漏极连接到栅极上的2个负载用晶体管；
源极及漏极的一方连接到1对位线上、另一方连接到上述2个负载用晶体管的各自的漏极上、栅极连接到字线上的2个传送用晶体管；以及
源极被公共地连接、漏极连接到上述2个负载用晶体管的各自的漏极上、栅极连接到彼此的漏极上的2个驱动用晶体管，
其特征在于：
以列为单位，多个存储单元的各驱动用晶体管的源极线被公共地连接在上述激活用晶体管的漏极上，上述激活用晶体管的源极上被供给了与上述第1电位不同的第2电位，
在进行选择了上述位线的数据的写入时，将与上述选择位线对应的列的上述激活用晶体管控制为非导通，只使与上述选择位线对应的列的公共源极线在上述字线的激活时成为浮置状态，
在使上述同一列的多个存储单元的各驱动用晶体管的公共源极线成为浮置状态时，通过向构成上述1对位线的2个位线供给不同的电位，使一个位线的电位与另一个位线的电位之间的电位差，小于上述第1电位与上述第2电位之间的电位差，将数据写入上述存储单元中。
2.如权利要求1中所述的半导体存储器，其特征在于：
在将与上述选择位线对应的列的上述激活用晶体管控制为非导通，使与上述选择位线对应的列的公共源极线成为浮置状态的期间，在数据被写入上述存储单元后，通过控制使上述2个传送用晶体管成为非导通而上述激活用晶体管成为导通，从而放大向上述存储单元中写入数据时的电位差。
3.如权利要求1中所述的半导体存储器，其特征在于：
上述各存储单元的传送用晶体管由N型晶体管构成，
使上述1对位线，以上述第1电位与上述第2电位之间的第3电位附近的电位工作。
4.如权利要求1中所述的半导体存储器，其特征在于：
上述各存储单元的传送用晶体管由P型晶体管构成，
使上述1对位线，以上述第1电位附近的电位工作。
5.如权利要求3中所述的半导体存储器，其特征在于：
利用P型晶体管使上述1对位线的电位均衡于同一电位上。
6.如权利要求1中所述的半导体存储器，其特征在于：
在进行向上述存储单元的数据的写入时，只在规定的一定期间内使上述字线激活，同时只在上述一定期间内使上述驱动用晶体管的源极成为浮置状态。
7.如权利要求1中所述的半导体存储器，其特征在于：
在由上述存储单元的数据的读出时，将上述激活用晶体管的衬底电位控制为正电位。
CNB200310123704XA 2002-12-20 2003-12-16 半导体存储器 Expired - Fee Related CN100552818C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002370011 2002-12-20
JP2002370011A JP2004199829A (ja) 2002-12-20 2002-12-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1516196A CN1516196A (zh) 2004-07-28
CN100552818C true CN100552818C (zh) 2009-10-21

Family

ID=32677156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310123704XA Expired - Fee Related CN100552818C (zh) 2002-12-20 2003-12-16 半导体存储器

Country Status (3)

Country Link
US (1) US7023722B2 (zh)
JP (1) JP2004199829A (zh)
CN (1) CN100552818C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353393B2 (ja) 2001-06-05 2009-10-28 株式会社ルネサステクノロジ 半導体集積回路装置
JP4186768B2 (ja) * 2003-09-16 2008-11-26 沖電気工業株式会社 マルチポート半導体メモリ
JP4553185B2 (ja) * 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7099203B1 (en) * 2005-02-11 2006-08-29 International Business Machines Corporation Circuit and method for writing a binary value to a memory cell
JP5225453B2 (ja) * 2005-05-23 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置
JP4912016B2 (ja) 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN1956098A (zh) * 2005-08-02 2007-05-02 株式会社瑞萨科技 半导体存储装置
US7313032B2 (en) * 2005-11-29 2007-12-25 International Business Machines Corporation SRAM voltage control for improved operational margins
JP2007193928A (ja) * 2005-12-19 2007-08-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2007172715A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 半導体記憶装置およびその制御方法
US7586806B2 (en) * 2007-08-27 2009-09-08 International Business Machines Corporation SRAM active write assist method for improved operational margins
US7515489B2 (en) 2007-08-27 2009-04-07 International Business Machines Corporation SRAM having active write assist for improved operational margins
US7738283B2 (en) * 2007-10-31 2010-06-15 International Business Machines Corporation Design structure for SRAM active write assist for improved operational margins
US8099688B2 (en) * 2007-11-19 2012-01-17 International Business Machines Corporation Circuit design
JPWO2010013449A1 (ja) * 2008-08-01 2012-01-05 パナソニック株式会社 半導体記憶装置
JP5306125B2 (ja) * 2009-09-14 2013-10-02 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8432724B2 (en) * 2010-04-02 2013-04-30 Altera Corporation Memory elements with soft error upset immunity
US8693235B2 (en) * 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US9153304B2 (en) 2012-06-28 2015-10-06 Jaydeep P. Kulkarni Apparatus for reducing write minimum supply voltage for memory
US9984730B2 (en) * 2015-02-23 2018-05-29 Qualcomm Incorporated Negative supply rail positive boost write-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) write port(s), and related systems and methods
KR102324797B1 (ko) * 2015-09-17 2021-11-11 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10431576B1 (en) * 2018-04-20 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array and method of manufacturing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230848B2 (ja) 1991-09-20 2001-11-19 三菱電機株式会社 スタティックランダムアクセスメモリ装置
JP3568605B2 (ja) 1994-12-28 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路装置
US5715191A (en) * 1995-10-25 1998-02-03 Matsushita Electric Industrial Co., Ltd. Static random access memory having variable supply voltages to the memory cells and method of operating thereof
US5898610A (en) 1996-12-31 1999-04-27 Intel Corporation Method and apparatus for bit cell ground choking for improved memory write margin
US6862207B2 (en) * 2002-10-15 2005-03-01 Intel Corporation Static random access memory
US6798688B2 (en) * 2002-11-29 2004-09-28 International Business Machines Corp. Storage array such as a SRAM with reduced power requirements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
特开平8－180684A 1996.07.12

Also Published As

Publication number Publication date
US20040130933A1 (en) 2004-07-08
US7023722B2 (en) 2006-04-04
JP2004199829A (ja) 2004-07-15
CN1516196A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
CN100552818C (zh) 半导体存储器
US5627785A (en) Memory device with a sense amplifier
KR100373223B1 (ko) 반도체장치
CN101529521B (zh) 具有改善的写入操作的二端口sram
US6754121B2 (en) Sense amplifying circuit and method
EP0196586B1 (en) Static semiconductor memory device
US6343039B2 (en) Data transfer circuit
US20100110773A1 (en) Sram cell without dedicated access transistors
JP2876830B2 (ja) 半導体記憶装置
US7209399B2 (en) Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
US8988920B2 (en) Semiconductor memory device
JPH10302469A (ja) 半導体記憶装置
CN101388244B (zh) 半导体集成电路
CN101329899B (zh) 使用多个电源电压的半导体器件
US9208830B2 (en) Semiconductor memory device
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
CN101656103B (zh) 半导体存储装置
JP2020155196A (ja) 半導体記憶装置
JP2009004026A (ja) メモリセルアレイ、およびモリセルアレイの制御方法
EP0481084B1 (en) Dynamic ram in which timing of end of data read out is earlier than conventional
US6201758B1 (en) Semiconductor memory device permitting time required for writing data to be reduced
JPH1116384A (ja) 半導体集積回路
US6483765B2 (en) Semiconductor memory device and bit line connecting method thereof
US5594681A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
CN100401421C (zh) 具有为读写放大器产生电压的电压产生电路的集成存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151104

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20171216