CN100543981C - 半导体元件及半导体封装 - Google Patents

半导体元件及半导体封装 Download PDF

Info

Publication number
CN100543981C
CN100543981C CNB031083609A CN03108360A CN100543981C CN 100543981 C CN100543981 C CN 100543981C CN B031083609 A CNB031083609 A CN B031083609A CN 03108360 A CN03108360 A CN 03108360A CN 100543981 C CN100543981 C CN 100543981C
Authority
CN
China
Prior art keywords
integer
semiconductor element
semiconductor packages
resin
chemical formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031083609A
Other languages
English (en)
Other versions
CN1479373A (zh
Inventor
永井晃
天羽悟
山田真治
石川敬郎
中野广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1479373A publication Critical patent/CN1479373A/zh
Application granted granted Critical
Publication of CN100543981C publication Critical patent/CN100543981C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249958—Void-containing component is synthetic resin or natural rubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987—With nonvoid component of specified composition
    • Y10T428/249988—Of about the same composition as, and adjacent to, the void-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987—With nonvoid component of specified composition
    • Y10T428/249991—Synthetic resin or natural rubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987—With nonvoid component of specified composition
    • Y10T428/249991—Synthetic resin or natural rubbers
    • Y10T428/249992—Linear or thermoplastic
    • Y10T428/249993—Hydrocarbon polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31931—Polyene monomer-containing

Abstract

要求作为绝缘层，由低介电常数、低介电损耗正切、且有低吸湿、高耐热性特性的材料构成的半导体元件及封装。把含有带多个苯乙烯基的化合物[化学式1]作为交联成分的树脂用于绝缘材料为特征的半导体元件：见右式，式中，R表示可以有置换基的烃骨架，R1表示氢、甲基或乙基，m表示1～4的整数，n表示2以上的整数。由此，可提供传输特性好、电力消耗少的半导体元件及封装。

Description

半导体元件及半导体封装
技术领域
本发明涉及使用低介电常数、低介电损耗正切绝缘材料的半导体元件及半导体封装。
背景技术
随着LSI的高速化、高集成化、高频率化，由于配线容量增大而导致的信号滞后时间的增长已成为问题。过去比介电常数4.2左右的氧化硅膜(SiO2)作为层间绝缘膜使用，但为了提高装置的运转速度，要求有更低介电常数、低介电损耗正切特性的材料。作为现在实用化的低介电常数膜可列举比介电常数为3.5左右的SiOF膜。此外，作为有低介电常数特性的材料，作为比介电常数2.5～3.0的绝缘膜有有机SOG(Spin On Glass)膜。然而作为LSI的层间绝缘膜要求的特性除了比介电常数外还可列举耐热性、机械强度等。在微细化的LSI多层配线工序中作为平整化技术必须是CMP(化学机械抛光)，因此机械强度是重要的特性。低介电常数的有机SOG存在机械强度比过去的SiO2或SiOF膜低的问题。为此研究介电常数比无机绝缘膜低的有机聚合物类。其中从有高平整性的观点考虑，已广泛研究聚酰亚胺树脂。然而聚酰亚胺树脂在有机聚合物中在比介电常数高和吸湿率高的方面有问题，从可靠性的观点考虑仅限定在双极IC等的一部分半导体元件中使用。
同样，不论在半导体封装中，还是用半导体元件中配线形成工序的延长线上技术形成封装功能的晶片水准(ウエハレベル)封装中，作为最外层的再配线层的绝缘材料均强烈要求低介电常数、低介电损耗正切的材料。这也是随着高速化、高集成化、高频率化，由于配线容量增大而导致的信号滞后时间增长成为问题的缘故。作为这样的绝缘材料与上述同样地在广泛使用聚酰亚胺树脂。然而聚酰亚胺树脂在有机聚合物中比介电常数高和吸湿率高是个问题。
还有，不仅晶片水准，而且单片形成的一般芯片尺寸封装中，配线层周围的绝缘材料从同样的观点考虑也强烈要求低介电常数、低介电损耗正切的材料。
发明内容
本发明目的是提供低介电常数、低介电损耗且低吸湿、高耐热的绝缘材料，适用于半导体元件的层间绝缘膜、半导体封装的配线层周围的绝缘材料。
本发明，作为解决课题的方法是把含有带多个苯乙烯基的化合物[化学式1]作为交联成分的树脂用于绝缘材料为特征的半导体元件：
Figure C03108360D00051
式中，R表示可以有置换基的烃骨架，R1表示氢、甲基、或乙基，m表示1～4，n表示2以上的整数。
另外，该绝缘材料的比介电常数若是3.0以下、介电损耗正切是0.005以下(测定频率数1GHz)则具有更理想的特性。
有关半导体元件的层间绝缘膜，在微细化的LSI多层配线工序中作为平整化技术必须是CMP(化学机械抛光)，因此机械强度是重要的特性。本发明含有带多个苯乙烯基的化合物作为交联成分的树脂，由于具有玻璃化转变温度接近200℃的特性，所以具有在CMP工艺的室温左右弹性模量高、机械强度也充分的特性。另外如化学式所示，由于极性基少，具有低吸湿的良好特性。因此对CMP工艺，具有比以往研究的聚酰亚胺或多孔材料有利的特性。
另外，[化学式1]表示的化合物固化反应前的性状，由于具有液状或在100℃以下有熔点的特性，所以采用无溶剂或溶液的旋涂法可形成层间绝缘膜。作为[化学式1]表示的代表性化合物，可列举1，2-二(乙烯基苯基)乙烷、1，3-二(乙烯基苯基)丙烷、1，2-二(乙烯基苯基)丙烷、1，1-二(乙烯基苯基)丙烷、1，4-二(乙烯基苯基)丁烷、1，3-二(乙烯基苯基)丁烷、1，2-二(乙烯基苯基)丁烷、2，3-二(乙烯基苯基)丁烷、1，2-二(乙烯基(甲基)苯基)乙烷、1，2-二(乙烯基(乙基)苯基)乙烷、1-(乙烯基(甲基)苯基)-2-(乙烯基苯基)乙烷、1，2，3-三(乙烯基苯基)丙烷等，但不限定于这些。这里使用的溶剂，[化学式1]若是可溶的溶剂则可没有特殊限制地使用。若举例有丙酮、甲乙酮、甲基异丁基酮等的酮类，甲苯、二甲苯等的芳香族烃类，N，N-二甲基甲酰胺，N，N-二甲基乙酰胺等的酰胺类，二乙醚、乙二醇单甲醚、丙二醇单甲醚、四氢呋喃、二噁烷等的醚类，甲醇、乙醇、异丙醇等的醇类，但不限定于这些。另外，这些的有机溶剂可以单独使用或2种以上混合使用。
另外，作为旋涂用的漆，不单是[化学式1]，也可与其他的成分组合。例如，可列举聚喹啉、聚丁二烯、聚异丁烯、聚苯乙烯、聚甲基苯乙烯、聚乙基苯乙烯、聚二乙烯基苯、聚丙烯酸酯(例如聚丙烯酸甲酯、聚丙烯酸丁酯、聚丙烯酸苯酯等)，聚丙烯腈，聚N-苯基马来酰亚胺，聚N-乙烯基苯基马来酰亚胺，聚苯醚等，但不限定于这些，为了改进各种特性，可与其他成分组合。其中，聚苯醚、聚丁二烯、聚喹啉等的组合对提高机械强度、断裂伸长、粘接性等效果好。
附图的简单说明
图1是本发明一个实施例的半导体元件的截面图。
图2是本发明一个实施例的半导体元件的截面图。
图3是本发明一个实施例的半导体元件的截面图。
图4是晶片水准封装及芯片尺寸封装。
符号的说明
11，31      半导体元件用基板    12，32   保护膜
13，33      第一导体层           14，23   层间绝缘膜
15，35     感光性树脂             16，19，36，39     窗口
17，37     第二导体层             18，38             表面保护层
21         硅基板                 22                 下部配线
24         配线用沟槽             25                 连接孔
26         阻隔层                 27                 铜密封层
28         铜配线                 34-1               多孔层间绝缘层
34-2       非多孔层间绝缘层       41                 芯片保护层
42         层间绝缘层             43                 配线保护层
发明的实施方案
以下，说明本发明的实施例。
作为半导体元件的层间绝缘膜，边用图边更具体地说明使用含有带多个苯乙烯的化合物[化学式1]作为交联成分的树脂的实施例。
图1是半导体元件内的多层配线结构制造工序的一个例子。图1中有电路元件的硅基板、玻璃基板等的半导体元件用基板11除设定部分均用保护膜12被覆、在露出的部分形成第一导体层13。这里作为保护膜12一般常用硅氧化膜。本发明也可把含[化学式1]的树脂作为保护膜用。作为第一导体层最优选铜作为低电阻材料。作为下面的层间绝缘膜采用旋涂器或浇灌等涂布含本发明[化学式1]的树脂。根据需要进行干燥、除去溶剂、加热反应处理，形成低介电常数、低介电损耗层间绝缘膜14。
然后例如采用旋涂在层间绝缘膜14上形成氯化橡胶或酚醛清漆型类的感光性树脂15，通过蚀刻设窗口16使设定部分的层间绝缘膜14露出。由窗口16露出的层间绝缘膜14，采用氧、四氟化碳等气体的干蚀刻法选择性地被蚀刻，使导体层13露出。最后用不腐蚀露出的导体层13，只除去感光性树脂15的蚀刻液，例如乙酸正丁酯等除去感光性树脂15。再用由镀或溅射蒸镀等公知的金属形成技术形成第二导体层17，与第一导体层13进行电性连接。
形成三层以上的多层配线结构时，可通过重复上述的各工序达到。即重复在导体层上形成成为绝缘层的层间绝缘膜的工序，选择性地除去该层间绝缘膜的设定位置部分地露出下部存在的导体层的工序、再形成与露出的导体层电性连接的新导体层的工序。
最后在多层配线结构的最上部涂布表面保护层18、采用与前述同样的方法在设定部分形成窗口19。利用该保护膜可防止来自外部的水分、异物保护半导体元件内部。作为该表面保护层也可以使用含有有低湿特性的[化学式1]的树脂。这样通过作为半导体元件内的绝缘层的保护膜12、层间绝缘膜14、表面保护层18都使用含有[化学式1]的树脂，可期待相同系统材料的界面有良好的粘接性，从可靠性方面考虑也有利。另外，含有[化学式1]的树脂如果有感光性可省去感光性树脂15的工序，可实现大幅度的降低成本。作为对含有[化学式1]的树脂赋予感光性的手法有以下的方法。通过利用光照使溶剂可溶性变化可成图案。另外，使成为更不溶的方法有在分子结构中导入光交联基的方法。具体地可列举丙烯基、烯丙基、缩水甘油基、苯乙烯基等。另外相反使提高可溶性的方法，有导入萘醌二迭氮基、导入通过光反应形成羧酸基的方法等。这些在不损目的介电特性的范围内，可与化合物[1]共聚或进行掺混、混合使用。
以下对半导体元件的多层配线结构用图2说明另一个制造工艺的例子。在硅基板21上形成下部配线22，在其上面作为层间绝缘膜用旋涂器或浇灌等涂布含本发明[化学式1]的树脂。根据需要进行干燥、除去溶剂、加热反应处理，形成低介电常数、低介电损失层间绝缘膜23。然后用干蚀刻法形成配线用的沟槽24和连接孔25。其次作为阻隔层26用溅射法把Ta制成50nm膜。接着作为密封层27把铜制成150nm膜。铜密封层27采用铜溅射用长距离溅射装置CERAUSZX-100(日本真空技术公司制)，在200～400nm/分的速度下成膜。把该基板浸渍在以下所示的镀液中，在液温24℃、电流密度1A/dm3条件下进行电镀5分钟把铜埋入配线用沟槽24及连接孔25中、形成铜配线28。作为阳极电极用含磷铜。
硫酸铜                       0.4摩尔/dm3
硫酸                           2.0摩尔/dm3
氯化物离子                     1.5×10-3摩尔/dm3
ミクロフアブCU2100             10×10-3摩尔/dm3
(日本电涂工程公司制镀铜添加剂)
然后进行化学机械抛光CMP。CMP用IPEC公司制472型化学机械抛光装置，用含1-2％过氧化氢的氧化铝分散磨料和垫(ロデ—ル公司制IC-1000)。研磨压力为190G/cm2，进行研磨到阻隔层26，形成分离配线导体的酮配线28。接着在5重量％的硫酸中洗涤1分钟，再用纯水洗涤1分钟。
以下，通过重复上述工序形成多层配线结构。此时使用含本发明[化学式1]的树脂的层间绝缘膜由于机械强度高又是低吸湿，所以对CMP工序具有充分的耐性。
下面用图3说明半导体元件的层间绝缘膜为多孔结构和非多孔结构的多层结构的实施例。
在半导体元件用基板31上形成第一导体层33及保护膜32。在其上面用旋涂器涂布在作为化合物[1]的例1，2-二(乙烯基苯基)乙烷中掺混热分解低的聚合物聚环氧乙烷的漆、成膜后，通过350℃的加热处理，热分解聚环氧乙烷部分，在膜中形成多孔层间绝缘层34-1。再旋涂只是1，2-二(乙烯基苯基)乙烷的漆，形成非多孔层间绝缘层34-2成为层间绝缘膜。以下经与图1同样的工序制得本实施例的半导体元件。如本实施例通过使层间绝缘膜为多孔结构，可获得更低介电常数的绝缘膜。另外，吸湿性成为问题的情况，若使吸湿性成为问题的部分成为非多孔结构，其他部分为多孔结构，则可获得低介电常数且低吸湿的层间绝缘膜。
作为形成多孔的方法可采用公知的一般的方法。例如可采用利用微相分离的方法、加添加剂制膜后利用抽出除去的抽出法、利用高温急冷凝固的熔融急冷法、单轴或双轴拉伸进行微原纤维化的拉伸法、由蚀刻而均匀圆筒状细孔化的电子束照射蚀刻法、使超高分子量的聚合物加压成型的水蒸汽烧结法、通过冷冻干燥聚合物溶液除去溶剂的冷冻干燥法、对薄膜表面通过等离子体照射等形成机械的微细穿孔的穿孔法、用聚合物相连结微凝胶的微凝胶法、超临界流体混合后脱气形成多孔的超临界法、添加发泡剂形成多孔的发泡剂法、使热分解低的聚合物共聚，经加热形成气泡的热分解法、利用贫溶剂抽出的方法等各种各样的方法。作为多孔层间绝缘膜形成方法，一般是用旋涂器、浇灌等进行涂布时、制膜后、进行多孔化处理。作为此时用的方法例如，电子束照射蚀刻法、等离子体照射穿孔、发泡剂法、热分解法等效果好。另外，也可预先进行多孔处理，粘贴多孔化的薄膜成为层间绝缘膜。
由含有上述[化学式1]的树脂组成的绝缘材料不只是半导体元件的层间绝缘膜、即使在作为置于相同晶片上绝缘材料的晶片水准封装用材料也可发现相同效果。基本上在形成半导体元件的晶片上再采用与图1相同的工艺通过形成再配线层，可获得如图4-1所示的晶片水准封装。此时，图1的保护膜12在图4-1的封装中为芯片保护层41对应的工序，图1的层间绝缘膜14为图4-1的层间绝缘层42对应的工序，图1的表面保护层18为图4-1中配线保护层43对应的工序。这样，平晶片封装按晶片尺寸全部完成封装工序后，由于最后单片切成单元成一个个的封装，故芯片的端面与构成绝缘层及再配线层的端面因切断形成而有同一面形成的特征。
晶片水准封装的再配线与半导体元件内部配线不同，由于层间绝缘层的弹性模量低成为应力松驰层，所以可使封装具有将基板安装时半导体元件(硅)与基板(玻璃环氧)的热膨胀率差产生的热应力进行缓和的功能。因此可期待大幅度提高基板安装时的连接可靠性。
作为将层间绝缘层低弹性模量化的手段，一种是通过芯片尺寸的半导体封装达到，其特征在于把含有带多个苯乙烯的化合物[化学式2]作为交联成分的树脂用于层间绝缘层：
Figure C03108360D00101
式中，R1表示氢、甲基或乙基，m表示1～4的整数，n表示2～10的整数。
此外，作为另一种方法是通过芯片尺寸的半导体封装达到，其特征在于层间绝缘层使用带含有多个苯乙烯基的化合物[化学式1]作为交联成分的树脂与弹性体成分的组合成的相分离结构：
Figure C03108360D00111
式中，R表示可以有置换基的烃骨架、R1表示氢、甲基、或乙基，m表示1～4的整数，n表示2以上的整数。
这里，通过增大[化学式2]中n的值，由于固化物的交联点间距离变长、交联密度变小，故具有低弹性模量的特性。作为代表性的[化学式2]表示的化合物，可列举1，5-二(乙烯基苯基)戊烷、1，6-二(乙烯基苯基)己烷、1，7-二(乙烯基苯基)庚烷、1，8-二(乙烯基苯基)辛烷、1，9-二(乙烯基苯基)壬烷、1，10-二(乙烯基苯基)癸烷等，但不限定于这些。
通过含[化学式1]作为交联成分的树脂与弹性体成分的组合成的相分离结构，不仅维持[化学式1]所构成固化物的基体树脂的特性(玻璃化转变温度、热膨胀率等)而且可降低弹性模量。这种情况，作为弹性体成分优选室温下有1GPa以下弹性模量的材料。另外，优选与[化学式1]没有相溶性的化合物，若举例有硅氧烷化合物、含氟弹性体等。其中用硅氧烷化合物的情况居多。
晶片水准封装在制造阶段按晶片单位使用，但实际作为封装使用时切成单片，作为如图4-2所示芯片尺寸封装使用。因此，本发明的效果不仅是晶片水准封装，且在同样结构的芯片尺寸封装中，作为绝缘材料使用含[化学式1]为交联成分的树脂时当然可期待相同效果。这里所谓芯片尺寸封装是指封装的占有面积与芯片相同、或几乎与其同等(～1.1倍左右)，在安装基板上有可高密度安装的封装结构。
绝缘材料的介电常数，为了控制配线传输特性中的滞后时间，作为半导体元件及封装的绝缘材料优选尽量低的介电常数。以往的聚酰亚胺材料有3～4的比介电常数值，而本发明的树脂中比介电常数可成为3.0以下。当然介电特性根据[化学式1]的结构、组合添加材料的组成等差异很大。
另外，介电损耗正切对配线传输特性中的能量损失有影响。这些的特性也优选尽量低。一般有机材料的1GHz中的介电损耗正切大多是0.01以上。而本发明与介电常数的情况同样地通过选择[化学式1]的结构、组合的添加材料的组成等可达到0.005以下。因此可获得在高频带域能量消耗少的半导体元件、乃至封装。
如以上说明，作为半导体元件的绝缘层通过使用含有带多个苯乙烯基的化合物[化学式1]为交联成分的树脂，可获得低介电常数、低介电损耗正切的效果。配线的传输滞后时间依赖于配线电阻与绝缘体的介电常数，通过设法使两者小可缩短滞后时间。另外由于介电损失依赖于绝缘材料的介电损耗正切，所以通过使用介电损耗正切低的材料，可获得能量损失少、电力消耗低的半导体元件。同样晶片水准封装及芯片尺寸封装的绝缘层通过使用本发明的材料可获得滞后时间短、且能量损失少的封装。
发明效果
根据本发明可获得低介电常数、低介电损失且低吸湿、高耐热的半导体元件、半导体封装。

Claims (12)

1.半导体元件，其特征在于把含有带多个苯乙烯基的化合物即化学式1作为交联成分的树脂用于绝缘材料：
Figure C03108360C00021
式中，R表示可以有置换基的烃骨架、R1表示氢、甲基或乙基，m表示1～4的整数，n表示2以上的整数。
2.根据权利要求1所述的半导体元件，其特征在于，前述树脂在频率数1GHz的比介电常数是3.0以下，介电损耗正切是0.005以下。
3.根据权利要求1所述的半导体元件，其特征在于，前述树脂是多孔结构。
4.根据权利要求1所述的半导体元件，其特征在于，前述树脂具有多孔结构与非多孔结构两部分。
5.半导体封装，其特征在于把含有带多个苯乙烯基的化合物即化学式1作为交联成分的树脂用于层间绝缘层：
Figure C03108360C00022
式中，R表示可以有置换基的烃骨架、R1表示氢、甲基或乙基，m表示1～4的整数，n表示2以上的整数。
6.根据权利要求5所述的半导体封装，其特征在于，前述树脂在频率数1GHz的比介电常数是3.0以下，介电损耗正切是0.005以下。
7.根据权利要求5所述的半导体封装，其特征在于半导体封装是晶片水准封装。
8.根据权利要求5所述的半导体封装，其特征在于半导体封装是芯片尺寸封装。
9.根据权利要求5所述的半导体封装，其特征在于，前述层间绝缘层具有前述树脂与弹性体成分的相分离结构。
10.根据权利要求5所述的半导体封装，其特征在于，前述树脂含有带多个苯乙烯基的化合物即化学式2作为交联成分：
Figure C03108360C00031
式中，R1表示氢、甲基或乙基，m表示1～4的整数，n表示2～10的整数。
11.半导体封装，其特征在于把含有带多个苯乙烯基的化合物即化学式1作为交联成分的树脂用于芯片保护膜或配线保护层：
Figure C03108360C00032
式中，R表示可以有置换基的烃骨架、R1表示氢、甲基或乙基，m表示1～4的整数，n表示2以上的整数。
12.根据权利要求11所述的半导体封装，其特征在于是芯片尺寸的半导体封装，前述树脂在频率数1GHz的比介电常数是3.0以下，介电损耗正切是0.005以下。
CNB031083609A 2002-08-26 2003-03-28 半导体元件及半导体封装 Expired - Fee Related CN100543981C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP244516/2002 2002-08-26
JP2002244516A JP3632684B2 (ja) 2002-08-26 2002-08-26 半導体素子及び半導体パッケージ

Publications (2)

Publication Number Publication Date
CN1479373A CN1479373A (zh) 2004-03-03
CN100543981C true CN100543981C (zh) 2009-09-23

Family

ID=31884645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031083609A Expired - Fee Related CN100543981C (zh) 2002-08-26 2003-03-28 半导体元件及半导体封装

Country Status (5)

Country Link
US (1) US6855952B2 (zh)
JP (1) JP3632684B2 (zh)
KR (1) KR100582156B1 (zh)
CN (1) CN100543981C (zh)
TW (1) TWI254716B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP5088223B2 (ja) * 2008-04-28 2012-12-05 住友ベークライト株式会社 プリプレグおよび積層板
JP2010161399A (ja) * 2010-03-04 2010-07-22 Renesas Technology Corp 半導体装置
CN102237320A (zh) * 2010-04-30 2011-11-09 财团法人工业技术研究院 电子元件封装结构及其制造方法
CN103943557B (zh) * 2014-04-28 2017-01-11 华进半导体封装先导技术研发中心有限公司 利用cmp对重布线层中聚合物介质层表面进行平坦化的方法
US10312205B2 (en) 2016-06-23 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US11552010B2 (en) * 2017-05-12 2023-01-10 Intel Corporation Dielectric for high density substrate interconnects
US11410968B2 (en) * 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US11973017B2 (en) * 2021-10-20 2024-04-30 Texas Instruments Incorporated Package substrate having porous dielectric layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475264A (en) * 1992-07-30 1995-12-12 Kabushiki Kaisha Toshiba Arrangement having multilevel wiring structure used for electronic component module
US6420476B1 (en) * 1998-04-16 2002-07-16 Tdk Corporation Composite dielectric material composition, and film, substrate, electronic part and molded article produced therefrom

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
JPH1160519A (ja) 1997-08-12 1999-03-02 Mitsubishi Chem Corp ハロゲノアルキルスチレン誘導体の製造方法
JP4640878B2 (ja) * 2000-06-21 2011-03-02 富士通株式会社 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475264A (en) * 1992-07-30 1995-12-12 Kabushiki Kaisha Toshiba Arrangement having multilevel wiring structure used for electronic component module
US6420476B1 (en) * 1998-04-16 2002-07-16 Tdk Corporation Composite dielectric material composition, and film, substrate, electronic part and molded article produced therefrom

Also Published As

Publication number Publication date
US6855952B2 (en) 2005-02-15
CN1479373A (zh) 2004-03-03
JP2004087637A (ja) 2004-03-18
KR100582156B1 (ko) 2006-05-23
KR20040018944A (ko) 2004-03-04
US20040038021A1 (en) 2004-02-26
TWI254716B (en) 2006-05-11
TW200404817A (en) 2004-04-01
JP3632684B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
US8623741B2 (en) Homogeneous porous low dielectric constant materials
US6358842B1 (en) Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
JP3214186B2 (ja) 半導体装置の製造方法
US20040157436A1 (en) Mechanically reinforced highly porous low dielectric constant films
US6410437B1 (en) Method for etching dual damascene structures in organosilicate glass
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
CN100543981C (zh) 半导体元件及半导体封装
US20120329273A1 (en) Homogeneous porous low dielectric constant materials
US6174800B1 (en) Via formation in a poly(arylene ether) inter metal dielectric layer
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
US7781892B2 (en) Interconnect structure and method of fabricating same
KR20030027741A (ko) 다층 배선 구조의 반도체 장치 및 그 제조 방법
JP2000091422A (ja) 多層配線構造の製造方法
KR20020068958A (ko) 반도체 장치의 제조방법 및 반도체 장치
JP2002231808A (ja) 半導体装置及びその製造方法
US6524944B1 (en) Low k ILD process by removable ILD
KR20030000137A (ko) 반도체소자의 제조방법
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
Maier Polymers for microelectronics
KR100510915B1 (ko) 반도체 소자의 절연막 형성 방법
WO2001004954A1 (en) Semiconductor devices and process for manufacture
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
TW475211B (en) Forming method of borderless via
JP2003031566A (ja) 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20120328