KR100510915B1 - 반도체 소자의 절연막 형성 방법 - Google Patents

반도체 소자의 절연막 형성 방법 Download PDF

Info

Publication number
KR100510915B1
KR100510915B1 KR10-2003-0049466A KR20030049466A KR100510915B1 KR 100510915 B1 KR100510915 B1 KR 100510915B1 KR 20030049466 A KR20030049466 A KR 20030049466A KR 100510915 B1 KR100510915 B1 KR 100510915B1
Authority
KR
South Korea
Prior art keywords
insulating film
dielectric constant
low dielectric
forming
constant insulating
Prior art date
Application number
KR10-2003-0049466A
Other languages
English (en)
Other versions
KR20050009651A (ko
Inventor
황성보
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0049466A priority Critical patent/KR100510915B1/ko
Priority to US10/731,487 priority patent/US6946381B2/en
Publication of KR20050009651A publication Critical patent/KR20050009651A/ko
Application granted granted Critical
Publication of KR100510915B1 publication Critical patent/KR100510915B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 반도체 기판 상에 발포제가 포함된 저유전율 절연막을 형성하고, 듀얼 다마신 공정으로 저유전율 절연막에 콘택홀이나 트렌치를 형성한 후, 발포제가 포함된 저유전율 절연막을 다공질 저유전율 절연막으로 형성함으로써, 듀얼 다마신 공정에서 사용된 화학 물질이 다공질 저유전율 절연막의 기공에 잔류하는 것을 방지하여 콘택홀이나 트렌치에 형성되는 금속 배선이 부식되는 것을 방지하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Description

반도체 소자의 절연막 형성 방법{Method of forming a dielectric layer in a semiconductor device}
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 특히 절연막을 다공질 저유전율 절연막으로 형성하는 반도체 소자의 절연막 형성 방법에 관한 것이다.
금속 배선 사이에는 절연막이 형성되어 인접한 금속 배선들을 전기적으로 절연시킨다. 이때, 금속 배선/절연막/금속 배선의 구조는 커패시터의 상부 전극/유전체막/하부 전극의 구조와 유사하기 때문에 기생 커패시터가 형성된다. 이로 인해, 금속 배선의 저항 성분과 기생 커패시턴스에 의해 발생되는 RC 지연에 의하여 소자의 동작 속도가 저하되는 문제점이 발생된다. 뿐만 아니라, 금속 배선을 통해 전달되는 전기 신호에 영향을 주기 때문에 소자의 신뢰성이 저하된다.
이로 인해, 금속 배선 사이에 형성되는 절연막을 유전율이 낮은 저유전율 절연막으로 형성하고 있다. 하지만, 집적도가 높아져 배선 사이의 간격이 좁아지기 때문에, 유전율이 낮은 물질로 절연막을 형성하여 전체적인 유전율을 낮추는 방법으로 기생 커패시터가 형성되는 것을 방지하기에는 한계가 있다.
최근에는, 이러한 문제점을 해결하기 위하여, 유전율이 가장 낮은 공기가 포함된 다공질 저유전율 절연막을 형성하고 있다. 하지만, 듀얼 다마신 공정으로 다공질 저유전율 절연막에 콘택홀(또는, 비아홀)이나 트렌치를 형성하는 과정에, 절연막을 식각하기 위하여 사용된 화학 물질(Chemical)이 다공질 저유전율 절연막의 기공으로 유입되어 잔류되는 문제점이 발생된다.
이렇게, 기공에 화학 물질이 잔류되면, 후속 공정에서 형성되는 금속 배선이 화학 물질에 의해 부식되는 등 소자의 불량을 유발할 수 있다. 따라서, 다공질 저유전율 절연막의 표면에 치밀한 막을 형성해야 하며, 이로 인해 공정 단계가 복잡해지고, 공정 시간이 길어지게 된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 절연막 형성 방법은 반도체 기판 상에 발포제가 포함된 저유전율 절연막을 형성하고, 듀얼 다마신 공정으로 저유전율 절연막에 콘택홀이나 트렌치를 형성한 후, 발포제가 포함된 저유전율 절연막을 다공질 저유전율 절연막으로 형성함으로써, 듀얼 다마신 공정에서 사용된 화학 물질이 다공질 저유전율 절연막의 기공에 잔류하는 것을 방지하여 콘택홀이나 트렌치에 형성되는 금속 배선이 부식되는 것을 방지하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 발포제가 포함된 저유전율 절연막을 형성하는 단계와, 저유전율 절연막에 듀얼 다마신 패턴을 형성하는 단계, 및 발포제가 반응하여 기공이 형성되도록 열처리 공정을 실시하여 저 유전율 절연막을 다공질 저유전율 절연막으로 형성하는 단계를 포함한다.
상기에서, 발포제로 PMMA(ploy methyl metacrylate) 혼성 중합체(Copolymer) 와 지방족 화합물(Aliphatic) 또는 방향족 코어(Aromatic core)를 가지는 고분자(e-caprolactone)가 사용될 수 있다. 한편, 저유전율 절연막의 메트릭스로 메틸 실세스키옥산(Methyl Silsesquioxane)이 사용될 수 있다.
듀얼 다마신 패턴을 형성하는 공정은 발포제의 종류에 따라 발포제가 반응하지 않는 온도에서 실시되는 것이 바람직하다.
듀얼 다마신 패턴을 형성하는 공정이 -50℃ 내지 상온에서 실시되는 것이 바람직하다.
열처리 공정은 발포제의 종류에 따라 발포제가 충분히 반응할 수 있는 온도에서 실시되는 것이 바람직하다. 이때, 열처리 공정이 200℃ 내지 500℃의 온도에서 실시될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 트랜지스터, 플래시 메모리 셀 또는 금속 배선과 같이 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(101)의 전체 구조 상에 발포제가 포함된 저유전율 절연막(102)을 형성한다. 이때, 저유전율 절연막(102)은 트랙 장비에서 형성하는 것이 바람직하다.
발포제는 박막 내에 기공을 형성하기 위한 재료이다.
상기에서, SOD방식으로 저유전율 절연막을 도포하는 경우에는, 폴리머의 발포제를 혼합(Blending)하여 도포한 후, 후속 열처리로 열화시켜 휘발시킨다. 발포제로는 열적 안정성이 불안하여 약 400℃ 에서 열화되어 휘발되는 물질을 사용할 수 있다. 좀 더 구체적으로 예를 들면, 저유전율 절연막의 메트릭스(Matrix)로 메틸 실세스키옥산(Methyl Silsesquioxane; MSSQ)을 사용할 수 있으며, 발포제로는 PMMA(ploy methyl metacrylate) 혼성 중합체(Copolymer) 와 지방족 화합물(Aliphatic) 또는 방향족 코어(Aromatic core)를 가지는 고분자 등을 사용할 수 있다.
한편, 저유전율 절연막(102)을 PECVD법으로 증착하여 형성하는 경우에는, CHx기를 포함하는 전구체(Precursor)를 발포제로 사용할 수 있다. 이 경우, 증착 시 박막 내에 내포된 CH 일부(Fragment)가 휘발되어 기공이 형성되며, 구체적으로 예를 들면, 비닐(vinyl)기를 발포제로 사용할 수 있다.
도 1b를 참조하면, 듀얼 다마신 공정으로 저유전율 절연막(102)에 콘택홀이나 트렌치가 포함된 듀얼 다마신 패턴(103)을 형성한다. 이로써, 저유전율 절연막(102) 하부에 형성된 접합 영역(도시되지 않음)이 듀얼 다마신 패턴(103)을 통해 노출된다. 이때, 저유전율 절연막(102)에 기공이 형성되기 전에 듀얼 다마신 공정을 실시하기 때문에, 듀얼 다마신 공정이 완료된 후에는 듀얼 다마신 공정 시 사용된 화학 물질이 저유전율 절연막(102) 내부에 잔류되지 않고 완전히 제거된다.
여기서, 듀얼 다마신 공정을 고온에서 실시하면, 저유전율 절연막(102)에 포함된 발포제가 반응하여 저유전율 절연막(102) 내부에 기공이 형성될 수 있으므로, 듀얼 다마신 공정은 상온에서 실시하거나 발포제에 따라 발포제가 반응하지 않을 정도의 저온(예를 들면, -50℃)에서 실시하는 것이 바람직하다.
도 1c를 참조하면, 저유전율 절연막(102) 내부에 포함된 발포제가 반응하도록 열처리 공정을 실시하여 저유전율 절연막(102)에 수많은 기공(104a)이 포함된 다공질 저유전율 절연막(104)을 형성한다. 이때, 열처리 공정은 발포제에 따라 발포제가 충분히 반응할 수 있는 온도에서 실시하며, 200℃ 내지 500℃의 고온에서 실시하는 것이 바람직하다.
이로써, 기공에 화학물질이 잔류되는 것을 방지하면서, 듀얼 다마신 공정으로 유전율이 가장 낮은 공기가 포함된 다공질 저유전율 절연막(104)에 듀얼 다마신 패턴(103)이 형성된다.
상술한 바와 같이, 본 발명은 반도체 기판 상에 발포제가 포함된 저유전율 절연막을 형성하고, 듀얼 다마신 공정으로 저유전율 절연막에 콘택홀이나 트렌치를 형성한 후, 발포제가 포함된 저유전율 절연막을 다공질 저유전율 절연막으로 형성함으로써, 듀얼 다마신 공정에서 사용된 화학 물질이 다공질 저유전율 절연막의 기공에 잔류하는 것을 방지하여 콘택홀이나 트렌치에 형성되는 금속 배선이 부식되는 것을 방지하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 발포제가 포함된 저유전율 절연막
103 : 듀얼 다마신 패턴 104 : 다공질 저유전율 절연막
104a : 기공

Claims (5)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 발포제가 포함된 저유전율 절연막을 형성하는 단계;
    상기 저유전율 절연막에 듀얼 다마신 패턴을 형성하는 단계; 및
    상기 발포제가 반응하여 기공이 형성되도록 열처리 공정을 실시하여 상기 저 유전율 절연막을 다공질 저유전율 절연막으로 형성하는 단계를 포함하는 반도체 소자의 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 발포제로 PMMA(ploy methyl metacrylate) 혼성 중합체 와 지방족 화합물 또는 방향족 코어를 가지는 고분자가 사용되는 반도체 소자의 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 저유전율 절연막의 메트릭스로 메틸 실세스키옥산이 사용되는 반도체 소자의 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 듀얼 다마신 패턴을 형성하는 공정이 -50℃ 내지 상온에서 실시되는 반도체 소자의 절연막 형성 방법.
  5. 제 1 항에 있어서,
    상기 열처리 공정이 200℃ 내지 500℃의 온도에서 실시되는 반도체 소자의 절연막 형성 방법.
KR10-2003-0049466A 2003-07-18 2003-07-18 반도체 소자의 절연막 형성 방법 KR100510915B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0049466A KR100510915B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 절연막 형성 방법
US10/731,487 US6946381B2 (en) 2003-07-18 2003-12-10 Method of forming insulating film in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049466A KR100510915B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050009651A KR20050009651A (ko) 2005-01-25
KR100510915B1 true KR100510915B1 (ko) 2005-08-26

Family

ID=34056914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0049466A KR100510915B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 절연막 형성 방법

Country Status (2)

Country Link
US (1) US6946381B2 (ko)
KR (1) KR100510915B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US10566414B2 (en) * 2016-09-01 2020-02-18 International Business Machines Corporation BEOL capacitor through airgap metallization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001144A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
ATE323132T1 (de) * 1998-11-24 2006-04-15 Dow Global Technologies Inc Eine zusammensetzung enthaltend einen vernetzbaren matrixpercursor und eine porenstruktur bildendes material und eine daraus hergestellte poröse matrix
FR2789804B1 (fr) * 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6107357A (en) * 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6309957B1 (en) * 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
US6525428B1 (en) * 2002-06-28 2003-02-25 Advance Micro Devices, Inc. Graded low-k middle-etch stop layer for dual-inlaid patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001144A (ko) * 2000-06-26 2002-01-09 박종섭 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20050014389A1 (en) 2005-01-20
KR20050009651A (ko) 2005-01-25
US6946381B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
JP5308414B2 (ja) 半導体デバイスおよびその構造体の製造方法
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
JP2003332418A (ja) 半導体装置及びその製造方法
JP2007227720A (ja) 半導体装置とその製造方法
KR100510915B1 (ko) 반도체 소자의 절연막 형성 방법
KR20040055596A (ko) 반도체 장치 및 그 제조 방법
KR100448592B1 (ko) 반도체 소자의 구리배선 형성 방법
KR101060559B1 (ko) 반도체 소자의 절연막 및 그 형성 방법
KR100964194B1 (ko) 반도체 소자의 절연막 형성 방법
JP2001077329A (ja) 半導体装置及びその製造方法
KR101087509B1 (ko) 반도체 소자의 제조 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100680500B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100580775B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100314742B1 (ko) 반도체 소자의 제조방법
KR100940639B1 (ko) 반도체 소자의 제조 방법
KR20050063107A (ko) 반도체 소자의 제조 방법
KR100741271B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR20020002525A (ko) 반도체 소자의 층간절연막 형성 방법
KR20050046061A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006186003A (ja) 半導体装置及びその製造方法
KR19990001435A (ko) 반도체 장치의 비어 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 15