CN100541398C - 用于控制含多个核心的处理器的功率的装置及其控制方法 - Google Patents

用于控制含多个核心的处理器的功率的装置及其控制方法 Download PDF

Info

Publication number
CN100541398C
CN100541398C CNB2005100041746A CN200510004174A CN100541398C CN 100541398 C CN100541398 C CN 100541398C CN B2005100041746 A CNB2005100041746 A CN B2005100041746A CN 200510004174 A CN200510004174 A CN 200510004174A CN 100541398 C CN100541398 C CN 100541398C
Authority
CN
China
Prior art keywords
core
processor
mode
cores
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100041746A
Other languages
English (en)
Other versions
CN1641534A (zh
Inventor
吴长根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34622314&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100541398(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1020040002128A external-priority patent/KR100673690B1/ko
Priority claimed from KR1020040002127A external-priority patent/KR100793199B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1641534A publication Critical patent/CN1641534A/zh
Application granted granted Critical
Publication of CN100541398C publication Critical patent/CN100541398C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

用于控制具有多个核心的处理器的电源的装置和方法实施例例如可以根据处理器和电源模式的工作状态独立地控制单个或选择的核心以及与核心相对应的电源电路。用于控制具有多个核心的处理器电源的装置实施例可以包括多个电源单元，每一个都能独立地将电源提供给处理器中设置的多个核心，用于检查每个核心的使用状态、使用量和电源模式中的至少一项并用于开/关每个被检查核心的单元，以及与用于检查的单元相接触并用于响应于每个核心的开/关操作控制电源单元的单元。

Description

用于控制含多个核心的处理器的功率的装置及其控制方法
发明背景
发明领域
本发明涉及用于控制处理器功率的装置及其方法，尤其涉及用于控制含多个核心的处理器的功率的装置及其控制方法。
相关技术背景
一般，已广泛使用诸如笔记本计算机等的便携式计算机。便携式计算机使用容量有限的电池电源作为系统电源。如图1所示，由DC/DC转换器10转换和输出的DC电源通过处理器200中设置的电源输入单元20被提供给核心21。核心21使用DC电源工作。
近来，已开发了具有多个核心的处理器并将其商业化应用。如图2所示，含多个核心的处理器210包括第一核心21和第二核心22。第一和第二核心21和22使用从电源输入单元20提供的DC电源工作。
由于第一和第二核心21和22被设计成使用大量功率，第一和第二核心21和22使用第一DC/DC转换器10和第二DC/DC转换器11。这里，第一和第二DC/DC转换器10和11被交替开/关，从而将与总功率消耗的50％相对应的功率稳定地提供给系统中的每个元件。
但是，在不使用处理器210中的第一核心21和第二核心22之一时，例如仅使用第一核心21时，由于第一和第二DC/DC转换器10和11被交替地开/关，当前不使用的核心22会产生不必要的漏电流。因此，不能有效地使用容量有限的电池电源。
如上所述，相关技术的便携式计算机和处理器具有各种缺点。例如，由于不顾每个核心的使用状态(错误状态、使用量等等)和处理器中设置的电源管理模式而施加功率，会产生漏电流且不能有效地使用电源。
以上参考内容结合作为参考，其适用于附加或可选细节、特点和/或技术背景的合适教导。
发明内容
本发明的目的在于解决至少以上问题和/或缺点并提供至少以下描述的优点。
本发明的另一个目的在于提供一种用于控制具有多个核心的处理器的电源的装置以及用于基于每个核心的使用量或工作状态控制供电给具有多个核心的处理器的电源的方法。
本发明的另一个目的在于提供一种用于控制具有多个核心的处理器的电源的装置以及能根据电源模式控制核心和电源的其控制方法。
本发明的另一个目的在于提供一种用于控制具有多个核心的处理器的电源的装置以及用于控制供电给具有多个核心的处理器的电源，它独立地将电能供给多个核心中的每一个。
为了整体或部分地实现至少以上目的，提供了一种用于控制具有多个核心的处理器的电源的装置，其包括：多个电源装置，它们每一个都用于独立地将电源提供给一个处理器中设置的多个核心中的一个；用于检查每个核心的核心使用状态、核心电源模式或者核心使用量中的至少一个并用于开启/关闭所述每个核心的第一装置；以及用于根据所述每个核心的所述开/关操作控制多个电源装置的第二装置。
为了进一步整体或部分地实现至少以上目的，提供了一种用于控制具有多个核心的处理器的电源的方法，它包括：检查一个处理器中设置的多个核心中的每一个的使用状态；以及作为检查结果，独立地断开提供给当前不使用的至少一个核心的电源。
为了进一步整体或部分地实现至少以上目的，提供了一种用于控制具有多个核心的处理器的电源的方法，包括：检查具有多个核心的处理器的电源管理模式；以及根据检查的管理模式以及处理器的使用量，选择性地开启所述多个核心中的每一个核心。
为了进一步整体或部分地实现至少以上目的，提供了一种便携式计算机，它包括：第一电路，它被配置成确定单个处理器的多个核心的使用状态；以及第二电路，它被配置成根据相应的核心的使用状态，独立地将电源提供给至少两个核心。
将在以下的描述中阐述其它优点、目的和特点，且通过以下内容的审查或者通过从本发明的实施中学习，对于本技术领域内的熟练技术人员来说这些内容将变得显而易见。可以如所附权利要求书中特别指出地实现和获得本发明的目的和优点。
附图概述
将参考以下附图详细描述本发明，其中相同的标号表示相同的元件，其中：
图1是说明含一个核心的处理器的常规电源控制装置结构的示图；
图2是说明含多个核心的处理器的相关技术电源控制装置结构的示图；
图3是说明根据本发明含多个核心的处理器的电源控制装置的较佳实施例的结构的示图；
图4是根据本发明基于含多个核心的处理器中核心的使用的电源控制方法的较佳实施例的流程图；以及
图5和6是根据本发明基于多个核心和电源模式的使用的电源控制方法的较佳实施例的流程图。
具体实施方式
现在将描述根据本发明具有多个处理器的电源控制装置和方法的实施例。处理器可以是便携式计算机等等。首先，将描述电源管理模式。
在常规处理器的情况中，最大时钟频率是指定频率，诸如1.7GHz。此外，可变地控制该时钟频率。
例如，时钟频率可以被分类成范围从600MHz到最大1.7GHz的多个分级或速度，从而可以合适地操作处理器。与处理器的工作频率相对应，可以改变输入电压，以便控制处理器的速度和功率消耗。
在电池模式的情况下，可以将处理器的时钟频率减少到600MHz。此时，减少输入电压，从而将扩展电池的使用量或电池寿命。
在称作SpeedStep的过程中，实现上述功能。即，可以通过改变输入功率来改变处理的工作模式。上述操作模式可以被分成以下种类。
1.在最小频率和电压时操作最大电池模式。在增加电压的使用时，需要控制时钟频率。它被称作降级模式(Degrade Mode)。
2.在最小频率和电压时操作电池最佳模式。根据本发明的实施例，它意味着操作处理器的一个核心。它被称作恒定模式(Constant Mode)。
3.自动模式被引导到基于处理器的使用改变频率和电压。它被称作自适应模式(Adaptive Mode)。
4.在最大频率和最大电压时操作最大性能模式。根据本发明的实施例，它意味着操作处理器的多个核心。它被称作无模式(None Mode)。
图3是说明根据本发明实施例的含多个核心的处理器的电源控制装置结构的示图。例如，处理器300可以包括多个核心，诸如第一核心31和第二核心33。处理器300可以进一步包括用于将功率提供给第一核心31的第一电源输入单元30和用于将功率提供给第二核心33的第二电源输入单元32。
第一DC/DC转换器100优选与第一电源输入单元30连接，用于将DC分量应用于第一核心31。第二DC/DC转换器110优选与第二电源单元32连接，用于将DC电源应用于第二核心33。
如图3所示，DC/DC转换器100和110、电源输入部分30和32以及核心31和33可以相对应地彼此耦合。但是，本发明不限于此。操作系统OS中的装置驱动器50可以检查处理器300中提供的第一和第二核心31和33的使用状态(例如，使用的核心或不使用的核心的正常工作状态)。当在特定核心中出现指定或特定错误时，处理器的电源管理模式可以自动变成恒定模式，从而独立地关闭一个相应核心。
此外，嵌入的控制器40可以开/关第一和第二DC/DC转换器100和110。例如，可以根据与设备驱动器50对接的嵌入控制器40独立地关闭将电源提供给具有错误的核心的DC/DC转换器。
当在第一和第二核心中不出现错误时，设备驱动器50优选检查处理器300中设置的电源管理模式。例如，在设置无模式的情况下，可以开启第一和第二核心两者，且基于与嵌入控制器40的接口可以开启第一和第二DC/DC转换器100和110。
当处理器300的电源管理模式被设定为在本发明的实施例中首先实现的自适应模式时，可以开启第一和第二核心(或附加的一些)之间的一个核心，例如仅第一核心31，并且基于与嵌入控制器40的接口可以仅开启第一DC/DC转换器100。
可以检查第一核心的使用量。例如，当第一核心的使用量达到100％时，第一和第二核心31和33两者都被开启，且基于与嵌入控制器40的接口，第一和第二DC/DC转换器100和110两者都被开启。
根据本发明的一个实施例，可以在OS(操作系统)的设备驱动器、系统的BIOS(基本输入输出系统)或者EC(嵌入控制器)中执行ON/OFF控制信号。但是，本发明不限于此。
可以检查第一和第二核心的使用量(例如，处理器的总使用量)。例如，当处理器的总使用量低于50％时，优选仅开启第一核心31，且基于与嵌入控制器40的接口仅开启第一DC/DC转换器100。基于每个核心的使用状态以及各种电源管理模式，可以最佳地执行或组合地执行ON/OFF操作，从而可以减少或避免由于电流泄漏造成的电池功率消耗。可以在选择或最佳状态中保持处理器的性能。
现在将描述根据本发明实施例的操作。图4是根据本发明基于具有多个核心的处理器中的核心使用的电源控制方法实施例的流程图。电源控制方法的实施例可应用于图3的装置中，并将使用其进行描述。但是，本发明不限于此。
例如，在诸如笔记本计算机等的便携式计算机中，当执行电源和系统引导程序时(块S40)，嵌入控制器40可以允许第一和第二DC/DC转换器100和110被开启。此外，设备驱动器50可以允许处理器300中设置的第一和第二核心31和33被开启(块S41)。此外，设备驱动器50可以检查处理器中设置的第一和第二核心31和33的使用状态(例如，状况)(块S42)。作为检查结果，在检测到不使用核心的情况下(块S43)，例如，当正使用第一核心且第二核心没有使用时，设备驱动器50可以允许第一核心31保持开启状态并允许第二核心33被关闭(块S45)。
根据与嵌入控制器40的接口，设备驱动器50可以提供多个核心的使用状态。例如，设备驱动器可以通知嵌入控制器40一状态，即第一核心正在使用而第二核心没有使用。嵌入控制器40可以允许第一DC/DC转换器100保持开启状态，其中第一DC/DC转换器100将DC电源提供给当前正使用的第一核心，并可以允许第二DC/DC转换器110被关闭，其中第二DC/DC转换器110将DC电源提供给第二核心(块S46)。
此后，可以检查系统是否完成(例如，启用)(块S47)。当系统不打算被关闭时，优选通过没有关闭的核心基于恒定模式进行操作(块S48)。从块S48，控制可以跳到块S42。
可以由用户指定与核心相对的电源断开(例如，块S44)。例如，用户可以特定过程来断开提供给第二核心33的电源，且嵌入控制器40可以允许第二DC/DC转换器100关闭，其中第二DC/DC转换器110将电源提供给第二核心33，并可以基于与设备驱动器50的接口允许第二核心33关闭。
如上所述，图4的电源控制方法可以基于处理器中提供的每个核心的使用状态或用户的选择控制每个不必要(例如，不使用的)核心和DC/DC转换器被独立关闭。依次，可以有效地降低或避免电流的泄漏以及电池电源的额外消耗。
图5和6是示出根据本发明的基于多个核心的使用以及电源模式的电源控制方法的另一个实施例的流程图。可以将电源控制方法的实施例应用于图3的装置中，并将使用其进行描述。但是，本发明不限于此。
如图5和6所示，设备驱动器50可以检查处理器内部中提供的至少两个核心(例如，第一和第二核心31和33)的使用状态(块S50)。作为检查结果，当在一个核心中出现某一错误(例如，在第一核心31中出现错误)时(块S51)，设备驱动器50可以允许处理器300的电源管理模式被自动设定为所选模式(例如，恒定模式)。随后，可以关闭第一核心31并可以关闭相应的第一DC/DC转换器100(块S52)。
如上所述，电流泄漏不由具有错误的第一核心31和适于施加响应于第一核心的电源的第一DC/DC转换器100产生。此外，可以通过没有任何错误的附加核心(例如第二核心33)实现正常操作。
随后，可以针对至少两个核心中的每一个中的错误执行检查(块S53)。作为检查结果，例如，在两个核心(例如，所有处理器核心)中都出现错误的情况下，在第一和第二核心31和33两者中出现错误(块S53)，它可以被判断为系统故障(块S54)。
作为检查结果，当核心中没有出现错误时，设备驱动器50可以确认所选择(块S53)的电源管理模式(例如，处理器300中设定的)。例如，可以根据用户选择将电源管理模式设定为无模式，恒定模式或自适应模式等等。
确认的电源管理模式可以是(例如，设定)无模式(块S55)，其中设备驱动器50可以允许第一和第二核心31和33被开启并根据与嵌入控制器40的接口允许第一和第二DC/DC转换器100和110被开启。因此，第一和第二核心31和33两者(例如，所有核心)都被操作以实现处理器中更高或最大的性能(块S56)。在这种情况中，会产生额外的功率消耗。
确认的电源管理模式可以是(例如，设定)自适应模式(块S58)，其中设备驱动器50可以允许特定的核心中的预设核心/子集(例如第一核心31)被开启并基于与嵌入控制器40的接口允许第一DC/DC转换器100被开启(块S59)。
此外，可以检查预设核心的使用量(块S60、S62)。例如，当第一核心的使用量达到100％时(块S60)，被关闭的附加的一个或多个核心(例如，第二核心33)可以被开启，从而开启第一和第二核心(例如，附加的)两者。根据与嵌入控制器40的接口，被关闭的第二DC/DC转换器110可以被开启，从而第一和第二DC/DC转换器100和110两者可以被开启。
当多个核心(例如，第一和第二核心31和33两者)被开启时，设备驱动器50分别检查核心的使用量(例如，第一和第二核心)，从而检查处理器的总使用量。例如，作为检查结果，当处理器的总使用量低于指定量(例如，50％)(块S62)时，可以关闭第二核心33，并根据与嵌入控制器40的接口关闭第二DC/DC转换器110(块S63)。
在无模式或自适应模式中，当在两个核心中的一个内出现错误时，设备驱动器50可以允许电源管理模式被自动设定成恒定模式，从而关闭具有错误的核心，以及关闭将电源提供给核心的DC/DC转换器。可以重复执行以上操作(块S57)。
因此，当在自适应模式中设定处理器的电源管理模式时，根据正使用的核心的使用量或者处理器的总使用量，设备驱动器50可以允许第一和第二核心(例如，多个核心)被选择性地开启/关闭。嵌入控制器40可以允许第一和第二DC/DC转换器被选择性地开启/关闭以减少或最小化漏电流造成的电池功率消耗。因此，可以改善或优化处理器的性能。
根据本发明的实施例涉及具有多个核心的处理器的电源控制装置和方法。在根据本发明实施例的具有多个核心的处理器中，可以根据使用量和核心的工作状态中选择的至少一个成份控制应用于核心的功率。还可以根据电源模式控制核心。但是，本发明不限于此，可以使用其它用户选择或系统标准来独立控制多个核心中每一个的工作。
本说明书中对“一个实施例”、“一实施例”、“实例性实施例”等等的参考表示结合本发明的至少一个实施例中包含的实施例所描述的特定特点、结构或特征。说明书中各处这些短语的出现不必然表示相同的实施例。此外，当结合任何实施例描述特定特点、结构或特征时，它们都在本技术领域内熟练技术人员的范围之内，以结合其它实施例实现这种特点、结构或特征。此外，为便于理解，特定方法步骤已被描述成分开的步骤；但是，这些分开描述的步骤不应认为是在其执行中必然的顺序。这样，某些步骤能按交替的顺序、同时等等地执行。
如上所述，本发明的实施例具有各种优点。在根据本发明的实施例中，可以检查与一个处理器中设置的核心有关的使用状态，从而可以断开到当前不使用的核心的电源。此外，可以独立地断开提供给用户指明的指定核心的电源。可以检查一个处理器中提供的核心的使用状态，且直接禁用具有错误的核心并可以禁用(例如，关闭)将相应电源提供给禁用核心的电源装置。可以根据处理器中设定的电源管理模式开启/关闭核心。根据处理器的使用量选择性地开启/关闭核心同时开启/关闭与其相对应的DC/DC转换器。此外，可以减少或避免由于至少一个不必要的核心和电源装置造成的漏电流，并有效地使用处理器。因此，根据实施例，基于与处理器的工作状态和电源模式相匹配的电源的使用，可以有效地使用电源。
前述实施例和优点仅仅是实例性的而不限制本发明。本教导可以方便地应用于其类型的装置。本发明的描述旨在是说明性的，而非限制权利要求书的范围。许多可选方案、修改和变化都是本技术领域内的熟练技术人员显而易见的。在所附权利要求书中，装置加功能短语旨在覆盖这里所描述的结构，且不仅是结构等效物而且是等效结构。

Claims (19)

1.一种用于控制具有多个核心的处理器的电源的装置，其特征在于，包括：
多个电源装置，它们每一个都用于独立地将电源提供给一个处理器中设置的多个核心中的一个；
用于检查每个核心的状态或者处理器电源模式中的至少一个的装置；以及
用于根据与所述用于检查的装置的接口控制所述多个电源装置的装置；
其中处理器电源模式是选自以下的至少一项：(1)无模式，(2)自适应模式，其中性能需要响应于当前处理器使用量而变化，以及(3)省电模式，它包括恒定模式或降级模式以减少处理器的功率消耗。
2.如权利要求1所述的装置，其特征在于，所述电源装置包括多个DC/DC转换器和电源输入单元。
3.如权利要求1所述的装置，其特征在于，所述用于检查的装置是多个设备驱动器。
4.如权利要求1所述的装置，其特征在于，所述用于检查的装置是至少一个设备驱动器。
5.如权利要求4所述的装置，其特征在于，所述电源装置包括多个DC/DC转换器和电源输入单元，其中所述DC/DC转换器和与多个电源装置相对应的电源输入单元相互连接。
6.一种用于控制具有多个核心的处理器的电源的方法，其特征在于，包括：
检查一个处理器中设置的多个核心中的每一个的使用状态；
作为检查结果，独立地断开提供给当前不使用的至少一个核心的电源；以及
根据处理器的电源管理模式独立地设定至少一个核心的使用状态，所述电源管理模式是选自以下的至少一个：(1)无模式，(2)自适应模式，其中性能需要响应于当前处理器使用量而变化，以及(3)省电模式，它包括恒定模式或降级模式以减少处理器的功率消耗，
其中一设备驱动器分别执行所述核心的开启/关闭控制以及使用状态检查或使用量检查，且其中嵌入控制器根据与所述设备驱动器的接口执行向所述核心供电的DC/DC转换器的开启/关闭控制。
7.如权利要求6所述的方法，其特征在于，操作系统OS中提供的所述设备驱动器检查所述一个处理器中提供的多个核心中当前不使用的所述至少一个核心。
8.如权利要求7所述的方法，其特征在于，当OS中提供的设备驱动器关闭当前不使用的所述至少一个核心时，嵌入控制器独立地关闭供电给所述至少一个核心的相应电源。
9.如权利要求8所述的方法，其特征在于，独立地断开提供给多个核心中用户所选择的核心的电源。
10.如权利要求6所述的方法，其特征在于，包括在核心中出现错误时，停止所述核心的使用。
11.如权利要求10所述的方法，其特征在于，包括在所有多个核心中出现错误时，确定系统故障。
12.一种用于控制具有多个核心的处理器的电源的方法，其特征在于，包括：
检查具有多个核心的处理器的电源管理模式；以及
根据检查的管理模式以及处理器的使用量，选择性地开启所述多个核心中的每一个核心；
其中所述检查电源管理模式的步骤包括检查电源管理模式是否是选自以下的至少一个：(1)无模式，(2)自适应模式，其中性能需要响应于当前处理器使用量而变化，以及(3)省电模式，它包括恒定模式或降级模式以减少处理器的功率消耗，
其中一设备驱动器分别执行所述处理器的核心的开启/关闭控制以及使用量检查，且其中嵌入控制器根据与所述设备驱动器的接口执行向所述核心供电的DC/DC转换器的开启/关闭控制。
13.如权利要求12所述的方法，其特征在于，所述检查处理器的电源管理模式的步骤包括检查处理器中设定的电源管理模式是无模式还是自适应模式。
14.如权利要求13所述的方法，其特征在于，当检查的电源管理模式是无模式时，操作系统OS的设备驱动器开启所有核心，且嵌入控制器开启所有的多个DC/DC转换器，其中每个DC/DC转换器分别将电源提供给所述多个核心中的一个。
15.如权利要求13所述的方法，其特征在于，当电源管理模式是自适应模式时，开启多个核心中单个所选的核心，包括：
确定所选核心的使用量；
当使用量大于第一指定值时，启用至少一个附加核心；以及
当处理器使用量低于第二指定值时，禁用所述至少一个附加核心。
16.如权利要求13所述的方法，其特征在于，当设定的电源管理模式是无模式或自适应模式时，在指定核心中出现错误时，电源管理模式被自动设定为恒定模式，并关闭具有错误的指定核心，且关闭将电源提供给具有错误的核心的DC/DC转换器。
17.如权利要求12所述的方法，其特征在于，设备驱动器分别执行所述处理器的核心的开启/关闭控制和使用量检查，且经所述接口与所述设备驱动器连接的嵌入控制器分别执行将电源提供给核心的DC/DC转换器的开启/关闭控制。
18.一种便携式计算机，其特征在于，包括：
第一电路，它被配置成确定单个处理器的多个核心的使用状态；以及
第二电路，它被配置成根据相应的核心的使用状态，独立地将电源提供给至少两个核心；
其中，第二电路被配置成根据处理器的电源管理模式操作，其中电源管理模式是选自以下的至少一个：(1)无模式，(2)自适应模式，其中性能需要响应于当前处理器使用量而变化，以及(3)省电模式，它包括恒定模式或降级模式以减少处理器的功率消耗，
其中所述第一电路分别执行所述核心的开启/关闭控制以及使用状态检查，且其中所述第二电路根据与设备驱动器的接口执行向所述核心供电的DC/DC转换器的开启/关闭控制。
19.如权利要求18所述的便携式计算机，其特征在于，使用状态包括核心使用状态和核心使用量。
CNB2005100041746A 2004-01-13 2005-01-13 用于控制含多个核心的处理器的功率的装置及其控制方法 Expired - Fee Related CN100541398C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2004-0002127 2004-01-13
KR10-2004-0002128 2004-01-13
KR1020040002128 2004-01-13
KR1020040002128A KR100673690B1 (ko) 2004-01-13 2004-01-13 복수의 코어가 구비된 프로세서의 전원 제어방법
KR1020040002127 2004-01-13
KR1020040002127A KR100793199B1 (ko) 2004-01-13 2004-01-13 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법

Publications (2)

Publication Number Publication Date
CN1641534A CN1641534A (zh) 2005-07-20
CN100541398C true CN100541398C (zh) 2009-09-16

Family

ID=34622314

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100041746A Expired - Fee Related CN100541398C (zh) 2004-01-13 2005-01-13 用于控制含多个核心的处理器的功率的装置及其控制方法

Country Status (4)

Country Link
US (1) US7636863B2 (zh)
EP (1) EP1555595A3 (zh)
CN (1) CN100541398C (zh)
TW (1) TWI278740B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US20050213380A1 (en) * 2002-04-04 2005-09-29 Kazuya Taniguchi Multiple power source-semiconductor integrated circuit
BR0315624A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Sistema de processamento em computador personalizável robusto
CN1729734B (zh) 2002-10-22 2011-01-05 贾森·A·沙利文 用于提供动态模块处理单元的系统及方法
EP1557075A4 (en) * 2002-10-22 2010-01-13 Sullivan Jason CONTROL MODULE NOT ASSOCIATED WITH PERIPHERALS HAVING IMPROVED HEAT DISSIPATION PROPERTIES
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
KR100663864B1 (ko) * 2005-06-16 2007-01-03 엘지전자 주식회사 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
GB0519981D0 (en) 2005-09-30 2005-11-09 Ignios Ltd Scheduling in a multicore architecture
JP4764144B2 (ja) * 2005-11-18 2011-08-31 株式会社東芝 情報処理装置およびプロセッサ制御方法
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
JP2007328461A (ja) * 2006-06-06 2007-12-20 Matsushita Electric Ind Co Ltd 非対称マルチプロセッサ
US7721119B2 (en) * 2006-08-24 2010-05-18 International Business Machines Corporation System and method to optimize multi-core microprocessor performance using voltage offsets
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7990724B2 (en) 2006-12-19 2011-08-02 Juhasz Paul R Mobile motherboard
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
EP2003534A3 (en) 2007-06-11 2009-02-18 MediaTek Inc. Method of and apparatus for reducing power consumption within an integrated circuit.
US7895455B2 (en) * 2007-06-25 2011-02-22 Hewlett-Packard Development Company, L.P. Dynamic converter control for efficient operation
US8151122B1 (en) * 2007-07-05 2012-04-03 Hewlett-Packard Development Company, L.P. Power budget managing method and system
US7877620B2 (en) * 2007-08-17 2011-01-25 International Business Machines Corporation Managing power in a parallel computer
US8055822B2 (en) 2007-08-21 2011-11-08 International Business Machines Corporation Multicore processor having storage for core-specific operational data
JP5182792B2 (ja) * 2007-10-07 2013-04-17 アルパイン株式会社 マルチコアプロセッサ制御方法及び装置
US8578193B2 (en) 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
DE102008061034B3 (de) 2008-12-08 2010-04-08 Fujitsu Siemens Computers Gmbh Anordnung umfassend wenigstens zwei Stromversorgungseinheiten und wenigstens eine Strom verbrauchende Komponente, Computersystem sowie Verfahren zur Steuerung einer Anordnung
US9047360B2 (en) 2008-12-08 2015-06-02 Fujitsu Technology Solutions Intellectual Property Gmbh Apparatus and method for controlling a computer system with at least two power supply units
US20100153763A1 (en) * 2008-12-11 2010-06-17 Kapil Sood Method and apparatus to modulate multi-core usage for energy efficient platform operations
US8122269B2 (en) * 2009-01-07 2012-02-21 International Business Machines Corporation Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores
US8276015B2 (en) * 2009-02-23 2012-09-25 International Business Machines Corporation Managing the power-performance range of an application
US7996694B2 (en) 2009-06-05 2011-08-09 Apple Inc. Dark wake
IT1394682B1 (it) * 2009-07-10 2012-07-13 Agostinelli Apparato e metodo per l'alimentazione disaccoppiata di circuiti elettronici.
US8943347B2 (en) 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8316255B2 (en) * 2009-09-09 2012-11-20 Ati Technologies Ulc Method and apparatus for responding to signals from a disabling device while in a disabled state
US8543857B2 (en) * 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
US20110307746A1 (en) * 2010-06-07 2011-12-15 Sullivan Jason A Systems and Methods for Intelligent and Flexible Management and Monitoring of Computer Systems
CN102314208B (zh) * 2010-06-30 2016-08-03 重庆重邮信科通信技术有限公司 一种动态调整嵌入式设备频率电压的方法及装置
US20130124890A1 (en) * 2010-07-27 2013-05-16 Michael Priel Multi-core processor and method of power management of a multi-core processor
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9268611B2 (en) 2010-09-25 2016-02-23 Intel Corporation Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
CN102445953B (zh) * 2010-09-30 2016-08-03 重庆重邮信科通信技术有限公司 一种嵌入式设备时钟源的调整方法
WO2012054019A1 (en) * 2010-10-19 2012-04-26 Hewlett-Packard Development Company, L.P. Systems and methods for predictive control of power efficiency
CN102780563A (zh) * 2011-05-12 2012-11-14 国基电子（上海）有限公司 多核网络设备及其省电方法
CN102841808B (zh) * 2011-06-21 2017-12-08 技嘉科技股份有限公司 电脑系统的效能提升方法及其电脑系统
KR20130002046A (ko) * 2011-06-28 2013-01-07 삼성전자주식회사 멀티 코어를 포함하는 저장 장치의 전력 관리 방법
WO2013013410A1 (zh) * 2011-07-28 2013-01-31 天津海润恒通高性能计算系统科技有限公司 一种节省功率的模式切换方法及设备
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
WO2013101193A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Method and device for managing hardware errors in a multi-core environment
US9134787B2 (en) * 2012-01-27 2015-09-15 Nvidia Corporation Power-gating in a multi-core system without operating system intervention
KR101655137B1 (ko) 2012-02-04 2016-09-07 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 칩 멀티프로세서에서 코어-수준 동적 전압과 주파수 스케일링
CN102609075A (zh) * 2012-02-21 2012-07-25 李�一 多核处理器电源管理电路
CN104246645B (zh) * 2012-03-28 2017-03-29 英特尔公司 用于原子频率和电压改变的方法和装置
CN102789301A (zh) * 2012-05-17 2012-11-21 江苏中科梦兰电子科技有限公司 一种计算机的电源管理方法
KR101975288B1 (ko) 2012-06-15 2019-05-07 삼성전자 주식회사 멀티 클러스터 프로세싱 시스템 및 그 구동 방법
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US8996902B2 (en) 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
US9465620B2 (en) * 2012-12-20 2016-10-11 Intel Corporation Scalable compute fabric
CN103914121B (zh) * 2013-01-04 2017-04-19 华为技术有限公司 多机系统、用于优化多机系统功耗的方法及装置
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
CN103699207A (zh) * 2013-12-27 2014-04-02 贝壳网际（北京）安全技术有限公司 电子设备控制方法及装置
WO2015116180A1 (en) * 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Functional unit promotion to management unit
US9910683B2 (en) * 2014-03-28 2018-03-06 Lenovo (Singapore) Pte. Ltd. Dynamic application optimization
US9684294B2 (en) * 2015-01-09 2017-06-20 Tyco Safety Products Canada Ltd. Multi-core processor for optimized power consumption in a security and home automation system
JP2017046084A (ja) * 2015-08-25 2017-03-02 コニカミノルタ株式会社 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US11079832B2 (en) * 2018-12-07 2021-08-03 Canon Kabushiki Kaisha Image forming apparatus that performs AC-DC and DC-DC voltage conversions, and having a power supply that reduces power consumption in low consumption power mode
US10948934B1 (en) * 2019-11-08 2021-03-16 Alpha And Omega Semiconductor (Cayman) Limited Voltage regulator with piecewise linear loadlines

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
JPH07325788A (ja) 1994-06-02 1995-12-12 Hitachi Ltd マルチプロセッサ
US5784628A (en) * 1996-03-12 1998-07-21 Microsoft Corporation Method and system for controlling power consumption in a computer system
US5915082A (en) * 1996-06-07 1999-06-22 Lockheed Martin Corporation Error detection and fault isolation for lockstep processor systems
JP2001109729A (ja) * 1999-10-12 2001-04-20 Nec Corp マルチプロセッサシステムにおける消費電力制御装置および方法
US6396169B1 (en) * 2000-02-29 2002-05-28 3Com Corporation Intelligent power supply control for electronic systems requiring multiple voltages
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6920581B2 (en) * 2002-01-02 2005-07-19 Intel Corporation Method and apparatus for functional redundancy check mode recovery
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
US7100060B2 (en) * 2002-06-26 2006-08-29 Intel Corporation Techniques for utilization of asymmetric secondary processing resources
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特開平7-325788A 1995.12.12

Also Published As

Publication number Publication date
TW200523725A (en) 2005-07-16
TWI278740B (en) 2007-04-11
EP1555595A2 (en) 2005-07-20
EP1555595A3 (en) 2011-11-23
US7636863B2 (en) 2009-12-22
CN1641534A (zh) 2005-07-20
US20050154931A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
CN100541398C (zh) 用于控制含多个核心的处理器的功率的装置及其控制方法
US7069463B2 (en) Bus clock controlling apparatus and method
CN105469748B (zh) 用于显示器背光的非对称多阶段升压
JP2747971B2 (ja) 携帯用情報処理機器の電源供給装置およびその駆動方法
US7049802B2 (en) Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
CN106329962A (zh) 电源装置和图像形成装置
EP2226699A2 (en) Apparatus and method for supplying power to electronic device
CN102414970A (zh) 开关电源中的能量高效备用模式
CN1443319A (zh) 处理器控制电压的系统中提供决定开启电压的方法及装置
US7523328B2 (en) Computer power control
CN102823143A (zh) 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
CN100437433C (zh) Java加速器环境中功率管理的系统和方法
JP2006134338A (ja) コンピュータおよびその制御方法｛ｃｏｍｐｕｔｅｒａｎｄｃｏｎｔｒｏｌｍｅｔｈｏｄｔｈｅｒｅｏｆ｝
JP2008072850A (ja) 昇降圧ｄｃ−ｄｃコンバータ
KR100736748B1 (ko) 컴퓨터 및 그 제어방법
CN105827112A (zh) 一种具有低功耗特性的buck变换器
WO2011000796A1 (en) Methods and systems for use-case aware voltage selection
CN112769336A (zh) 动态调节谐振功率转换器
WO2014116823A2 (en) Boost converter topology for high efficiency and low battery voltage support
JP2004215413A (ja) 電子機器および電子機器の電力制御方法
JPS63172345A (ja) スイツチデ−タ入力装置
EP2437139B1 (en) Power management method and apparatus
US20180062406A1 (en) Charging device and control method thereof
EP2405318A1 (en) Power-supply circuit
Monticelli Taking a system approach to energy management

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20210113