JPH07325788A - マルチプロセッサ - Google Patents
マルチプロセッサInfo
- Publication number
- JPH07325788A JPH07325788A JP6121292A JP12129294A JPH07325788A JP H07325788 A JPH07325788 A JP H07325788A JP 6121292 A JP6121292 A JP 6121292A JP 12129294 A JP12129294 A JP 12129294A JP H07325788 A JPH07325788 A JP H07325788A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cpu core
- risc
- multiprocessor
- cisc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【目的】 アーキテクチャの異なる複数のプロセッサの
ＣＰＵコアを融合させたマルチプロセッサの電力消費の
大幅な低減を行う。 【構成】 本発明のマルチプロセッサは、ＲＩＳＣ−Ｅ
ＮＡＢＬＥフラグ１０が“０”のとき、ＣＩＳＣプロセ
ッサ１００の処理が有効となり、また、該フラグ１０が
“１”の場合、ＲＩＳＣプロセッサ２００が有効となる
ように動作する。前記フラグは、ＣＩＳＣプロセッサに
より制御される。また、ＣＩＳＣプロセッサの処理が有
効な場合、ＲＩＳＣプロセッサの電源供給部１２００か
らの電源の供給を停止する処理が行われる。これによ
り、プロセッサ全体として電力消費の大幅な低減を行う
ことができる。
ＣＰＵコアを融合させたマルチプロセッサの電力消費の
大幅な低減を行う。 【構成】 本発明のマルチプロセッサは、ＲＩＳＣ−Ｅ
ＮＡＢＬＥフラグ１０が“０”のとき、ＣＩＳＣプロセ
ッサ１００の処理が有効となり、また、該フラグ１０が
“１”の場合、ＲＩＳＣプロセッサ２００が有効となる
ように動作する。前記フラグは、ＣＩＳＣプロセッサに
より制御される。また、ＣＩＳＣプロセッサの処理が有
効な場合、ＲＩＳＣプロセッサの電源供給部１２００か
らの電源の供給を停止する処理が行われる。これによ
り、プロセッサ全体として電力消費の大幅な低減を行う
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、命令処理方式の異なる
複数のＣＰＵコアを含むマイクロプロセッサに係り、特
に、省消費電力化を図ったマルチプロセッサに関する。
複数のＣＰＵコアを含むマイクロプロセッサに係り、特
に、省消費電力化を図ったマルチプロセッサに関する。
【０００２】
【従来の技術】一般に、マイクロプロセッサとして、そ
の計算機アーキテクチャの相違により、ＣＩＳＣプロセ
ッサと呼ばれるものとＲＩＳＣプロセッサと呼ばれるも
のとが知られている。
の計算機アーキテクチャの相違により、ＣＩＳＣプロセ
ッサと呼ばれるものとＲＩＳＣプロセッサと呼ばれるも
のとが知られている。
【０００３】そして、複数のＣＰＵコアを含むマルチプ
ロセッサは、通常、ＣＩＳＣプロセッサならばＣＩＳＣ
プロセッサのみを、ＲＩＳＣプロセッサならば、ＲＩＳ
Ｃプロセッサのみを複数接続して構成されたマルチプロ
セッサであり、プロセッサ間で通信を行うことにより、
プロセッサに並列動作を行わせ、これにより、性能向上
を図ることができるようにしたものである。
ロセッサは、通常、ＣＩＳＣプロセッサならばＣＩＳＣ
プロセッサのみを、ＲＩＳＣプロセッサならば、ＲＩＳ
Ｃプロセッサのみを複数接続して構成されたマルチプロ
セッサであり、プロセッサ間で通信を行うことにより、
プロセッサに並列動作を行わせ、これにより、性能向上
を図ることができるようにしたものである。
【０００４】ところで、最近、ＣＩＳＣプロセッサのＣ
ＰＵコアとＲＩＳＣプロセッサのＣＰＵコアとを融合さ
せた、すなわち、異なるアーキテクチャを持つプロセッ
サを相互に接続したマイクロプログラム制御のマルチプ
ロセッサが、例えば、特願平４−３２３３３２号等とし
て提案されている。
ＰＵコアとＲＩＳＣプロセッサのＣＰＵコアとを融合さ
せた、すなわち、異なるアーキテクチャを持つプロセッ
サを相互に接続したマイクロプログラム制御のマルチプ
ロセッサが、例えば、特願平４−３２３３３２号等とし
て提案されている。
【０００５】前述のマルチプロセッサは、従来からのＣ
ＩＳＣプロセッサのアプリケーションプログラム資産を
活かすことが可能で、かつ、ＲＲ型演算、浮動小数点演
算等について、ＲＩＳＣプロセッサを用いたより効率的
なデータ処理を行うことができるという利点を有する今
までに無い考え方のマイクロプログラム制御方式のプロ
セッサである。
ＩＳＣプロセッサのアプリケーションプログラム資産を
活かすことが可能で、かつ、ＲＲ型演算、浮動小数点演
算等について、ＲＩＳＣプロセッサを用いたより効率的
なデータ処理を行うことができるという利点を有する今
までに無い考え方のマイクロプログラム制御方式のプロ
セッサである。
【０００６】しかし、前述のマルチプロセッサは、アー
キテクチャの異なるＣＰＵコアによるプロセッサが、相
互に排反的に動作するものであるが、使用されていない
側のプロセッサも、その間電力を消費しているという問
題点を有している。
キテクチャの異なるＣＰＵコアによるプロセッサが、相
互に排反的に動作するものであるが、使用されていない
側のプロセッサも、その間電力を消費しているという問
題点を有している。
【０００７】従来、一般に、この種のプロセッサは、節
電以上にその性能が重視される傾向にあったが、近年、
スウエーデンのＮＵＴＥＫ（National Board for Indus
trialand Technical Development）、アメリカの“ＥＮ
ＥＲＧＹ−ＳＴＡＲ”等により、国策としての省電力化
政策が行われるようになっており、プロセッサの節電
は、必要条件の１つになってきている。
電以上にその性能が重視される傾向にあったが、近年、
スウエーデンのＮＵＴＥＫ（National Board for Indus
trialand Technical Development）、アメリカの“ＥＮ
ＥＲＧＹ−ＳＴＡＲ”等により、国策としての省電力化
政策が行われるようになっており、プロセッサの節電
は、必要条件の１つになってきている。
【０００８】ところで、プロセッサの省電力化の一般的
な従来技術として、プロセッサが起動されない場合に、
マシンサイクルを下げる、あるいは、一時的にキャッシ
ュをオフにするという方法が知られている。これらの方
法は、この種のプロセッサチップに使用されているＣＭ
ＯＳデバイス回路の特徴として、動作サイクルが高くな
ることに比例して発熱が大きくなることと、ＲＡＭ部の
発熱が大きいことに注目して採用された技術である。
な従来技術として、プロセッサが起動されない場合に、
マシンサイクルを下げる、あるいは、一時的にキャッシ
ュをオフにするという方法が知られている。これらの方
法は、この種のプロセッサチップに使用されているＣＭ
ＯＳデバイス回路の特徴として、動作サイクルが高くな
ることに比例して発熱が大きくなることと、ＲＡＭ部の
発熱が大きいことに注目して採用された技術である。
【０００９】前述した従来技術による省電力化の方法
は、ＰＡ−ＲＩＳＣ、Ｐｅｎｔｉｕｍといったマイクロ
プロセッサに採用されており、このような技術は、日経
エレクトロニクス１９９３．９．１３（ＮＯ．５９０）
等に記載されて知られている。
は、ＰＡ−ＲＩＳＣ、Ｐｅｎｔｉｕｍといったマイクロ
プロセッサに採用されており、このような技術は、日経
エレクトロニクス１９９３．９．１３（ＮＯ．５９０）
等に記載されて知られている。
【００１０】しかし、提案されている異なるアーキテク
チャを持つＣＰＵコアを含むマルチプロセッサに前述し
た従来技術による省電力化の方法を採用しようとする
と、マルチプロセッサ全体が起動されていない場合にし
か、省電力化を図ることができず、動作していない側の
ＣＰＵコアによる電力消費を低減することができないも
のである。
チャを持つＣＰＵコアを含むマルチプロセッサに前述し
た従来技術による省電力化の方法を採用しようとする
と、マルチプロセッサ全体が起動されていない場合にし
か、省電力化を図ることができず、動作していない側の
ＣＰＵコアによる電力消費を低減することができないも
のである。
【００１１】
【発明が解決しようとする課題】提案されているＣＩＳ
ＣプロセッサのＣＰＵコアとＲＩＳＣプロセッサのＣＰ
Ｕコアを融合させたマルチプロセッサは、各プロセッサ
の動作が排反に行われており、このような状態におい
て、ＣＰＵコアが使用されない場合でも、そのプロセッ
サは、実際には有効でない命令列の読み出しまで行って
おり、不必要な電力を消費するという問題点を有してい
る。
ＣプロセッサのＣＰＵコアとＲＩＳＣプロセッサのＣＰ
Ｕコアを融合させたマルチプロセッサは、各プロセッサ
の動作が排反に行われており、このような状態におい
て、ＣＰＵコアが使用されない場合でも、そのプロセッ
サは、実際には有効でない命令列の読み出しまで行って
おり、不必要な電力を消費するという問題点を有してい
る。
【００１２】本発明の目的は、提案されているＣＩＳＣ
プロセッサのＣＰＵコアとＲＩＳＣプロセッサのＣＰＵ
コアとを融合させたマルチプロセッサにおいて、使用さ
れていない側のプロセッサのＣＰＵコアの消費電力を大
幅に低減して、マルチプロセッサ全体の電力消費の大幅
な低減を行うことを可能にしたマルチプロセッサを提供
することにある。
プロセッサのＣＰＵコアとＲＩＳＣプロセッサのＣＰＵ
コアとを融合させたマルチプロセッサにおいて、使用さ
れていない側のプロセッサのＣＰＵコアの消費電力を大
幅に低減して、マルチプロセッサ全体の電力消費の大幅
な低減を行うことを可能にしたマルチプロセッサを提供
することにある。
【００１３】
【課題を解決するための手段】本発明が適用されるマル
チプロセッサは、ＣＩＳＣプロセッサのＣＰＵコアとＲ
ＩＳＣプロセッサのＣＰＵコアとをマルチプロセッサ構
成で内蔵し、ＣＩＳＣプロセッサのＣＰＵコアからＲＩ
ＳＣプロセッサのＣＰＵコアを起動するマイクロプログ
ラムと、ＲＩＳＣプロセッサからＣＩＳＣプロセッサへ
の処理完了報告を可能とするマイクロプログラムと、Ｒ
ＩＳＣプロセッサ動作が有効であるか否かを示すＲＩＳ
ＣプロセッサＥnable bit とを備え、ＣＩＳＣプロセッ
サとＲＩＳＣプロセッサの処理を切り替えることが可能
に構成されたものである。
チプロセッサは、ＣＩＳＣプロセッサのＣＰＵコアとＲ
ＩＳＣプロセッサのＣＰＵコアとをマルチプロセッサ構
成で内蔵し、ＣＩＳＣプロセッサのＣＰＵコアからＲＩ
ＳＣプロセッサのＣＰＵコアを起動するマイクロプログ
ラムと、ＲＩＳＣプロセッサからＣＩＳＣプロセッサへ
の処理完了報告を可能とするマイクロプログラムと、Ｒ
ＩＳＣプロセッサ動作が有効であるか否かを示すＲＩＳ
ＣプロセッサＥnable bit とを備え、ＣＩＳＣプロセッ
サとＲＩＳＣプロセッサの処理を切り替えることが可能
に構成されたものである。
【００１４】本発明によれば前記目的は、前記構成のマ
ルチプロセッサにおいて、ＣＩＳＣプロセッサのマイク
ロプログラムにより、ＲＩＳＣプロセッサの起動を行う
か否かを判別して、ＲＩＳＣプロセッサのＣＰＵコアの
オン／オフを制御すると同時に、ＲＩＳＣプロセッサへ
の電力供給をオン／オフ制御することにより、あるい
は、ＲＩＳＣプロセッサへの動作クロックをオン／オフ
制御することにより達成される。
ルチプロセッサにおいて、ＣＩＳＣプロセッサのマイク
ロプログラムにより、ＲＩＳＣプロセッサの起動を行う
か否かを判別して、ＲＩＳＣプロセッサのＣＰＵコアの
オン／オフを制御すると同時に、ＲＩＳＣプロセッサへ
の電力供給をオン／オフ制御することにより、あるい
は、ＲＩＳＣプロセッサへの動作クロックをオン／オフ
制御することにより達成される。
【００１５】また、前記目的は、前記ＲＩＳＣプロセッ
サのオン／オフ制御のために、各プロセッサのＣＰＵコ
アの使用率をモニタリングする手段を備え、この使用率
に応じて、ＲＩＳＣプロセッサのＣＰＵコアのオン／オ
フを制御するようにすることにより達成される。
サのオン／オフ制御のために、各プロセッサのＣＰＵコ
アの使用率をモニタリングする手段を備え、この使用率
に応じて、ＲＩＳＣプロセッサのＣＰＵコアのオン／オ
フを制御するようにすることにより達成される。
【００１６】ＣＩＳＣプロセッサのＣＰＵコアからＲＩ
ＳＣプロセッサのＣＰＵコアの電力供給スイッチをオン
／オフ制御するマイクロプログラム、あるいは、動作ク
ロックをオン／オフ制御するマイクロプログラムファン
クションを備えることにより、ＣＩＳＣプロセッサが、
ＲＩＳＣプロセッサを切り替えてＲＩＳＣプロセッサの
ＣＰＵコアの動作を停止させたとき、ＲＩＳＣプロセッ
サのＣＰＵコアに対する電力供給または動作クロックの
供給を停止することにより、ＲＩＳＣプロセッサの電力
消費を無くすことができ、マルチプロセッサ全体として
の省電力化を図ることができる。
ＳＣプロセッサのＣＰＵコアの電力供給スイッチをオン
／オフ制御するマイクロプログラム、あるいは、動作ク
ロックをオン／オフ制御するマイクロプログラムファン
クションを備えることにより、ＣＩＳＣプロセッサが、
ＲＩＳＣプロセッサを切り替えてＲＩＳＣプロセッサの
ＣＰＵコアの動作を停止させたとき、ＲＩＳＣプロセッ
サのＣＰＵコアに対する電力供給または動作クロックの
供給を停止することにより、ＲＩＳＣプロセッサの電力
消費を無くすことができ、マルチプロセッサ全体として
の省電力化を図ることができる。
【００１７】また、ＲＩＳＣプロセッサのＣＰＵコア
に、ＣＩＳＣプロセッサのＣＰＵコアの電力供給または
動作クロックをオン／オフ可能とする回路またはマイク
ロプログラムを備えるようにし、命令（または割り込み
処理）により、ＣＩＳＣプロセッサのＣＰＵコアに対す
る電力供給または動作クロックを制御することにより省
電力化を図るようにすることができる。すなわち、命令
（または割り込み処理）をトリガとし、ＲＩＳＣプロセ
ッサの処理が開始されたとき及び終了したときに、ＣＩ
ＳＣプロセッサをそれぞれオフ、オンにすることによ
り、両プロセッサをほぼ排反に使用することができ、こ
れにより、省電力化を図ることができる。
に、ＣＩＳＣプロセッサのＣＰＵコアの電力供給または
動作クロックをオン／オフ可能とする回路またはマイク
ロプログラムを備えるようにし、命令（または割り込み
処理）により、ＣＩＳＣプロセッサのＣＰＵコアに対す
る電力供給または動作クロックを制御することにより省
電力化を図るようにすることができる。すなわち、命令
（または割り込み処理）をトリガとし、ＲＩＳＣプロセ
ッサの処理が開始されたとき及び終了したときに、ＣＩ
ＳＣプロセッサをそれぞれオフ、オンにすることによ
り、両プロセッサをほぼ排反に使用することができ、こ
れにより、省電力化を図ることができる。
【００１８】但し、前述の場合、ＣＩＳＣプロセッサを
オンにする動作は、Ｒeturn ＣＩＳＣ命令を充分に実行
できる時間だけ早いタイミングで行われなければなら
ず、これは、コンパイラーにより制御することができ
る。
オンにする動作は、Ｒeturn ＣＩＳＣ命令を充分に実行
できる時間だけ早いタイミングで行われなければなら
ず、これは、コンパイラーにより制御することができ
る。
【００１９】また、各プロセッサのＣＰＵコアの使用率
をモニタリングしたデータを解析するマイクロプログラ
ムを具備し、その結果によって、例えば、マルチプロセ
ッサが待機している場合を含め、プロセッサの使用率が
低下している場合、ＲＩＳＣプロセッサの使用を抑止す
ることにより、マルチプロセッサ全体としての省電力化
を図ることができる。
をモニタリングしたデータを解析するマイクロプログラ
ムを具備し、その結果によって、例えば、マルチプロセ
ッサが待機している場合を含め、プロセッサの使用率が
低下している場合、ＲＩＳＣプロセッサの使用を抑止す
ることにより、マルチプロセッサ全体としての省電力化
を図ることができる。
【００２０】
【作用】ＣＩＳＣプロセッサのＣＰＵコアは、Ｅxecute
ＲＩＳＣ 命令において、ＲＩＳＣプロセッサｏｎのマ
イクロファンクションを実行し、ＲＩＳＣプロセッサに
対するＰower onまたは clock onを行ってからＲＩＳＣ
プロセッサを起動する。そして、ＣＩＳＣプロセッサの
ＣＰＵコアは、ＲＩＳＣプロセッサ処理の終了を示すＲ
eturn ＣＩＳＣ命令が発行されると、命令処理終了後Ｒ
ＩＳＣプロセッサoff のマイクロファンクションを実行
し、その後、ＲＩＳＣプロセッサをＰoweroffまたはclo
ck offとする。
ＲＩＳＣ 命令において、ＲＩＳＣプロセッサｏｎのマ
イクロファンクションを実行し、ＲＩＳＣプロセッサに
対するＰower onまたは clock onを行ってからＲＩＳＣ
プロセッサを起動する。そして、ＣＩＳＣプロセッサの
ＣＰＵコアは、ＲＩＳＣプロセッサ処理の終了を示すＲ
eturn ＣＩＳＣ命令が発行されると、命令処理終了後Ｒ
ＩＳＣプロセッサoff のマイクロファンクションを実行
し、その後、ＲＩＳＣプロセッサをＰoweroffまたはclo
ck offとする。
【００２１】また、ＣＩＳＣプロセッサのＣＰＵコア
は、各プロセッサの使用率のモニタリングデータを解析
し、任意に定めた有効稼働率とプロセッサの使用率とを
比較し、任意に定めた有効稼働率よりもプロセッサの使
用率が低い場合に、ＥxecutteＲＩＳＣ命令において、
特殊な例外コードを返すことによってオペレーティング
システムにＲＩＳＣプロセッサを使用しないことを報告
する。
は、各プロセッサの使用率のモニタリングデータを解析
し、任意に定めた有効稼働率とプロセッサの使用率とを
比較し、任意に定めた有効稼働率よりもプロセッサの使
用率が低い場合に、ＥxecutteＲＩＳＣ命令において、
特殊な例外コードを返すことによってオペレーティング
システムにＲＩＳＣプロセッサを使用しないことを報告
する。
【００２２】逆に、ＣＩＳＣプロセッサのＣＰＵコア
は、前記使用率のモニタリングデータの解析により、任
意に定めた有効稼働率と解析結果の使用率とを比較し、
任意に定めた有効稼働率よりもプロセッサの使用率が高
い場合に、通常通りＥxecuteＲＩＳＣ命令において、Ｒ
ＩＳＣプロセッサｏｎのマイクロファンクションを実行
し、ＲＩＳＣプロセッサに対するＰower onまたはclock
onを行ってからＲＩＳＣプロセッサに起動をかける。
は、前記使用率のモニタリングデータの解析により、任
意に定めた有効稼働率と解析結果の使用率とを比較し、
任意に定めた有効稼働率よりもプロセッサの使用率が高
い場合に、通常通りＥxecuteＲＩＳＣ命令において、Ｒ
ＩＳＣプロセッサｏｎのマイクロファンクションを実行
し、ＲＩＳＣプロセッサに対するＰower onまたはclock
onを行ってからＲＩＳＣプロセッサに起動をかける。
【００２３】前述において、プロセッサの使用率の解析
と判別とをＣＩＳＣプロセッサにより行い、Ｅxecute
ＲＩＳＣ 命令によりその判別結果をオペレーティング
システムに報告するのではなく、新しいインターフェー
スによりプロセッサの使用率をオペレーティングシステ
ムに報告し、オペレーティングシステムが使用の可否を
決定するようにしてもよく、また、特殊な割り込みによ
る報告をオペレーティングシステムにあげることによっ
て、オペレーティングシステムにＲＩＳＣプロセッサの
起動要求を促してもよい。
と判別とをＣＩＳＣプロセッサにより行い、Ｅxecute
ＲＩＳＣ 命令によりその判別結果をオペレーティング
システムに報告するのではなく、新しいインターフェー
スによりプロセッサの使用率をオペレーティングシステ
ムに報告し、オペレーティングシステムが使用の可否を
決定するようにしてもよく、また、特殊な割り込みによ
る報告をオペレーティングシステムにあげることによっ
て、オペレーティングシステムにＲＩＳＣプロセッサの
起動要求を促してもよい。
【００２４】前述したような一連のオペレーティングシ
ステムにおけるＣＩＳＣプロセッサとＲＩＳＣプロセッ
サとの間の切り替えを制御する柔軟性の高い効率的な処
理命令列の生成は、提案されているマルチプロセッサの
場合と同様にコンパイラーにより行われ、このようなコ
ンパイラーの制御により、マルチプロセッサの性能向上
を図ることができる。
ステムにおけるＣＩＳＣプロセッサとＲＩＳＣプロセッ
サとの間の切り替えを制御する柔軟性の高い効率的な処
理命令列の生成は、提案されているマルチプロセッサの
場合と同様にコンパイラーにより行われ、このようなコ
ンパイラーの制御により、マルチプロセッサの性能向上
を図ることができる。
【００２５】なお、コンパイラ技術に関しては、ＨＩＴ
ＡＣＨＩ社のベクトル型スーパーコンピュータＳ−８１
０、Ｓ−８２０、Ｓ−３８００等において公知である。
ＡＣＨＩ社のベクトル型スーパーコンピュータＳ−８１
０、Ｓ−８２０、Ｓ−３８００等において公知である。
【００２６】また、前述において、オペレーティングシ
ステムにＲＩＳＣプロセッサがＰower offまたはclock
off であることを知らせるために、新規の割り込みコー
ドを設けて、前述した使用率のモニタリングの結果によ
り、ＲＩＳＣプロセッサをＰower offまたはclock off
にすべきであると解析した時点で、ＣＩＳＣプロセッサ
が自発的にオペレーティングシステム報告するようにす
ることができる。
ステムにＲＩＳＣプロセッサがＰower offまたはclock
off であることを知らせるために、新規の割り込みコー
ドを設けて、前述した使用率のモニタリングの結果によ
り、ＲＩＳＣプロセッサをＰower offまたはclock off
にすべきであると解析した時点で、ＣＩＳＣプロセッサ
が自発的にオペレーティングシステム報告するようにす
ることができる。
【００２７】さらに、有効稼働率を、書き換え可能なワ
ークレジスタに保持させることにより、プロセッサの構
成制御の一部として任意で可変な有効稼働率の値を使用
するようにすることができる。
ークレジスタに保持させることにより、プロセッサの構
成制御の一部として任意で可変な有効稼働率の値を使用
するようにすることができる。
【００２８】
【実施例】以下、本発明によるマルチプロセッサの一実
施例を図面により詳細に説明する。
施例を図面により詳細に説明する。
【００２９】図１は本発明の一実施例によるマルチプロ
セッサの構成を示すブロック図、図２はマイクロプログ
ラムによるＣＰＵコアの切り替え処理の動作を説明する
フローチャート、図３はマイクロプログラムによる稼働
時間解析の処理例を説明するフローチャートである。図
１において、１０、１５はフラグ、２０、１２０は命令
実行制御部(I-Contrl)、３０、１３０は制御レジスタ群
(C-Registr)、４０、１４０は汎用レジスタ群(G-Regist
r)、５０、１５０は浮動小数点レジスタ群(F-Registe
r)、６０、１６０はキャッシュコントロール(Cache-Con
trol)、７０はキャッシュメモリ(Cache)、８０は制御メ
モリ(CS)、１００はＣＩＳＣプロセッサ、２００はＲＩ
ＳＣプロセッサ、１１００、１２００は電源供給部、１
１１０、１２１０はモニタリング回路である。
セッサの構成を示すブロック図、図２はマイクロプログ
ラムによるＣＰＵコアの切り替え処理の動作を説明する
フローチャート、図３はマイクロプログラムによる稼働
時間解析の処理例を説明するフローチャートである。図
１において、１０、１５はフラグ、２０、１２０は命令
実行制御部(I-Contrl)、３０、１３０は制御レジスタ群
(C-Registr)、４０、１４０は汎用レジスタ群(G-Regist
r)、５０、１５０は浮動小数点レジスタ群(F-Registe
r)、６０、１６０はキャッシュコントロール(Cache-Con
trol)、７０はキャッシュメモリ(Cache)、８０は制御メ
モリ(CS)、１００はＣＩＳＣプロセッサ、２００はＲＩ
ＳＣプロセッサ、１１００、１２００は電源供給部、１
１１０、１２１０はモニタリング回路である。
【００３０】図１に示す本発明の一実施例は、ＣＩＳＣ
プロセッサのＣＰＵコア（以下、ＣＩＳＣプロセッサと
いう）１００と、ＲＩＳＣプロセッサのＣＰＵコア（以
下、ＲＩＳＣプロセッサという）２００と、これらのプ
ロセッサの両方に共有される全ての動作を制御する１ビ
ットのＲＩＳＣ−ＥＮＡＢＬＥフラグ１０及びキャッシ
ュメモリ７０とを備えて構成される。前記フラグ１０
は、複数ビット構成としてもよいが、１ビット構成が最
も効率がよい。
プロセッサのＣＰＵコア（以下、ＣＩＳＣプロセッサと
いう）１００と、ＲＩＳＣプロセッサのＣＰＵコア（以
下、ＲＩＳＣプロセッサという）２００と、これらのプ
ロセッサの両方に共有される全ての動作を制御する１ビ
ットのＲＩＳＣ−ＥＮＡＢＬＥフラグ１０及びキャッシ
ュメモリ７０とを備えて構成される。前記フラグ１０
は、複数ビット構成としてもよいが、１ビット構成が最
も効率がよい。
【００３１】ＣＩＳＣプロセッサ１００は、電源供給部
１１００、モニタリング回路１１１０、命令実行制御部
２０、制御レジスタ群３０、汎用レジスタ群４０、浮動
小数点レジスタ群５０、キャッシュコントロール６０、
及びマイクロプログラムが格納されている制御メモリ８
０等を備えて構成されている。また、ＲＩＳＣプロセッ
サ２００は、電源供給部１２００、モニタリング回路１
２１０、命令実行制御部１２０、制御レジスタ群１３
０、汎用レジスタ群１４０、浮動小数点レジスタ群１５
０及びキャッシュコントロール１６０等を備えて構成さ
れている。
１１００、モニタリング回路１１１０、命令実行制御部
２０、制御レジスタ群３０、汎用レジスタ群４０、浮動
小数点レジスタ群５０、キャッシュコントロール６０、
及びマイクロプログラムが格納されている制御メモリ８
０等を備えて構成されている。また、ＲＩＳＣプロセッ
サ２００は、電源供給部１２００、モニタリング回路１
２１０、命令実行制御部１２０、制御レジスタ群１３
０、汎用レジスタ群１４０、浮動小数点レジスタ群１５
０及びキャッシュコントロール１６０等を備えて構成さ
れている。
【００３２】前述の両プロセッサ１００、２００は、キ
ャッシュ７０を共有している。また、前記モニタリング
回路１１１０、１２１０は、稼働時間としてプロセッサ
稼働時間の累計を保持し、稼働率をマイクロプログラム
により解析するものとする。但し、稼働率を保持するモ
ニタリング用ののハードウエアを用意してもよい。
ャッシュ７０を共有している。また、前記モニタリング
回路１１１０、１２１０は、稼働時間としてプロセッサ
稼働時間の累計を保持し、稼働率をマイクロプログラム
により解析するものとする。但し、稼働率を保持するモ
ニタリング用ののハードウエアを用意してもよい。
【００３３】ＣＩＳＣプロセッサ１００の制御メモリ８
０に格納されるマイクロプログラムは、ＲＩＳＣプロセ
ッサ２００の電源供給部１２００にアクセスし、ＲＩＳ
Ｃプロセッサ２００のＰower off／onを制御するファン
クション１１８１を有している。
０に格納されるマイクロプログラムは、ＲＩＳＣプロセ
ッサ２００の電源供給部１２００にアクセスし、ＲＩＳ
Ｃプロセッサ２００のＰower off／onを制御するファン
クション１１８１を有している。
【００３４】なお、前述のように構成される本発明の一
実施例において、両プロセッサは、１ＣＨＩＰ ＬＳＩ
により構成されてもよく、また、複数のＬＳＩで構成さ
れてもよい。複数のＬＳＩにより構成する場合、本発明
は、ＣＩＳＣプロセッサ１００とＲＩＳＣプロセッサ２
００とをそれぞれ１個のＬＳＩにより構成し、キャッシ
ュメモリ７０をＬＳＩ外部で共有するように構成するの
がよい。
実施例において、両プロセッサは、１ＣＨＩＰ ＬＳＩ
により構成されてもよく、また、複数のＬＳＩで構成さ
れてもよい。複数のＬＳＩにより構成する場合、本発明
は、ＣＩＳＣプロセッサ１００とＲＩＳＣプロセッサ２
００とをそれぞれ１個のＬＳＩにより構成し、キャッシ
ュメモリ７０をＬＳＩ外部で共有するように構成するの
がよい。
【００３５】前述のように構成される本発明のマルチプ
ロセッサは、ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０が
“０”のとき、ＲＩＳＣプロセッサ２００内の命令実行
制御部１２０からのレジスタアクセス起動１２１、キャ
ッシュコントロール１６０からのキャッシュアクセス起
動１６１が“１”になりアクセスが行われても、ＲＩＳ
Ｃプロセッサ１００におけるこれらの処理を有効としな
いように動作する。すなわち、この場合、ＲＩＳＣプロ
セッサ２００内のアンドゲートが、インヒビットされ、
アンドゲートの出力が“１”とならないため、レジスタ
アクセス起動１２１、キャッシュアクセス起動１６１が
有効とならず、ＲＩＳＣプロセッサ２００内での処理は
無視され、ＣＩＳＣプロセッサ１００内での処理が有効
となる。
ロセッサは、ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０が
“０”のとき、ＲＩＳＣプロセッサ２００内の命令実行
制御部１２０からのレジスタアクセス起動１２１、キャ
ッシュコントロール１６０からのキャッシュアクセス起
動１６１が“１”になりアクセスが行われても、ＲＩＳ
Ｃプロセッサ１００におけるこれらの処理を有効としな
いように動作する。すなわち、この場合、ＲＩＳＣプロ
セッサ２００内のアンドゲートが、インヒビットされ、
アンドゲートの出力が“１”とならないため、レジスタ
アクセス起動１２１、キャッシュアクセス起動１６１が
有効とならず、ＲＩＳＣプロセッサ２００内での処理は
無視され、ＣＩＳＣプロセッサ１００内での処理が有効
となる。
【００３６】逆に、ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０
が“１”の場合、ＲＩＳＣプロセッサ２００内のアンド
ゲートは、有効なアクセス起動を出力するが、ＣＩＳＣ
プロセッサ１００内のアンドゲートは、このフラグが
“１”のとき、レジスタアクセス起動２１、キャッシュ
アクセス起動６１の出力を有効としないようにしてい
る。すなわち、この場合、ＲＩＳＣプロセッサ２００が
有効となり、ＣＩＳＣプロセッサ１００内での処理は、
後述するように、本発明により設けられたＲeturnＣＩ
ＳＣ命令以外無効とされる。
が“１”の場合、ＲＩＳＣプロセッサ２００内のアンド
ゲートは、有効なアクセス起動を出力するが、ＣＩＳＣ
プロセッサ１００内のアンドゲートは、このフラグが
“１”のとき、レジスタアクセス起動２１、キャッシュ
アクセス起動６１の出力を有効としないようにしてい
る。すなわち、この場合、ＲＩＳＣプロセッサ２００が
有効となり、ＣＩＳＣプロセッサ１００内での処理は、
後述するように、本発明により設けられたＲeturnＣＩ
ＳＣ命令以外無効とされる。
【００３７】ＣＩＳＣプロセッサ１００内のフラグ１５
は、復帰命令であるＲeturn ＣＩＳＣ命令が発行された
とき、図示しない手段により“１”とされ、ＲＩＳＣ−
ＥＮＡＢＬＥフラグ１０の値にかかわらずＣＩＳＣプロ
セッサ１００内での処理を有効とさせるものである。
は、復帰命令であるＲeturn ＣＩＳＣ命令が発行された
とき、図示しない手段により“１”とされ、ＲＩＳＣ−
ＥＮＡＢＬＥフラグ１０の値にかかわらずＣＩＳＣプロ
セッサ１００内での処理を有効とさせるものである。
【００３８】なお、図示していないが、キャッシュメモ
リ７０は、命令キャッシュとデータキャッシュとを含
み、各プロセッサ１００、２００のキャッシュコントロ
ール６０または１６０、命令実行制御部ｌ２０または１
２０の制御を受ける。また、同様に、制御メモリ８０内
にあるマイクロプログラムは、ＣＩＳＣプロセッサ１０
０内の各ユニット制御の一部あるいは全ての制御に関与
する。
リ７０は、命令キャッシュとデータキャッシュとを含
み、各プロセッサ１００、２００のキャッシュコントロ
ール６０または１６０、命令実行制御部ｌ２０または１
２０の制御を受ける。また、同様に、制御メモリ８０内
にあるマイクロプログラムは、ＣＩＳＣプロセッサ１０
０内の各ユニット制御の一部あるいは全ての制御に関与
する。
【００３９】次に、図２に示すフローを参照して、マイ
クロプログラムによるＣＰＵコアの切り替え処理の動作
を説明する。この処理は、実際にマイクロプログラムが
ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を切り替える処理で
ある。まず、図２（ａ）を参照して、Ｅxecute ＲＩＳ
Ｃ命令の処理を説明する。なお、Ｅxecute ＲＩＳＣ命
令の処理が行われるまで、実際の処理は、ＣＩＳＣプロ
セッサ１００により続けられ、ＲＩＳＣ−ＥＮＡＢＬＥ
フラグ１０は“０”とされている。
クロプログラムによるＣＰＵコアの切り替え処理の動作
を説明する。この処理は、実際にマイクロプログラムが
ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を切り替える処理で
ある。まず、図２（ａ）を参照して、Ｅxecute ＲＩＳ
Ｃ命令の処理を説明する。なお、Ｅxecute ＲＩＳＣ命
令の処理が行われるまで、実際の処理は、ＣＩＳＣプロ
セッサ１００により続けられ、ＲＩＳＣ−ＥＮＡＢＬＥ
フラグ１０は“０”とされている。
【００４０】（１）ＣＩＳＣプロセッサにおいて、処理
が続けられ、Ｅxecute ＲＩＳＣ命令が実行されると、
図３により後述するＡnalize exec 処理（新設）が実行
され、各プロセッサの実質稼働率を求める（ステップ３
００、５００）。
が続けられ、Ｅxecute ＲＩＳＣ命令が実行されると、
図３により後述するＡnalize exec 処理（新設）が実行
され、各プロセッサの実質稼働率を求める（ステップ３
００、５００）。
【００４１】（２）ステップ５００の処理により求めら
れたプロセッサの実質稼働率と別に保持されている予め
定められた有効稼働率とを比較し、有効稼働率が求めら
れた実質稼働率より大きい場合、ＲＩＳＣプロセッサ２
００の起動を行わず、命令実行を拒否したことを示す実
行コードをオペレーティングシステムに報告する（ステ
ップ３１０、３６０）。
れたプロセッサの実質稼働率と別に保持されている予め
定められた有効稼働率とを比較し、有効稼働率が求めら
れた実質稼働率より大きい場合、ＲＩＳＣプロセッサ２
００の起動を行わず、命令実行を拒否したことを示す実
行コードをオペレーティングシステムに報告する（ステ
ップ３１０、３６０）。
【００４２】（４）ステップ３１０の比較で、有効稼働
率が求められた実質稼働率より小さい場合、ＲＩＳＣプ
ロセッサ２００に対するＰower on を行うと共に、シリ
アライゼーションを実行する（ステップ３２０、３３
０）。
率が求められた実質稼働率より小さい場合、ＲＩＳＣプ
ロセッサ２００に対するＰower on を行うと共に、シリ
アライゼーションを実行する（ステップ３２０、３３
０）。
【００４３】（５）その後、マイクロプログラムは、Ｒ
ＩＳＣ−ＥＮＡＢＬＥフラグ１０を“１”として、命令
が実行され正常終了したことを示す実行コードをオペレ
ーティングシステムに報告する（ステップ３４０、３５
０）。
ＩＳＣ−ＥＮＡＢＬＥフラグ１０を“１”として、命令
が実行され正常終了したことを示す実行コードをオペレ
ーティングシステムに報告する（ステップ３４０、３５
０）。
【００４４】ＣＩＳＣプロセッサ１００による前述の処
理の終了後、制御は、ＣＩＳＣプロセッサ１００からＲ
ＩＳＣプロセッサ２００へ切り替えられ、処理は、ＲＩ
ＳＣプロセッサ２００により実行される。
理の終了後、制御は、ＣＩＳＣプロセッサ１００からＲ
ＩＳＣプロセッサ２００へ切り替えられ、処理は、ＲＩ
ＳＣプロセッサ２００により実行される。
【００４５】次に、図２（ｂ）を参照して、Ｒeturn Ｃ
ＩＳＣ命令の処理を説明する。Ｒeturn ＣＩＳＣ命令の
処理が行われるまで、実際の処理は、ＲＩＳＣプロセッ
サ２００により続けられ、ＲＩＳＣ−ＥＮＡＢＬＥフラ
グ１０は前述の処理で“１”とされている。
ＩＳＣ命令の処理を説明する。Ｒeturn ＣＩＳＣ命令の
処理が行われるまで、実際の処理は、ＲＩＳＣプロセッ
サ２００により続けられ、ＲＩＳＣ−ＥＮＡＢＬＥフラ
グ１０は前述の処理で“１”とされている。
【００４６】ＲＩＳＣプロセッサ２００の処理が進み、
Ｒeturn ＣＩＳＣ命令４００が発行されると、この命令
に対してのみ、ＣＩＳＣプロセッサ１００の命令実行制
御部２０の制御が有効になり、マイクロプログラムが、
図２（ｂ）に示すように、シリアライゼーション処理４
１０の実行後、ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を
“０”とする処理４２０を実行する。
Ｒeturn ＣＩＳＣ命令４００が発行されると、この命令
に対してのみ、ＣＩＳＣプロセッサ１００の命令実行制
御部２０の制御が有効になり、マイクロプログラムが、
図２（ｂ）に示すように、シリアライゼーション処理４
１０の実行後、ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を
“０”とする処理４２０を実行する。
【００４７】この処理は、ＣＩＳＣプロセッサ１００内
に、Ｒeturn ＣＩＳＣ命令４００により“１”にセット
されるフラグ１５を設けていることにより可能なもので
あり、これにより、ＣＩＳＣプロセッサ１００内では、
ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０が“１”であるにも
かかわらず、例外的にデコードが有効になり、マイクロ
プログラムがＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を
“０”にすることが可能である。そして、ＲＩＳＣプロ
セッサ２００内では、Ｒeturn ＣＩＳＣ命令４００を命
令例外としてもよく、これにより、ＲＩＳＣプロセッサ
２００側のデコード論理の増加を押えることができる。
に、Ｒeturn ＣＩＳＣ命令４００により“１”にセット
されるフラグ１５を設けていることにより可能なもので
あり、これにより、ＣＩＳＣプロセッサ１００内では、
ＲＩＳＣ−ＥＮＡＢＬＥフラグ１０が“１”であるにも
かかわらず、例外的にデコードが有効になり、マイクロ
プログラムがＲＩＳＣ−ＥＮＡＢＬＥフラグ１０を
“０”にすることが可能である。そして、ＲＩＳＣプロ
セッサ２００内では、Ｒeturn ＣＩＳＣ命令４００を命
令例外としてもよく、これにより、ＲＩＳＣプロセッサ
２００側のデコード論理の増加を押えることができる。
【００４８】また、前述した本発明の一実施例におい
て、一般に知られているクロック技術を組み合わせて、
ＲＩＳＣプロセッサ２００の動作クロックの周波数をＣ
ＩＳＣプロセッサ１００の２倍に高めることができ、こ
れにより、マルチプロセッサをさらに高性能化すること
ができる。このような２倍の周波数のクロックによる動
作技術は、例えば、ＨＩＴＡＣＨＩ社のスーパーコンピ
ュータＳ８２０、Ｓ３８００等のベクトルレジスタの技
術として知られている。
て、一般に知られているクロック技術を組み合わせて、
ＲＩＳＣプロセッサ２００の動作クロックの周波数をＣ
ＩＳＣプロセッサ１００の２倍に高めることができ、こ
れにより、マルチプロセッサをさらに高性能化すること
ができる。このような２倍の周波数のクロックによる動
作技術は、例えば、ＨＩＴＡＣＨＩ社のスーパーコンピ
ュータＳ８２０、Ｓ３８００等のベクトルレジスタの技
術として知られている。
【００４９】その後、ＲＩＳＣプロセッサ２００内の電
源供給部１２００をＰower offとする処理４３０が行わ
れ、これにより、制御がＲＩＳＣプロセッサ２００から
ＣＩＳＣプロセッサ１００へ切り替えられる。
源供給部１２００をＰower offとする処理４３０が行わ
れ、これにより、制御がＲＩＳＣプロセッサ２００から
ＣＩＳＣプロセッサ１００へ切り替えられる。
【００５０】なお、前述した処理３３０、４１０に示す
ように、両命令の実行は、シリアライゼーション動作と
チェックポイント同期機能とが両命令の前後で行われる
ので、記憶装置への先行するアクセスが全て終了するま
で、そのＣＰＵの動作が待たされることになる。
ように、両命令の実行は、シリアライゼーション動作と
チェックポイント同期機能とが両命令の前後で行われる
ので、記憶装置への先行するアクセスが全て終了するま
で、そのＣＰＵの動作が待たされることになる。
【００５１】次に、図３に示すフローを参照して、マイ
クロプログラムがプロセッサの稼働率を分析する処理の
１例としてＡnalize exec 処理を説明する。このＡnali
ze exec 処理５００（新設）は、ＣＰＵがＳＴＯＰ状態
あるいは待機状態の場合に起動することとする。また、
タイマ監視中に処理を追加してもよい。
クロプログラムがプロセッサの稼働率を分析する処理の
１例としてＡnalize exec 処理を説明する。このＡnali
ze exec 処理５００（新設）は、ＣＰＵがＳＴＯＰ状態
あるいは待機状態の場合に起動することとする。また、
タイマ監視中に処理を追加してもよい。
【００５２】（１）Ａnalize exec 処理５００が起動さ
れると、図１に示されるＣＩＳＣプロセッサ１００内モ
ニタリング回路１１１０、あるいは、ＲＩＳＣプロセッ
サ２００内モニタリング回路１２１０よりデータの読み
出しとプロセッサ内に内蔵しているタイマ読み出しとを
行う。また、初期値“０”で図示処理の実行時に格納す
る先のデータを合わせて読み出す（ステップ５１０）。
れると、図１に示されるＣＩＳＣプロセッサ１００内モ
ニタリング回路１１１０、あるいは、ＲＩＳＣプロセッ
サ２００内モニタリング回路１２１０よりデータの読み
出しとプロセッサ内に内蔵しているタイマ読み出しとを
行う。また、初期値“０”で図示処理の実行時に格納す
る先のデータを合わせて読み出す（ステップ５１０）。
【００５３】（２）続いて、実質稼働時間（稼働時間Ａ
−先の稼働時間Ｂ）と経過時間（計測時刻Ｃ−先の計測
時刻Ｄ）とを求め、実質稼働時間を経過時間で割ること
により実質稼働率を演算する。この実質稼働率は、前述
した図２のフローにおけるステップ３１０の処理で利用
される（ステップ５２０）。
−先の稼働時間Ｂ）と経過時間（計測時刻Ｃ−先の計測
時刻Ｄ）とを求め、実質稼働時間を経過時間で割ること
により実質稼働率を演算する。この実質稼働率は、前述
した図２のフローにおけるステップ３１０の処理で利用
される（ステップ５２０）。
【００５４】（３）引き続き、次の分析のために、現在
読み出した稼働時間Ａと計測時刻Ｃを図示しないメモリ
に格納する。なおこのとき、図示しないが、前者が後者
以下の場合、データ“０”を保持し、前者が後者に比較
して大きい場合、データ“１”を保持するようなフラグ
を設け、非同期に起動されるＥxecute ＲＩＳＣ命令４
００の処理では、このフラグの値のみによる判別として
解析不用とするようにしてもよい（ステップ５３０）。
読み出した稼働時間Ａと計測時刻Ｃを図示しないメモリ
に格納する。なおこのとき、図示しないが、前者が後者
以下の場合、データ“０”を保持し、前者が後者に比較
して大きい場合、データ“１”を保持するようなフラグ
を設け、非同期に起動されるＥxecute ＲＩＳＣ命令４
００の処理では、このフラグの値のみによる判別として
解析不用とするようにしてもよい（ステップ５３０）。
【００５５】前述した本発明の一実施例は、ＲＩＳＣプ
ロセッサ２００の電源供給部１２００をオン／オフ制御
するとして説明したが、本発明は、プロセッサの動作ク
ロックを制御するようにすることができ、この場合、Ｒ
ＩＳＣプロセッサ２００の図示しない動作クロックをオ
ン／オフ制御するようにすればよい。
ロセッサ２００の電源供給部１２００をオン／オフ制御
するとして説明したが、本発明は、プロセッサの動作ク
ロックを制御するようにすることができ、この場合、Ｒ
ＩＳＣプロセッサ２００の図示しない動作クロックをオ
ン／オフ制御するようにすればよい。
【００５６】前述した本発明の一実施例によれば、ＣＩ
ＳＣプロセッサ１００及びＲＩＳＣプロセッサ２００に
よるマルチプロセッサにおいて、ＣＩＳＣプロセッサ１
００またはＲＩＳＣプロセッサ２００の実質稼働率の大
きさにより、ＲＩＳＣプロセッサ２００のオン／オフを
制御することができるので、マルチプロセッサは、省消
費電力化を図りながら、ＲＩＳＣプロセッサ２００に行
わせた方が効率のよい処理をＲＩＳＣプロセッサ２００
に行わせ、全体として効率の高い処理を行うことができ
る。そして、ＣＩＳＣプロセッサ１００の稼働率が小さ
い場合、ＲＩＳＣプロセッサ２００に行わせた方が効率
のよい処理でも、ＣＩＳＣプロセッサ１００で行い、Ｒ
ＩＳＣプロセッサ１００の供給電源をオフとしておくよ
うにすることができるので、より省消費電力化を図るこ
とができる。
ＳＣプロセッサ１００及びＲＩＳＣプロセッサ２００に
よるマルチプロセッサにおいて、ＣＩＳＣプロセッサ１
００またはＲＩＳＣプロセッサ２００の実質稼働率の大
きさにより、ＲＩＳＣプロセッサ２００のオン／オフを
制御することができるので、マルチプロセッサは、省消
費電力化を図りながら、ＲＩＳＣプロセッサ２００に行
わせた方が効率のよい処理をＲＩＳＣプロセッサ２００
に行わせ、全体として効率の高い処理を行うことができ
る。そして、ＣＩＳＣプロセッサ１００の稼働率が小さ
い場合、ＲＩＳＣプロセッサ２００に行わせた方が効率
のよい処理でも、ＣＩＳＣプロセッサ１００で行い、Ｒ
ＩＳＣプロセッサ１００の供給電源をオフとしておくよ
うにすることができるので、より省消費電力化を図るこ
とができる。
【００５７】また、前述した本発明の一実施例は、ＲＩ
ＳＣプロセッサ２００の電力供給または動作クロックの
オン／オフを、ＣＩＳＣプロセッサ１００から制御する
として説明したが、本発明は、ＲＩＳＣプロセッサ２０
０に、ＣＩＳＣプロセッサ１００に対する電力供給また
は動作クロックをオン／オフ可能とする回路またはマイ
クロプログラムを備えるようにし、命令（または割り込
み処理）により、ＣＩＳＣプロセッサ１００に対する電
力供給または動作クロックのオン／オフをＲＩＳＣプロ
セッサ２００から制御するようにすることもできる。
ＳＣプロセッサ２００の電力供給または動作クロックの
オン／オフを、ＣＩＳＣプロセッサ１００から制御する
として説明したが、本発明は、ＲＩＳＣプロセッサ２０
０に、ＣＩＳＣプロセッサ１００に対する電力供給また
は動作クロックをオン／オフ可能とする回路またはマイ
クロプログラムを備えるようにし、命令（または割り込
み処理）により、ＣＩＳＣプロセッサ１００に対する電
力供給または動作クロックのオン／オフをＲＩＳＣプロ
セッサ２００から制御するようにすることもできる。
【００５８】また、前述した本発明の一実施例は、ＣＩ
ＳＣプロセッサ１００またはＲＩＳＣプロセッサ２００
の実質稼働率の大きさにより、ＲＩＳＣプロセッサ２０
０を起動するか否かを決定し、ＲＩＳＣプロセッサ２０
０に対する電源またはクロックの供給を制御するとして
説明したが、本発明は、ＲＩＳＣプロセッサ２００に対
する電源またはクロックの供給を、ＣＩＳＣプロセッサ
１００及びＲＩＳＣプロセッサ２００の実質稼働率を加
えた値の大きさにより制御してもよく、この場合にも、
前述と同様な効果を得ることができる。
ＳＣプロセッサ１００またはＲＩＳＣプロセッサ２００
の実質稼働率の大きさにより、ＲＩＳＣプロセッサ２０
０を起動するか否かを決定し、ＲＩＳＣプロセッサ２０
０に対する電源またはクロックの供給を制御するとして
説明したが、本発明は、ＲＩＳＣプロセッサ２００に対
する電源またはクロックの供給を、ＣＩＳＣプロセッサ
１００及びＲＩＳＣプロセッサ２００の実質稼働率を加
えた値の大きさにより制御してもよく、この場合にも、
前述と同様な効果を得ることができる。
【００５９】また、本発明は、ＣＩＳＣプロセッサ１０
０、ＲＩＳＣプロセッサ２００の実質稼働率の大きさに
よらず、ＲＩＳＣプロセッサ２００に行わせるべき処理
が発生した場合に、ＲＩＳＣプロセッサ２００に対する
電源またはクロックの供給を行ってＲＩＳＣプロセッサ
２００を起動し、それ以外のＣＩＳＣプロセッサの処理
が有効とされているとき、ＲＩＳＣプロセッサ２００を
停止させておくように制御するようにしてもよい。
０、ＲＩＳＣプロセッサ２００の実質稼働率の大きさに
よらず、ＲＩＳＣプロセッサ２００に行わせるべき処理
が発生した場合に、ＲＩＳＣプロセッサ２００に対する
電源またはクロックの供給を行ってＲＩＳＣプロセッサ
２００を起動し、それ以外のＣＩＳＣプロセッサの処理
が有効とされているとき、ＲＩＳＣプロセッサ２００を
停止させておくように制御するようにしてもよい。
【００６０】このようにすると、前述したプロセッサの
稼働率を分析する処理を省略することができ、より簡単
な構成でマイクロプロセッサの省消費電力化を図ること
ができる。
稼働率を分析する処理を省略することができ、より簡単
な構成でマイクロプロセッサの省消費電力化を図ること
ができる。
【００６１】さらに、前述した本発明の一実施例は、Ｃ
ＩＳＣプロセッサとＲＩＳＣプロセッサとによるマルチ
プロセッサに本発明を適用したものとして説明したが、
本発明は、アーキテクチャの異なるＣＰＵコアによる複
数のプロセッサが、相互に排反的に動作するように構成
されるどのようなマルチプロセッサに対しても適用する
ことができ、前述と同様の効果を奏することができる。
ＩＳＣプロセッサとＲＩＳＣプロセッサとによるマルチ
プロセッサに本発明を適用したものとして説明したが、
本発明は、アーキテクチャの異なるＣＰＵコアによる複
数のプロセッサが、相互に排反的に動作するように構成
されるどのようなマルチプロセッサに対しても適用する
ことができ、前述と同様の効果を奏することができる。
【００６２】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＩＳＣプロセッサが稼働しＲＩＳＣプロセッサを使用し
ない場合、ＲＩＳＣプロセッサの電源または動作クロッ
クの供給を断ち、また、プロセッサの利用率が低下して
いる場合、ＲＩＳＣプロセッサを使用しないようにし、
前述と同様の処理を行うことにより、マルチプロセッサ
の消費電力を大幅に抑えることができる。
ＩＳＣプロセッサが稼働しＲＩＳＣプロセッサを使用し
ない場合、ＲＩＳＣプロセッサの電源または動作クロッ
クの供給を断ち、また、プロセッサの利用率が低下して
いる場合、ＲＩＳＣプロセッサを使用しないようにし、
前述と同様の処理を行うことにより、マルチプロセッサ
の消費電力を大幅に抑えることができる。
【図１】本発明の一実施例によるマルチプロセッサの構
成を示すブロック図である。
成を示すブロック図である。
【図２】マイクロプログラムによるＣＰＵコアの切り替
え処理の動作を説明するフローチャートである。
え処理の動作を説明するフローチャートである。
【図３】マイクロプログラムによる稼働時間解析の処理
例を説明するフローチャートである。
例を説明するフローチャートである。
１０、１５ フラグ ２０、１２０ 命令実行制御部(I-Contrl) ３０、１３０ 制御レジスタ群(C-Registr) ４０、１４０ 汎用レジスタ群(G-Registr) ５０、１５０ 浮動小数点レジスタ群(F-Register) ６０、１６０ キャッシュコントロール(Cache-Contro
l) 70 キャッシュメモリ(Cache) ８０ 制御メモリ(CS) １００ ＣＩＳＣプロセッサ ２００ ＲＩＳＣプロセッサ １１００、１２００ 電源供給部 １１１０、１２１０ モニタリング回路
l) 70 キャッシュメモリ(Cache) ８０ 制御メモリ(CS) １００ ＣＩＳＣプロセッサ ２００ ＲＩＳＣプロセッサ １１００、１２００ 電源供給部 １１１０、１２１０ モニタリング回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 9/22 Ｚ 7230−5Ｂ
Claims (6)
- 【請求項１】 少なくとも２つのＣＰＵコアを有し、前
記ＣＰＵコアの１つがマイクロプログラム制御方式のプ
ロセッサであり、他方のＣＰＵコアが前記ＣＰＵコアと
命令制御方式の異なるプロセッサであるマルチプロセッ
サにおいて、前記マイクロプログラム制御方式のプロセ
ッサのＣＰＵコアは、前記他方のＣＰＵコアを起動し、
その処理の終了を認識する手段と、他方のＣＰＵコアの
電源、動作クロックの少なくとも一方をオフまたはオン
にする手段とを備え、前記他方のＣＰＵコアが処理動作
を行っていないとき、他方のＣＰＵコアの電源、動作ク
ロックの少なくとも一方をオフにすることを特徴とする
マルチプロセッサ。 - 【請求項２】 前記マイクロプログラム制御方式のプロ
セッサのＣＰＵコアの電源、動作クロックの少なくとも
一方をオフまたはオンにする手段をさらに備え、前記マ
イクロプログラム制御方式のプロセッサのＣＰＵコアが
処理動作を行っていないとき、電源、動作クロックの少
なくとも一方をオフにすることを特徴とする請求項１記
載のマルチプロセッサ。 - 【請求項３】 前記マイクロプログラム制御方式のプロ
セッサのＣＰＵコア及び他方のプロセッサのＣＰＵコア
の稼働率を認識するモニタリング手段を備え、前記マイ
クロプログラム制御方式のプロセッサは、前記モニタリ
ング手段により得られた自ＣＰＵコアまたは他方のＣＰ
Ｕコアの稼働率、または、両ＣＰＵコアの稼働率の和が
一定値を下回る場合、他方のＣＰＵコアを起動せずに、
他方のＣＰＵコアに行わせるべき処理を自ＣＰＵコアに
より実行することを特徴とする請求項１記載のマルチプ
ロセッサ。 - 【請求項４】 前記マイクロプログラム制御のプロセッ
サに対して、前記命令制御方式が異なるプロセッサが、
２倍のマシンサイクルで動作することを特徴とする請求
項１、２または３記載のマルチプロセッサ。 - 【請求項５】 前記マイクロプログラム制御のプロセッ
サがＣＩＳＣプロセッサであり、前記命令制御方式が異
なるプロセッサがＲＩＳＣプロセッサであることを特徴
とする請求項１ないし４のうち１記載のマルチプロセッ
サ。 - 【請求項６】 前記マイクロプログラム制御のプロセッ
サと前記命令制御方式が異なるプロセッサとを含む回路
が、１チップＬＳＩ内に形成されていることを特徴とす
る請求項１ないし５のうち１記載のマルチプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121292A JPH07325788A (ja) | 1994-06-02 | 1994-06-02 | マルチプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121292A JPH07325788A (ja) | 1994-06-02 | 1994-06-02 | マルチプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07325788A true JPH07325788A (ja) | 1995-12-12 |
Family
ID=14807653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6121292A Pending JPH07325788A (ja) | 1994-06-02 | 1994-06-02 | マルチプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07325788A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636863B2 (en) | 2004-01-13 | 2009-12-22 | Lg Electronics Inc. | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
| US7814343B2 (en) | 2005-11-30 | 2010-10-12 | Renesas Technology Corp. | Semiconductor integrated circuit for reducing power consumption and enhancing processing speed |
| US8281167B2 (en) | 2008-01-11 | 2012-10-02 | Denso Corporation | Electronic control apparatus provided with plural microcomputers for electronically controlling electronic devices mounted in vehicle |
| JP2016537717A (ja) * | 2013-12-23 | 2016-12-01 | インテル・コーポレーション | 複数のハイブリッドプロセッサコアを含むシステムオンチップ（ＳｏＣ） |
-
1994
- 1994-06-02 JP JP6121292A patent/JPH07325788A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636863B2 (en) | 2004-01-13 | 2009-12-22 | Lg Electronics Inc. | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
| US7814343B2 (en) | 2005-11-30 | 2010-10-12 | Renesas Technology Corp. | Semiconductor integrated circuit for reducing power consumption and enhancing processing speed |
| US8281167B2 (en) | 2008-01-11 | 2012-10-02 | Denso Corporation | Electronic control apparatus provided with plural microcomputers for electronically controlling electronic devices mounted in vehicle |
| JP2016537717A (ja) * | 2013-12-23 | 2016-12-01 | インテル・コーポレーション | 複数のハイブリッドプロセッサコアを含むシステムオンチップ（ＳｏＣ） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8015391B2 (en) | Simultaneous multiple thread processor increasing number of instructions issued for thread detected to be processing loop | |
| US5652894A (en) | Method and apparatus for providing power saving modes to a pipelined processor | |
| US6219796B1 (en) | Power reduction for processors by software control of functional units | |
| TWI637316B (zh) | 多核心微處理器動態重新配置 | |
| TWI613593B (zh) | 在微處理器中至多核心的微碼傳播 | |
| TWI620121B (zh) | 具有原生切換機制之非對稱多核心處理器 | |
| US7328293B2 (en) | Queued locks using monitor-memory wait | |
| US5930516A (en) | Real time power conservation for computers | |
| JP5074389B2 (ja) | Ｓｉｍｄ並列処理の自動選択を備えたマイクロプロセッサ | |
| US6981163B2 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| EP2843551A2 (en) | Multi-core synchronization mechanism | |
| EP2515200A1 (en) | Arithmetic processing device, information processing device, and method for controlling same | |
| US20160162293A1 (en) | Asymmetric processor with cores that support different isa instruction subsets | |
| CN112486312A (zh) | 一种低功耗的处理器 | |
| JP4689087B2 (ja) | 情報処理装置及び省電力移行制御方法 | |
| JPH07325788A (ja) | マルチプロセッサ | |
| US6993674B2 (en) | System LSI architecture and method for controlling the clock of a data processing system through the use of instructions | |
| JP3590282B2 (ja) | スーパースカラーマイクロプロセッサーの停止点インターラプト発生装置 | |
| JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
| US7290153B2 (en) | System, method, and apparatus for reducing power consumption in a microprocessor | |
| US20040019773A1 (en) | Illegal instruction processing method and processor | |
| WO2002057893A2 (en) | Method and apparatus for reducing power consuption in a digital processor | |
| EP3324288A1 (en) | Multi-core microprocessor that dynamically designates one of its processing cores as the bootstrap processor | |
| RU2427883C2 (ru) | Окончание инструкции с учетом потребляемой энергии | |
| JP2004199630A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |