TWI278740B - Apparatus for controlling power of processor having a plurality of cores and control method of the same - Google Patents
Apparatus for controlling power of processor having a plurality of cores and control method of the same Download PDFInfo
- Publication number
- TWI278740B TWI278740B TW093137846A TW93137846A TWI278740B TW I278740 B TWI278740 B TW I278740B TW 093137846 A TW093137846 A TW 093137846A TW 93137846 A TW93137846 A TW 93137846A TW I278740 B TWI278740 B TW I278740B
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- core
- processor
- units
- core unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Description
1278740 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種用以控制處理器之功率的裝置及其控制 - 方法,尤其關於一種用以控制具有多個核心單元之處理器之功率 ★ 的裝置及其控制方法。 w 【先前技術】 一般而言,例如筆記型電腦等之可攜式電腦已被廣泛使用。· 可攜式電腦使用具有有限容量之電池電力作為系統電源。如第工 圖所示,一個由一 DC/DC轉換器1〇轉換與輸出供應電源,· 係‘由個叹置於一處理器200中之功率輸入單元2〇而被提供 至一核心單元21。核心單元21使用DC供應電源來運作。 近來,具有複數個不同核心單元之處理器已被發展並在商業 上使用。如第2圖所示,具有多個核心單元之處理器21〇包含一 第一核心單元21與一第二核心單元22。第一與第二核心單元21 與22係使用從功率輸入單元2〇提供之DC供應電源來運作。 因為第一與第二核心單元21與22係被設計成使用很多功 率,所以第一與第二核心單元21與22使用一第一 DC/DC轉換 _ 器1 〇與一第二DC/DC轉換器11。於此,第一與第二DC/DC轉 換器10與11係被輪流開啟/關閉,俾能將對應於50%之總功率消 耗之功率穩定地提供至系統中之每個元件。 然而,當處理器210中之第一核心單元21與第二核心單元 22之其中一個並未被使用時,譬如當只有使用第一核心單元2ι 時,因為第一與第二DC/DC轉換器1〇與u係被輪流開啟/關閉, 所以目前未被使用的第二核心單元22會產生不必要之漏電流。 因此,具有有限容量之電池電力係不敷使用。
TW2033PA 6 1278740 如上所述,相關技術之可攜式電腦與處理器具有許多缺點。 舉例而言,因為所施加之功率係無視於每個核心單元之使用狀能 (錯誤狀態、使用量等)以及設定於處理器中之功率管理模式,戶“ 以會產生漏電流,使得功率不敷使用。 、工 ϋ 上述參考文獻係於此列入作為適合於額外或替代細節、 及/或技術背景之適當教導之參考資料。 【發明内容】 本發明之-個目的係、解決至少上述問題及/或缺點,並提 少下述優點。 ^ 本發明之另-目的係提供一種用以控制具有多個核心單元 亡處理器之功率的裝置,以及一種用以基於每個核心單元之使用 里或運作狀態來控制被提供至具有多個核心單元 應電源之方法。 爵 本發明之另一目的係提供一種用以控制 之處理器之功率的梦詈,L7好处苴认 ^ ^ ^早兀 盘徂藤士 裝£ u及&基於-功率模式來控制核心單元 與供應電源之控制方法。 則〇 ^早兀 本發明之另一目的係提供一種用以控 源至每-個核方法,其中該供應電源獨立供應電 複數個二 =Γ”㈣理器之功率的裝置,其^ 處理器中之衣母^置用以獨立供應電源至設置於-個 心單元之一桉i _ 、置,用以檢查在每個核
TW2033PA “早錢用狀態、-核心單元功率模式或一核心單 1278740 兀使用重之間之至少一個,並用以開啟/關閉各該核心單元;以及 一第一裝置,用以依據各該核心單元之該開啟/關閉動作控制複數 個電源供應裝置。 為更進一步達成至少上述目的之全部或一部分,本發明提供 -種用以控制具有多個核心單元之一處理器之功率方法,其包含 檢查没置於-個處理器中之每—個核心單元之—使用狀態,並獨 立切斷提供給因為檢查之結果而目前未被使用之至少一核心單 元的功率。 為更進一步達成至少上述目的與優點之全部或一部分,本發 明提供-種用以控制具有多個核心單元之一處理器之功率的方 法,其包含檢查具有多個核心單元之一處理器之一功率管理模 式,並基於處理器之檢查的f理模式與使用量來選擇性地開啟該 多個核心單元之每個核心單元。 為更進步達成至少上述目的與優點之全部或一部分,本發 明提供一種可攜式電腦,其包含設計成用以決定一單一處理器: 多個核心單元之-使用狀態之—第—電路,以及設計成用以二於 核心單元之對應使用狀態獨立提供功率給至少兩個核心單元之 一第二電路。 為讓本發明之上述目的、特徵、和優點能更明顯易懂,下文 特舉較佳實施例,並配合所附圖式,作詳細說明如下。 【實施方式】 現在將說明依據本發明之具有多個核心單元之一處理器之 一功率控制裝置與方法之數個實施例。處理器可以是在一可攜式 電腦專等中。首先,將說明一種功率管理模式。 在習知處理器的情況下,最大時脈頻率係為例如i 7GHz之 TW2033PA 8 1278740 一指定頻率。又,時脈頻攀係可變動地受控制。 舉例而言,時脈頻率可被貧類成範圍從鉍〇MHz到最大 1.7GHz之複數個階段(step)或速度,俾能使處理器可適當地被運 作。輸入電壓可對應於處理器之運作頻率而改變,藉以控制處理 器之速度與功率消耗。 在電池模式的情況下’可能將處理器之時脈頻率減少至 _MHz。於此時降低輸人電壓,俾能延長電池之使用量或電池 壽命。 上述功此可在被稱為”速度階段(SpeedStep广之處理中被實 施。換言之,此項處理之運作模式可藉由改變輸人功率而改變。 上述運作模式可被分成下述類別。 1.最大電池模式係以一最小頻率與電壓來運作。當增加功率 之使用時,必須控制時脈頻率。其被稱為降低模式心 Mode) ° 2·電池最佳模式係以一最小頻率與電壓來運作。依據本發明 之實施例,其意味著處理器之一個核心單元係被運作。其被稱為 固定模式(Constant Mode)。 3·自動模式係針對基於處理器之使用來改變頻率與電壓。其 被稱為適應性模式(Adaptive Mode)。 4·最大性能模式係以一最大頻率與最大電壓來運作。依據本 發明之實施例,其意味著一處理器之多個核心單元係被運作。其 被稱為非降模式(None Mode)。 第3圖係為顯示依據本發明之一實施例之具有多個核心單元 之一處理器之一功率控制裝置之構造圖。舉例而言,一處理器300 可包含多個核心單元,例如一第一核心單兀31與一第二核心單 元33。處理器300可更包含用以施加功率至第一核心單元31之 TW2033PA 9 1278740 一第一功率輸入單元30,以及用以施加功率至第二核心單元33 之一第二功率輸入單元32。 -第- DC/DC轉換器1〇〇最好是與第一功率輪入單元如連 接,用以施加一 DC成分至第一核心單元31。一第二dc/dc轉 換器no最好是與第二功率供應單元32連接,用以施加一 功率至弟-—核心早3 3。 如第3圖所示,DC/DC轉換器1〇〇與11〇、功率輸入部分川 與32以及核心單元31與33可對應地彼此連接。然而,本發明 並非意圖受如此限制。一操作系統〇s中之一元件驅動器 查設置於處理器300中之第一與第二核心單元31與33°之使= ,(例如,使用的核心單元或未使用的核心單元之正常運作狀 態)。當-指定或某個錯誤發生在一某個核心單元中時,處理哭 之功率管理模式可被自動改變成固定模式,藉以獨立關閉处-核心單元。 … 此外,一埋入式控制H 40可開啟/關閉第一與第二DM 換器100與U0。舉例而言,提供功率給具有_錯誤之核心單元 之- DC/DC轉換器可基於以元件驅動器5()作為介面之 控制器40而獨立被關閉。 & 最好5 = Γ於第一與第二核心單元中時,元件驅動器5。 ,好疋仏查在處理器⑽中所設^之功率管理模式。舉例而士, 在没定Ν_模式之情況下,第—與第二核心單 ^ 啟,且第-與第二DC/DC轉換^⑼與u 式控制器40之-介面而被開啟。 與埋入 =處理11300之功率管理模式被設定成最先 奋 施例中被實施之適應性模式時,在第—與第二核心單元^只 早兀(或額外—個)可被開啟,譬如只有第-核心單元31
TW2033PA 1278740 可被開啟,且只有第一 DC/DC轉換器100可基於一與埋入式控 制器40之介面而被開啟。 第一核心單元之使用量可受到檢查。舉例而言,當第一核心 單元之使用量達到100%時,第一與第二核心單元31與33兩者 係被開啟,且第一與第二DC/DC轉換器100與110係基於與埋 入式控制器40之一介面而被開啟。 依據本發明之一個實施例,ΟΝ/OFF控制信號可在OS(操作 系統)之一元件驅動器、此系統之BIOS(基本輸入輸出系統)或 EC(埋入式控制器)中被執行。然而,本發明並非意圖受如此限制。 第一與第二核心單元之使用量,(例如處理器之整個使用量) 可被檢查。舉例而言,當處理器之整個使用量係在50%以下時, 最好是只有第一核心單元3 1被開啟,且只有第一 DC/DC轉換器 100係基於與埋入式控制器40之一介面而被開啟。ΟΝ/OFF操作 可基於每個核心單元之使用狀態與許多功1管理模式而被以最一 佳方式執行或聯合被執行,俾能減少或避免因為電流洩漏之電难 ⑴------------------—-----------------------Λ· .....— 電力Ί肖耗。處理器之性能可被維持於一種選擇或最佳狀態。 現在將說明依據本發明之實施例之操作。第4圖係為基於依 據本發明之一較佳實施例之在具有多個核心單元之一處理器中 之一核心單元之使用之功率控制方法之流程圖。一種功率控制方 法之實施例可被應用至第3圖之裝置,且將使用第3圖之裝置作 說明。然而,本發明並非意圖受如此限制。 舉例而言,在例如筆記型電腦等之可攜式電腦中,當執行一 功率供應與一系統開機順序(方塊S40)時,埋入式控制器40可允 許第一與第二DC/DC轉換器100與110被開啟。又,元件驅動 器50可允許設置於處理器300中之第一與第二核心單元31與33 被開啟(方塊S41)。 TW2033PA 11 1278740 此外,元件驅動器50可檢查設置於處理器中之第一與第二 核心單元31與33之使用狀態(例如狀況)(方塊S42)。因為檢查之 結果,在發現未使用核心單元(方塊S43)之情況下,舉例而言, 當第一核心單元被使用,而第二核心單元並未被使用時,元件驅 動器50可允許第一核心單元31維持開啟狀態並允許第二核心單 元33被關閉(方塊S45)。 元件驅動器50可基於與埋入式控制器40之一介面來提供多 個核心單元之使用狀態。舉例而言,元件驅動器可通知埋入式控 制器40第一核心單元被使用之狀態,以及第二核心單元並未被 使用之狀態。埋入式控制器40可允許第一 DC/DC轉換器100維 持開啟狀態,於此第一 DC/DC轉換器100供應DC功率給目前被 使用之第一核心單元,並可允許第二DC/DC轉換器110被關閉, 於此第二DC/DC轉換器110施加DC功率至第二核心單元(方塊 S46)。 然後,可檢查此系統是否被完成(例如被啟動)(方塊S47)。當 此系統並不打算被關閉時,最好是藉由未被關閉之核心單元而基 於固定模式來運作(方塊S48)。控制可從方塊S48跳至方塊S42。 對核心單元之功率供應之切斷可由一使用者所指定(例如, 方塊S44)。舉例而言,使用者可指定用以切斷提供至第二核心單 元33之功率供應之某個處理,而埋入式控制器40可允許第二 DC/DC轉換器100被關閉,於此第二DC/DC轉換器110施加功 率至第二核心單元33,並可允許第二核心單元33基於與元件驅 動器5 0之一介面而被關閉。 如上所述,第4圖之功率控制方法可基於設置於處理器中之 每個核心單元之使用狀態或使用者之選擇來控制每個不必要的 (例如未被使用的)核心單元與DC/DC轉換器被獨立關閉。因此, TW2033PA 12 1278740 可有效減少或避免電流之洩漏以及電池電力之過度消耗。 第5圖與第6圖係為依據本發明之一較佳實施例之基於多個 核心單元之使用與一功率模式之功率控制方法之流程圖。一種功 率控制方法之實施例可被應用至弟3圖之裝置,且將使用第3圖 之裝置作說明。然而,本發明並非意圖受如此限制。 如第5圖與第6圖所示,元件驅動器50可檢查設置於處理 器之内部中之至少兩個核心單元(例如第一與第二核心單元31與 33)之使用者狀態(方塊S50)。因為檢查之結果,當 錯誤 在一個核心單元時,譬如錯誤發生在第一核心單元31中(方塊$S51) 時,元件驅動器50可允許處理器300之功率管理模式被自動設 定成一選擇模式(例如固定模式)。接著,第一核心單元31可被關 閉’且相對應的第一 DC/DC轉換器1〇〇可被關閉(方塊s52)。 如上所述,電流洩漏並未因具有錯誤之第一核心單元31而 產生,與第一 DC/DC轉換器議適合於施加因應於第一核心單 元之功率X ’正巾運作可藉由不具有任何錯誤之額外的核心單 元(例如第二核心單元33)而達成。 然後’可為在至少兩個核心單元之每一個中的錯誤執行檢查 (方塊S53)。因為檢查之結果,譬如在錯誤發生於兩個核心單元(例 如所有處理器核^單元)中,錯誤發生在第__與第二核心、單元31 與33兩者中(方塊S53)之情況下,其可被判斷成系統失效(方塊 動奖查之結果’當錯誤並未發生於核心單元中時,元件驅 一 Γ擇之(方塊S53)功率管理模式(例如設定於 3而=3ΓΓ,功率管理模式可譬如基於使用者之 、擇模式、固定模式或適應性模式等等。 確認的功率管理模式可以是(例如,設定)NGne模式(方塊
TW2033PA 13 1278740 S55),於此元件驅動器50可允許第一與第二核心單元31與33 被開啟,並基於與埋入式控制器40之介面來允許第一與第二 DC/DC轉換器100與110被開啟。因此,第一與第二核心單元 31與33(例如所有核心單元)兩者會被運作,以在處理器中達到較 佳或最大性能(方塊S56)。於此情況下,會產生過度功率消耗。 確認的功率管理模式可以是(例如,設定)適應性模式(方塊 S58),於此元件驅動器50可允許某個預設核心單元/核心單元之 子集(譬如第一核心單元31)被開啟,並基於與埋入式控制器40 之介面允許第一 DC/DC轉換器100被開啟(方塊S59)。 又,可檢查預設核心單元之使用量(方塊S60、S62)。舉例而 言,當第一核心單元之使用量達到100%(方塊S60)時,被關閉之 額外的單一核心單元/複數個核心單元(例如第二核心單元33)可 被開啟,俾能使第一與第二核心單元(例如額外)兩者被開啟。被 關閉之第二DC/DC轉換器110可基於與埋入式控制器40之介面 而被開啟,俾能使第一與第二DC/DC轉換器100與110兩者被 開啟。 當多重核心單元(例如第一與第二核心單元31與33兩者)被 開啟時,元件驅動器50分別檢查這些核心單元(例如第一與第二 核心單元)之使用量,藉以檢查處理器之整個使用量。舉例而言, 因為檢查之結果,當處理器之整個使用量係在一指定數量(例如 50%)以下(方塊S62)時,第二核心單元33可被關閉,且第二 DC/DC轉換器110可基於與埋入式控制器40之介面而被關閉(方 塊 S63) 〇 在None模式或適應性模式中,當錯誤發生在兩個核心單元 之其中一個中時,元件驅動器50可允許功率管理模式被自動設 定到固定模式,藉以關閉具有錯誤之核心單元,且施加功率至核 TW2033PA 14 1278740 心早元之DC/DC轉換器係被關閉。上述操作細可重複執行 S57) 〇 因此,當處理器之功率管理模式係被設定在適應性模式時, 凡件驅動器50可基於被使用之一個核心單元之使用量或處理器 之整個使用量來允許第一與第二核心單元(例如多個核心單元)被 選擇性地開啟/關閉。埋入式控制器40可允許第一與第二dc/dc 轉換器被選擇性地開啟/關閉,以減少或最小化因漏電流產生之電 池之功率消耗。因此,可將處理器之性能予以改善或最佳化。 依據本發明之實施例,係關於具有多個核心單元之處理器之 功,控制裝置與多種方法。在依據本發明之實施例之具有多:核 =單元之處理器中’施加至核心單元之功率可基於選自於從核心 單元之使用量與運作狀態之至少一者而被控^。核心單元亦可基 於功率模式而被控制U,本發明並非意目受如此限制,此二 因為可使用其他使用者所選擇之準則(Criteria)或系統基準以獨 立控制每一個核心單元之操作。 任何於本說明書中關於"實施例"等之引用文,意指結合實施 例所作說明之特定特徵、構造或特性係包含於本發明之至少一實 施例中。這些片語在說明書之許多位置之出現並不需要全部對照 至同-實施例。又’當結合任何實施例說明特定特徵、構造或特 吐時’係中述其係在習本項技藝者可結合其他實施例來完成這種 特徵、構造或特性之範圍之内。再者,為簡化理解起見,某些方 法程序可能已被描述成為分離程序;然而,$些單獨描述之程序 不應被解釋為必要依序取決於它們的性能。亦即,某些程序可能 以一種替代次序、同時等方式執行。 此 如上所述,本發明之實施例具有許多優點。在依據本發明之 實施例中,可檢查關於設置於__個處理器中之核心單元之使用狀
TW2033PA 1278740 態’所以可能不將功率供應連結至目前未被使用的核心單元。此 外’可獨立切斷施加至一使用者選定之一指定核心單元之功率供 應。設置於一個處理器中之核心單元之使用狀態可被檢查,並使 具有錯誤之核心單元直接失效且可使施加一對應功率至失效核 心單元之電源供應裝置失效(例如關閉)。核心單元可基於設定於 處理器中之功率管理模式而被開啟/關閉。核心單元可基於處理器 之使用量而被選擇性地開啟/關閉,而對應至那裡的一 DC/DC轉 換器係被開啟/關閉。此外,可減少或避免因為至少一不必要的核 心單元與功率供應裝置發生之漏電流,並有效地使用處理器。因 此,依據這些實施例,可能基於功率之使用配合處理器之運作狀 態與功率模式而有效地使用功率。 上述實施例與優點係僅為例示的目的,並不能被解釋為限制 本發明之意義。本教導可輕易地被應用至其他型式之設備。本發 明之說明意欲成為例示的目的,而並非限制申請專利範圍之範 疇。許多替代例、變形例與變化例將為熟習本項技藝者所顯而易 知者。在申請專利範圍中,手段加功能子句意欲涵蓋說明於此之 執行列舉之功能時之構造,且不但是構造的等效設計,而且是等 效構造。 ' TW2033PA 16 1278740 【圖式簡單說明】 以下將參考下述附圖詳細說明本發明,其十類似 示類似之元件,其中·· 〃亏數子表 =圖係為顯示習知之具有—個核心單元之_處理器 控制裝置之構造圖; 手 第2圖係為顯示相關技術之具有多個核心單元之 功率控制裝置之構造圖; 处理為之 單元本發明之一較佳實施例之具有多個核心 之處理為之一功率控制裝置之構造圖; 心早元之一處理器中之 程圖;以及 第4圖係為基於依據本發明之—較佳實施例之在具有多個核 核心單元之使用之功率控制方法之流 第5圖與第6圖係為依據本發 核心單元之使用盥一功瘟,"丄* 列之基於多個 ^力率模式之功率控制方法之流程圖。 【主要元件符號說明】 S40-S47〜方法步驟 S50-S63〜方法步驟 10〜DC/DC轉換器 11〜DC/DC轉換器 20〜功率輸入單元 21〜核心單元 22〜核心單元 30〜功率輸入單元 3 1〜核心單元 32〜功率供應單元
TW2033PA 17 1278740 33〜核心單元 40〜埋入式控制器 50〜元件驅動器 100〜DC/DC轉換器 110〜DC/DC轉換器 200〜處理器 210〜處理器 300〜處理器 18
TW2033PA
Claims (1)
127874()^碑P月 > 日修(更)正— 十、申請專利範圍: 1· -種用以控制具有多個核心單元之處理器之功 置,包含·· 衣 複數個電源供應手段,各該手段用以獨立供應電源至設置於 一個處理器中之多個核心單元之其中一個; 、 此=檢查:段,用以檢查每個核心單元之一核心單元使用狀 悲、-核心早疋功率模式或—核心單元使用量之間的至少, 並用以開啟/關閉各該核心單元;以及 鮮:=::’用以依據各該核心單元之該開啟/關閉動作來控 制该專電源供應手段; 其中,用以檢查各該核心單元並開啟/關閉各該核心單元之 該預定手段係為至少一元件驅動器。 _ 2.如申請專利範圍第i項所述之用以控制具有多個核心單 兀之處理器之功率的裝置,其中該電源供應手段包含複數個 DC/DC轉換器與一功率輸入單元。 3.如申請專利範圍第!項所述之用以控制具有多個核心單 器之功率的裝置’其中用以檢查各該核心單元並開啟/ 關閉各該核心單元之該手段係為複數個該元件驅動器。 4·如申請專利範圍第!項所述之用以控制具有多個核心單 =處理ϋ之功率的裝置,其中—埋人式控制器因應於由元件驅 動器對各該核心單元之控制,來控制該等電源供應手段之其中一 個’用以供應功率給每個對應的核心單元。 5.如申請專利範圍第4項所述之用以控制具有多個核心 疋之處理器之功率的裝置,其中該電源供應手段包含複數個 DC/DC轉換n與複數個功率輸人單元,其中對應至該等電源供 手段之該等DC/DC轉換器與該等功率輸人單元係彼此連接Γ TW2033(060817)CRF.doc 19 1278740 二”請專利範圍第1項所述之用以控制具有多個核心單 的裝置’其中該核心單元功率模式係為選自於 二Γ::⑴一較佳性能模式;⑺-適應卿 理器之使用量而改變之性能需要;以及⑺-功 率即力拉式,其用以減少因處理器之功率消耗。 7· —種用以控制具有多個 法,包含以下㈣: 核早赋—處理11之功率的方 :查設置於一個處理器中之多個核心單 用狀態;以及 W Κ 因為檢查之結果’獨立切斷提供給目前未被使用 心早兀之功率; /以 操料統(GS)中之—元件縣錄查在設置 理0之多個核心單元之間的目前未被使用之該至少一 :::二其中當設置於該08中之該元件驅動器關閉目前未 各個仿、…早兀¥ 土里入式控制器獨立關閉供應功率給 母個核〜早70之一對應功率供應。 —8如中請專利範圍第7項所述之用以控制具有多個核 ==器之功率的方法,其中提供給一使用者在多個核心單 兀之間所k擇的核心單元之一功率係獨立無連接。 —1如申睛專利範圍第7項所述之用以控制具有多個核心單 二"=之:率:方法,更包含:在_錯誤發生於該核心單 几r «于甲斲一核心皁兀之使用。 _ 10*如申料利範圍第9項所述之用以控制具有多個 疋之一處理器之功㈣方法,更包含:在—錯 單元之全部時,決定系統故障。 …亥等核〜 η.如申請專利範圍第7項所述之用以控制具有多個核心單 TW2033(060817)CRF.d〇c 20 1278740 單更包::依據該處理器之1率管 ^ 核〜早兀之使用狀態。 12. -種用以控制具有多個核 方法,包含以下步驟: < 冑理盗之功率的 檢查具有多個核心單元之_處理器之一功率管理.、 基於該處理器之所檢查的該、=,以及 啟該等核心單元之每個核心單元;使用里’選擇性地開 其中,一元件驅動器分別執行該等核心 與使用量檢杳,且置中, 幵 關閉控制 核心單元之制器分別執行提供功率給該等 控制器之開啟/關閉控制。 13 ·如申請專利範圍第 單元之一處理哭μ玄圍弟2項所述之用以控制具有多個核心 处里的之功率的方法,其中檢查該功 驟包括··檢查該功率管理模H 、式之該步 -較佳性能模式述之至少—者:⑴ 之使用Ϊ而改變之性能需要;以 ^ 少因處理器之功率消耗。 力羊即物式,其用以減 單元二Γΐ專利範圍第12項所述之用以控制具有多個核心 模犬之^理②之功率的方法,其中檢查該處理器之該功率管理Α 杈式之该步驟包含:檢查設定於胃· 否為一非降模。峨模式是 單二=::=、14項:二之用以控制具有多個核心 為如加模式時,—力當該檢查的功率管理模式係 …罝一 #作糸、、充(os)之該元件驅動器開啟所有的核 兀且-埋入式控制器打開所有的DC/D / 個DC/DC轉換器分別提供功率給該等核心單元之呈;—個中母 16.如申請專利範圍第14項所述之用以控制具有多個核心 TW2033(060817)CRF.doc 21 1278740 2之-處理器之功率的方法,其中#該功率管 拉式時’在該等核心單元之間的一單一選 、j糸為適應 啟,且更包含以下步驟: 、杉心早兀係被開 決定該選擇的核心單元之_使用量; _田口亥使用里大於一第一指定值時,啟 兀;以及 夕鋇外核心單 當一處理器使用量小於一第二 核心單元。 曰值夺,關閉該至少一額外 17·如巾請專職圍第14項所述之用以控制具有多個核心 早兀之一處理器之功率的方法,直 ^ 性模式時,當一錯誤產生在—指; 閉,且提供功率給具有一錯誤单元會被關 被關閉。 、之核…之- DC/DC轉換器會 攜式一處理^之功率及具有複數個核心單元的可 一驅動電路,設計成用以決 之-使用狀態;以 々I處理…個核心單元 巧:=!',因應Γ亥驅動電路對各該些核心單元之驅動, 至少兩個核心單元。 域❹狀態來獨立提供功率給 用狀1Λ ^申請專利範圍第18項所述之可攜式電腦,其中該使 用狀4包3-核心單元使用狀態與_核心單元使用量。 2Ή請專利範㈣19項所述之可攜式電腦,其中該控 =路係⑨計成用以依據該處理器之—功率管理模式來運作,盆 中該功率管理模式係選自於下述之至少一者:⑴一較佳性能模、 TW2033(060817)CRF.doc 22 .1278740 目前處理器之使用量而改 ’其用以減少因處理器之 式;(2)一適應性模式,其具有因應於一 變之性能需要;以及(3)—功率節約模式 功率消耗。 21·如申請專利範圍第18項 動電路係為一元件驅動器。、遴之可攜式電腦,其中該驅 22·如申請專利範圍第18項所 制電路係為一埋入式控制器。 ;之可攜式電腦,其中該控 TW2033(060817)CRF.doc 23 1278740
專利申請案號第093137846號修正 300
ό 使用者介面
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040002127A KR100793199B1 (ko) | 2004-01-13 | 2004-01-13 | 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법 |
KR1020040002128A KR100673690B1 (ko) | 2004-01-13 | 2004-01-13 | 복수의 코어가 구비된 프로세서의 전원 제어방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200523725A TW200523725A (en) | 2005-07-16 |
TWI278740B true TWI278740B (en) | 2007-04-11 |
Family
ID=34622314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093137846A TWI278740B (en) | 2004-01-13 | 2004-12-07 | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US7636863B2 (zh) |
EP (1) | EP1555595A3 (zh) |
CN (1) | CN100541398C (zh) |
TW (1) | TWI278740B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI489262B (zh) * | 2009-09-26 | 2015-06-21 | Intel Corp | 用於多核處理器的低功率運算之方法和裝置 |
TWI574204B (zh) * | 2010-09-23 | 2017-03-11 | 英特爾股份有限公司 | 對每一核心提供電壓及頻率控制之技術 |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
JPWO2003085501A1 (ja) * | 2002-04-04 | 2005-08-11 | 松下電器産業株式会社 | 多電源半導体集積回路 |
US7256991B2 (en) | 2002-10-22 | 2007-08-14 | Sullivan Jason A | Non-peripherals processing control module having improved heat dissipating properties |
JP2006504209A (ja) * | 2002-10-22 | 2006-02-02 | ジェイソン エイ サリヴァン | カスタム化可能なロバストなコンピュータ処理システム |
JP2006505874A (ja) | 2002-10-22 | 2006-02-16 | ジェイソン エイ サリヴァン | ダイナミックにモジュラー式の処理ユニットを提供するためのシステムおよび方法 |
US7502948B2 (en) | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
KR101108397B1 (ko) * | 2005-06-10 | 2012-01-30 | 엘지전자 주식회사 | 멀티-코어 프로세서의 전원 제어 장치 및 방법 |
KR100663864B1 (ko) * | 2005-06-16 | 2007-01-03 | 엘지전자 주식회사 | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 |
US7490254B2 (en) * | 2005-08-02 | 2009-02-10 | Advanced Micro Devices, Inc. | Increasing workload performance of one or more cores on multiple core processors |
US7568115B2 (en) * | 2005-09-28 | 2009-07-28 | Intel Corporation | Power delivery and power management of many-core processors |
GB0519981D0 (en) * | 2005-09-30 | 2005-11-09 | Ignios Ltd | Scheduling in a multicore architecture |
JP4764144B2 (ja) * | 2005-11-18 | 2011-08-31 | 株式会社東芝 | 情報処理装置およびプロセッサ制御方法 |
US7636864B2 (en) * | 2006-05-03 | 2009-12-22 | Intel Corporation | Mechanism for adaptively adjusting a direct current loadline in a multi-core processor |
JP2007328461A (ja) * | 2006-06-06 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 非対称マルチプロセッサ |
US7721119B2 (en) | 2006-08-24 | 2010-05-18 | International Business Machines Corporation | System and method to optimize multi-core microprocessor performance using voltage offsets |
US7949887B2 (en) | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US7990724B2 (en) | 2006-12-19 | 2011-08-02 | Juhasz Paul R | Mobile motherboard |
US7900069B2 (en) * | 2007-03-29 | 2011-03-01 | Intel Corporation | Dynamic power reduction |
EP2058725A3 (en) * | 2007-06-11 | 2015-07-22 | Mediatek Inc. | Method of and apparatus for reducing power consumption within an integrated circuit |
US7895455B2 (en) * | 2007-06-25 | 2011-02-22 | Hewlett-Packard Development Company, L.P. | Dynamic converter control for efficient operation |
US8151122B1 (en) * | 2007-07-05 | 2012-04-03 | Hewlett-Packard Development Company, L.P. | Power budget managing method and system |
US7877620B2 (en) * | 2007-08-17 | 2011-01-25 | International Business Machines Corporation | Managing power in a parallel computer |
US8055822B2 (en) | 2007-08-21 | 2011-11-08 | International Business Machines Corporation | Multicore processor having storage for core-specific operational data |
JP5182792B2 (ja) * | 2007-10-07 | 2013-04-17 | アルパイン株式会社 | マルチコアプロセッサ制御方法及び装置 |
US8578193B2 (en) * | 2007-11-28 | 2013-11-05 | International Business Machines Corporation | Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors |
DE102008061034B3 (de) * | 2008-12-08 | 2010-04-08 | Fujitsu Siemens Computers Gmbh | Anordnung umfassend wenigstens zwei Stromversorgungseinheiten und wenigstens eine Strom verbrauchende Komponente, Computersystem sowie Verfahren zur Steuerung einer Anordnung |
US9047360B2 (en) | 2008-12-08 | 2015-06-02 | Fujitsu Technology Solutions Intellectual Property Gmbh | Apparatus and method for controlling a computer system with at least two power supply units |
US20100153763A1 (en) * | 2008-12-11 | 2010-06-17 | Kapil Sood | Method and apparatus to modulate multi-core usage for energy efficient platform operations |
US8122269B2 (en) * | 2009-01-07 | 2012-02-21 | International Business Machines Corporation | Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores |
US8276015B2 (en) * | 2009-02-23 | 2012-09-25 | International Business Machines Corporation | Managing the power-performance range of an application |
US7996694B2 (en) * | 2009-06-05 | 2011-08-09 | Apple Inc. | Dark wake |
IT1394682B1 (it) * | 2009-07-10 | 2012-07-13 | Agostinelli | Apparato e metodo per l'alimentazione disaccoppiata di circuiti elettronici. |
US8316255B2 (en) * | 2009-09-09 | 2012-11-20 | Ati Technologies Ulc | Method and apparatus for responding to signals from a disabling device while in a disabled state |
US8943347B2 (en) | 2009-09-09 | 2015-01-27 | Advanced Micro Devices, Inc. | Controlling the power state of an idle processing device |
US20110307746A1 (en) * | 2010-06-07 | 2011-12-15 | Sullivan Jason A | Systems and Methods for Intelligent and Flexible Management and Monitoring of Computer Systems |
CN102314208B (zh) * | 2010-06-30 | 2016-08-03 | 重庆重邮信科通信技术有限公司 | 一种动态调整嵌入式设备频率电压的方法及装置 |
US20130124890A1 (en) * | 2010-07-27 | 2013-05-16 | Michael Priel | Multi-core processor and method of power management of a multi-core processor |
US9268611B2 (en) | 2010-09-25 | 2016-02-23 | Intel Corporation | Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores |
CN102445953B (zh) * | 2010-09-30 | 2016-08-03 | 重庆重邮信科通信技术有限公司 | 一种嵌入式设备时钟源的调整方法 |
WO2012054019A1 (en) * | 2010-10-19 | 2012-04-26 | Hewlett-Packard Development Company, L.P. | Systems and methods for predictive control of power efficiency |
CN102780563A (zh) * | 2011-05-12 | 2012-11-14 | 国基电子(上海)有限公司 | 多核网络设备及其省电方法 |
CN102841808B (zh) * | 2011-06-21 | 2017-12-08 | 技嘉科技股份有限公司 | 电脑系统的效能提升方法及其电脑系统 |
KR20130002046A (ko) * | 2011-06-28 | 2013-01-07 | 삼성전자주식회사 | 멀티 코어를 포함하는 저장 장치의 전력 관리 방법 |
WO2013013410A1 (zh) * | 2011-07-28 | 2013-01-31 | 天津海润恒通高性能计算系统科技有限公司 | 一种节省功率的模式切换方法及设备 |
US9021284B2 (en) * | 2011-09-08 | 2015-04-28 | Infineon Technologies Ag | Standby operation with additional micro-controller |
EP2798491B1 (en) * | 2011-12-30 | 2017-02-01 | Intel Corporation | Method and device for managing hardware errors in a multi-core environment |
US9134787B2 (en) * | 2012-01-27 | 2015-09-15 | Nvidia Corporation | Power-gating in a multi-core system without operating system intervention |
KR101655137B1 (ko) * | 2012-02-04 | 2016-09-07 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 칩 멀티프로세서에서 코어-수준 동적 전압과 주파수 스케일링 |
CN102609075A (zh) * | 2012-02-21 | 2012-07-25 | 李�一 | 多核处理器电源管理电路 |
WO2013147770A1 (en) * | 2012-03-28 | 2013-10-03 | Intel Corporation | Method and apparatus for atomic frequency and voltage changes |
CN102789301A (zh) * | 2012-05-17 | 2012-11-21 | 江苏中科梦兰电子科技有限公司 | 一种计算机的电源管理方法 |
KR101975288B1 (ko) | 2012-06-15 | 2019-05-07 | 삼성전자 주식회사 | 멀티 클러스터 프로세싱 시스템 및 그 구동 방법 |
US9218045B2 (en) * | 2012-06-30 | 2015-12-22 | Intel Corporation | Operating processor element based on maximum sustainable dynamic capacitance associated with the processor |
US9164931B2 (en) | 2012-09-29 | 2015-10-20 | Intel Corporation | Clamping of dynamic capacitance for graphics |
US8996902B2 (en) | 2012-10-23 | 2015-03-31 | Qualcomm Incorporated | Modal workload scheduling in a heterogeneous multi-processor system on a chip |
US9465620B2 (en) * | 2012-12-20 | 2016-10-11 | Intel Corporation | Scalable compute fabric |
CN103914121B (zh) * | 2013-01-04 | 2017-04-19 | 华为技术有限公司 | 多机系统、用于优化多机系统功耗的方法及装置 |
US9495001B2 (en) * | 2013-08-21 | 2016-11-15 | Intel Corporation | Forcing core low power states in a processor |
US9250910B2 (en) | 2013-09-27 | 2016-02-02 | Intel Corporation | Current change mitigation policy for limiting voltage droop in graphics logic |
US9514715B2 (en) | 2013-12-23 | 2016-12-06 | Intel Corporation | Graphics voltage reduction for load line optimization |
CN103699207A (zh) * | 2013-12-27 | 2014-04-02 | 贝壳网际(北京)安全技术有限公司 | 电子设备控制方法及装置 |
US10261882B2 (en) | 2014-01-31 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | Functional unit promotion to management unit |
US9910683B2 (en) * | 2014-03-28 | 2018-03-06 | Lenovo (Singapore) Pte. Ltd. | Dynamic application optimization |
US9684294B2 (en) * | 2015-01-09 | 2017-06-20 | Tyco Safety Products Canada Ltd. | Multi-core processor for optimized power consumption in a security and home automation system |
JP2017046084A (ja) * | 2015-08-25 | 2017-03-02 | コニカミノルタ株式会社 | 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム |
US10565079B2 (en) | 2017-09-28 | 2020-02-18 | Intel Corporation | Determination of idle power state |
US11079832B2 (en) * | 2018-12-07 | 2021-08-03 | Canon Kabushiki Kaisha | Image forming apparatus that performs AC-DC and DC-DC voltage conversions, and having a power supply that reduces power consumption in low consumption power mode |
US10948934B1 (en) * | 2019-11-08 | 2021-03-16 | Alpha And Omega Semiconductor (Cayman) Limited | Voltage regulator with piecewise linear loadlines |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5918061A (en) * | 1993-12-29 | 1999-06-29 | Intel Corporation | Enhanced power managing unit (PMU) in a multiprocessor chip |
JPH07325788A (ja) | 1994-06-02 | 1995-12-12 | Hitachi Ltd | マルチプロセッサ |
US5784628A (en) * | 1996-03-12 | 1998-07-21 | Microsoft Corporation | Method and system for controlling power consumption in a computer system |
US5915082A (en) * | 1996-06-07 | 1999-06-22 | Lockheed Martin Corporation | Error detection and fault isolation for lockstep processor systems |
JP2001109729A (ja) * | 1999-10-12 | 2001-04-20 | Nec Corp | マルチプロセッサシステムにおける消費電力制御装置および方法 |
US6396169B1 (en) * | 2000-02-29 | 2002-05-28 | 3Com Corporation | Intelligent power supply control for electronic systems requiring multiple voltages |
US7231531B2 (en) * | 2001-03-16 | 2007-06-12 | Dualcor Technologies, Inc. | Personal electronics device with a dual core processor |
US6804632B2 (en) * | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
US6920581B2 (en) * | 2002-01-02 | 2005-07-19 | Intel Corporation | Method and apparatus for functional redundancy check mode recovery |
US6922783B2 (en) * | 2002-01-16 | 2005-07-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for conserving power on a multiprocessor integrated circuit |
US7100060B2 (en) * | 2002-06-26 | 2006-08-29 | Intel Corporation | Techniques for utilization of asymmetric secondary processing resources |
US6711447B1 (en) * | 2003-01-22 | 2004-03-23 | Intel Corporation | Modulating CPU frequency and voltage in a multi-core CPU architecture |
-
2004
- 2004-12-01 EP EP04028470A patent/EP1555595A3/en not_active Ceased
- 2004-12-07 TW TW093137846A patent/TWI278740B/zh not_active IP Right Cessation
- 2004-12-20 US US11/015,803 patent/US7636863B2/en not_active Expired - Fee Related
-
2005
- 2005-01-13 CN CNB2005100041746A patent/CN100541398C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI489262B (zh) * | 2009-09-26 | 2015-06-21 | Intel Corp | 用於多核處理器的低功率運算之方法和裝置 |
TWI567542B (zh) * | 2009-09-26 | 2017-01-21 | 英特爾股份有限公司 | 用於低功率運算之多核心處理系統、處理器及電腦可讀儲存媒體 |
TWI574204B (zh) * | 2010-09-23 | 2017-03-11 | 英特爾股份有限公司 | 對每一核心提供電壓及頻率控制之技術 |
Also Published As
Publication number | Publication date |
---|---|
US7636863B2 (en) | 2009-12-22 |
CN1641534A (zh) | 2005-07-20 |
US20050154931A1 (en) | 2005-07-14 |
EP1555595A2 (en) | 2005-07-20 |
CN100541398C (zh) | 2009-09-16 |
TW200523725A (en) | 2005-07-16 |
EP1555595A3 (en) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI278740B (en) | Apparatus for controlling power of processor having a plurality of cores and control method of the same | |
JP2747971B2 (ja) | 携帯用情報処理機器の電源供給装置およびその駆動方法 | |
JP5791007B2 (ja) | 電力供給の装置および方法ならびにユーザ装置 | |
US8675891B2 (en) | Power supply unit with noise reduction capability | |
CN100342303C (zh) | 计算机系统 | |
US20080148082A1 (en) | Power control system and method | |
EP2426602A1 (en) | System and method for rapid boot of secondary operating system | |
US9477278B2 (en) | Voltage regulator | |
US7516338B2 (en) | Method and apparatus for temporarily decreasing an equivalent series resistance to decrease noise during a voltage change | |
JP2007523586A (ja) | 給電切替えを組み込んだスイッチング電源コントローラ | |
KR101837606B1 (ko) | 스위칭가능한 디커플링 커패시터들 | |
US7523328B2 (en) | Computer power control | |
US9880610B2 (en) | Power supplying method, power supplying system, and electronic device | |
US11910171B2 (en) | Smart speaker power management | |
JPH08140281A (ja) | 充電装置 | |
US8898379B2 (en) | Digital component power savings in a host device and method | |
TWI524268B (zh) | 可攜式電子裝置及其核心交換方法 | |
WO2018010092A1 (zh) | 一种可进行供电管理的可穿戴设备及方法 | |
WO2013170809A1 (zh) | 降低移动终端功耗的方法、装置及其终端 | |
US20040085297A1 (en) | Computer system with monitor on/off functionality | |
TWI578147B (zh) | 電子系統的電源功耗控制方法以及相關的電子系統 | |
US9513683B2 (en) | Control circuitry used in a computing system, and power supply having the control circuitry | |
US20210026432A1 (en) | Extending processor performance | |
WO2011063680A1 (zh) | 移动终端电源管理方法及移动终端 | |
US20020147933A1 (en) | Controlling method and system of a computer peripheral device with power-saving effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |