CN100539558C - 接收数据补偿装置 - Google Patents

接收数据补偿装置 Download PDF

Info

Publication number
CN100539558C
CN100539558C CNB2006100678570A CN200610067857A CN100539558C CN 100539558 C CN100539558 C CN 100539558C CN B2006100678570 A CNB2006100678570 A CN B2006100678570A CN 200610067857 A CN200610067857 A CN 200610067857A CN 100539558 C CN100539558 C CN 100539558C
Authority
CN
China
Prior art keywords
data
inspection portion
buffer part
back level
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100678570A
Other languages
English (en)
Other versions
CN1842069A (zh
Inventor
原田英辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN1842069A publication Critical patent/CN1842069A/zh
Application granted granted Critical
Publication of CN100539558C publication Critical patent/CN100539558C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Programmable Controllers (AREA)

Abstract

提供一种对于包含各种布线方式以及传输媒体的传输路径都可以通过单一的设备进行广泛的应用的接收数据补偿装置。接收数据补偿装置介于构成物理层的接收电路和利用接收数据的处理装置之间,其特征在于,包括:多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;多个缓冲部,位于所述多个检查部的后级,蓄积由检查部处理过的数据;以及数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。

Description

接收数据补偿装置
技术领域
本发明涉及一种接收数据补偿装置,其介于构成物理层的接收电路和利用接收数据的处理装置之间,具有修复接收数据的功能。
背景技术
图8表示现有的接收数据补偿电路的结构。如同图所示,该接收数据补偿装置100A设置于构成物理层的接收IC的后级,在本例中,包括预处理部1和检查部2。另外,接收IC200装载于印刷布线板(PWB)上,接收数据补偿装置100A可以由ASIC、FPGA或微型计算机等适当构成。作为接收IC200,例如可以使用Analog Devices的AD485等。
在同图中,从通信传输路径经由接收IC取得的数字信号对接收数据补偿装置100进行过渡。预处理部1具有滤波功能和采样功能。图9表示这里使用的采样电路的一例。该电路是本申请人之前由特开2004-221905号公报公开的电路。
如同图所示,该采样电路监视互相级联连接的三个D型触发器DFF1~DFF3、配置在其后级的第一选择器SEL1、配置在其后级的D型触发器DFF4、配置在其后级的第二选择器SEL2、配置在其后级的D型触发器DFF5这些D型触发器DFF1~DFF5的各Q输出,基于这些Q输出,对第一以及第二选择器SEL1、SEL2提供切换信号S1以及S2,从而如图10所示,修复包含各种各样的噪声分量的数字信号。
检查部2进行CRC、奇偶、停止(stop)、编码规则等协议的帧格式的数据的可靠性检查或错误检测。进而,由检查部2进行了传输路径编码的情况下,进行解码。这样,通过检查部2的补偿后接收数据(CD)与检查结果信号S1一起被发送到数据处理装置,以供其利用(例如,参照专利文献1)。
[专利文献1]特开平5-130151号公报
但是,这样的现有的接收数据补偿装置中,由于预处理部1中包含的滤波电路被固定在一个特性,因此在经由通信连接主机单元和从属机单元的PLC系统中,被指出存在使用便利性恶化的问题。
即,在这种PLC系统中,在该通信路径上,混有雏菊链、多点、分支、起点(start)等各种布线方式,而且使用各种传输媒体(特性不同的电缆、连接器),因此传输路径中的信号的反射或衰减状态不同。信号由被固定在一个特性的滤波电路接收的情况下,与在相同波特率下将布线方式和传送媒体确定为一个时相比,布线长度或连接台数等通信布线规格降低。这如果要通过布线性能的提高来解决,则即使是同一功能的设备,也必需对每个电缆或布线方式以多个形式准备IC(包含一个滤波电路)或提供的设备本身,开发费用本身、开发管理成本增大。
发明内容
本发明着眼于这样的现有的问题而完成,其目的在于提供一种对于包含各种布线方式以及传输媒体的传输路径都可以通过单一的设备进行广泛的应用的接收数据补偿装置。
本发明的其它目的以及作用效果通过参照说明书的以下的记述,只要是本领域技术人员就容易理解。
本发明为了解决上述问题,采用如下的结构。即,本发明的接收数据补偿装置介于构成物理层的接收电路和利用接收数据的处理装置之间,其特征在于,包括:多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;多个缓冲部,位于所述多个检查部的各个的后级,蓄积由检查部处理过的数据;以及数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
根据这样的结构,从构成物理层的接收电路得到的接收数据由具有特性分别不同的滤波功能以及采样功能的多个预处理部同时处理,因此即使在传输路径的质量各种各样地不同的情况下,设置的多个预处理部的其中一个也可以应对于此,从而即使是同一规格的一台设备,也可以对各种传输路径应用。
在优选的实施方式中,所述数据选择器在基于所述检查部中的检查结果判定为多个缓冲部的数据是检查OK时,按照预先设定的优先顺序,选择输出这些数据之一也可以。
根据这样的结构,传输路径的质量良好、布线方式简单的结果,即使在多个缓冲器中得到良好的数据的情况下,也可以可靠地取得正确的数据而不会迷惑于其选择。
此外,在优选的实施方式中,也可以还包括对从所述多个检查部分别得到的接收状态的OK和/或异常进行计数的接收状态计数器,所述数据选择器基于多个接收状态计数器的计数值,再设定优先顺序。
根据这样的结构,即使在应用于任意的传输媒体的情况下,通过短暂的习惯期间,对于存在多个系统的处理系统中最佳的处理系统,特别为OK的频度增高,因此通过考虑这些信息,可以自动地搜索出更加合适的处理系统。
在优选的实施方式中,也可以在数据被传输路径编码时,检查部进行其解码处理。
以上说明的本发明的接收数据补偿装置可以广泛应用于PLC系统中。即,通过对构成PLC系统的主机单元、从属机单元、中继器等的每个、本发明对构成物理层的接收电路的后级进行配置,可以提高各个线路适合度。
根据本发明,从构成物理层的接收电路得到的接收数据由互相并联地设置在其输出侧、并且具有特性分别不同的滤波功能以及采样功能的多个预处理部同时处理,因此,不论传输路径的质量或布线方式如何,其中一个处理系统都适合其特性,从而即使是一台接收处理装置也可以适合各种质量的传输媒体以及布线方式,这种接收装置的使用方便性提高。
附图说明
图1是本发明装置的结构图(第一实施方式)。
图2是本发明装置的结构图(第二实施方式)。
图3是组装了本发明装置的主机单元(或从属机单元)的结构图。
图4是组装了本发明装置的中继器(repeater)的结构图。
图5是构成PLC系统的布线系统图(之一)。
图6是构成PLC系统的布线系统图(之二)。
图7是包含主机单元以及从属机单元的PLC系统的更具体的结构图。
图8是现有装置的结构图。
图9是表示采样电路的一例的图。
图10是表示采样电路的数据修复特性的说明图。
符号说明
1   预处理部
2   检查部
4   数据选择器
6   主机单元
7   从属机单元
8   中继器
9a  分支(branch)
9b  终端
60  PLC
61  CPU单元
70  个人计算机
100 接收数据补偿装置
200 接收IC
201A 上级侧发送接收IC
201B 下级侧发送接收IC
11、12、1N 预处理部
21、22、2N 检查部
31、32、3N 缓冲器
51、52、5N 接收状态计数器
S11、S12、S1N 检查结果信号
S31、S32、S3N 计数信号
DFF1~5
SEL1~2
具体实施方式
以下,参照附图详细地说明本发明的接收数据补偿装置的一实施方式。图1表示本发明装置的结构图(第一实施方式)。
如同图所示,本发明的接收数据补偿装置100设在构成物理层的接收IC200的后级。作为接收IC200,例如可以利用RS485规格的元件,更具体地优选Analog Devices的AD485等。在本例中,接收IC200装载在印刷布线电路板上。
另一方面,本发明的接收数据补偿装置100具有如下的结构。即,本发明的接收数据补偿装置100包括:多个预处理部11、12、...1N,互相并联设置在接收IC200的输出侧,具有特性分别不同的滤波功能以及特性分别不同的采样功能;多个检查部21、22、...2N,位于所述多个预处理部11、12、...1N的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;多个缓冲部31、32、...3N,位于所述多个检查部21、22、...2N的后级,蓄积由检查部处理过的数据;以及数据选择器4,监视所述多个检查部31、32、...3N中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
即,从通信传输路径经由接收IC200取得的数字信号对在其后级互相并联设置的N台预处理部11、12、...1N进行过渡。该预处理部11、12、...1N中包含的用于实现滤波功能的滤波电路与之前参照图9以及图10说明的大致相同。由第一预处理部11、第二预处理部12、...第N预处理部1N分别处理的数据被发送到配置在各自的后级的第一检查部21、第二检查部22、...第N检查部2N。这些检查部21、22、...2N进行开始CRC、奇偶、停止、编码规则等协议的帧格式的数据的可靠性检查或错误检测,此外在进行了传输路径编码的情况下,进行解码。
由第一检查部21、第二检查部22、...第N检查部2N分别处理的数据然后进一步对配置在各自的后级的第一缓冲器31、第二缓冲器32、...第N缓冲器3N进行过渡,并临时蓄积于此。
然后,通过数据选择器选择分别蓄积在第一缓冲器31、第二缓冲器32、...第N缓冲器3N中的数据中的哪个缓冲器的数据,过渡到使用数据的处理电路(未图示)。
由数据选择器4监视特性分别不同的滤波后的检查结果(检查结果信号S11、S12、...S1N),选择将由哪个缓冲器缓冲后的数据传送到后级。根据检查结果来选择传送(使用)哪个缓冲数据。在检查结果为OK的结果是一个的情况下选择该数据,多个为OK的情况下,使用哪个数据都可以。
这里,在多个为OK的情况下,也可以对滤波器1~N的数据赋予优先顺序,并选择使用高顺序的数据。可以选择使用缓冲器中蓄积的任何数据。数据选择器4也可以仅通过开始检查来开始使用数据。
在进行曼彻斯特、xByB、n次连续反转插入等这样的传输路径编码的情况下,由检查部21、22、...2N进行按照传输路径编码的编码规则检查,预先决定检查几回之后开始使用数据,由此开始使用数据也可以。
在进行开始检查、编码规则检查中的数据使用开始的情况下,由于不将一个帧的所有数据堆在缓冲器中也可以,因此在中继器这样的波形调整装置将数据发送到下一个媒体的情况下,与CRC或奇偶、停止等将一个帧检查到最后为止相比,可以延迟少地发送。由此,即使在使用了中继器这样的波形整形装置的网络中,也可以提高数据的可靠性而不延迟数据传递时间。
将数据选择器所采用的数据的优先顺序设为从控制电路或外部的微型计算机等的设定式,也可以设定为接收帧并进行测试,监视检查结果,采用可靠性最高的滤波器的数据。
在优先顺序设定的情况下,也可以停止对设定以外的滤波器~缓冲电路的时钟供给,抑制安装的IC的消耗电流,同时使用最佳的滤波电路。此外,在优先顺序设定中也可以配合时钟停止功能,每次使一个滤波电路切换动作,实现仅与滤波器~缓冲器一个电路同等的消耗电流。(动作上,由于并联排列的电路停止,因此与现有技术这样的一个电路中的动作类似。)
进行传送路径编码检查,在进行帧最后部的检查之前使用数据的情况下,多个电路接收成立时,使用高顺序的数据,但在高顺序的滤波器的数据引起了检查错误的情况下,通过从串行数据的中途切换为以低顺序接收成立的滤波器的数据,也可以继续接收。
图2表示本发明装置的结构图(第二实施方式)。图2与图1的不同点在于,设置从第一检查部21、第二检查部22、...第N检查部2N分别生成的接收状态信号(异常或正常)进行计数的接收状态计数器51、52、...5N,将从这些计数器得到的计数信号S31、S32、...S3N发送到在数据选择器中设定优先顺序的监视设定部,基于这些计数结果,再设定数据选择器中的优先顺序。
本发明的接收数据补偿装置100也可以组装在构成PLC系统的各种接收设备中。
图3表示组装了本发明装置的主机单元(或从属机单元)的结构图。如同图所示,在本例中,主机单元6或从属机单元7中组装了本发明的接收数据补偿装置100。更详细地说,主机单元6或从属机单元7包含:构成物理层的接收IC200、对从接收IC200得到的接收数据进行处理的用于主机单元或用于从属机单元的IC300、控制该IC300的装置400。装置400是MPU等具有选择或设定滤波电路的功能的装置,通过该装置400,具有作为主机或从属机的功能的IC300被控制。而且,在该IC300的输入级组装本发明的接收数据补偿装置100。对于该接收数据补偿装置100的具体结构,可使用之前参照图1以及图2说明的结构。
接着,图4表示组装了本发明装置的中继器的结构图。在本例中,中继器8分别具有作为物理层起作用的上级侧发送接收IC201A和下级侧发送接收IC201B。这些IC与上级侧通信线路以及下级侧通信线路连接。
装置500可以由ASIC等安装了本发明的技术的IC构成,该装置的内部,分别与接收数据的输入级对应,分别组装有本发明装置100。即,从上级侧发送接收IC取得的接收数据的输入级上仍然同样地设有本发明装置100,而且从下级侧发送接收IC201B得到的接收数据的输入级上仍然同样设有本发明装置100。这两台本发明装置100由发送接收控制电路501控制,这些发送接收控制电路501经由MPU接口电路502由MPU100控制。通过采用这样的结构,实现中继器的功能,同时提高对于接收数据的冗余性,可以对各种通信媒体或布线方式应用。
接着,图5表示构成PLC系统的布线系统图(之一)。在图中,6是主机单元、7是从属机单元、8是中继器、9a是分支、9b是终端电阻。即使是这样的各种布线方式以及传输媒体混杂的传输路径,如果对主机单元6、从属机单元7分别组装本发明的装置100,则不管传输媒体或布线方式如何,都可以应用,而不用进行任何规格变更。
接着,图6表示构成PLC系统的布线系统图(之二)。在图中,6是主机单元、7是从属机单元、9a是分支、9b是终端电阻。这样,在包含各种传输媒体以及布线方式的通信系统中,通过不仅将主机单元6、从属机单元7,而且将中继器8也组装在本发明的装置100中,从而可以提高系统适合性。
最后,图7表示包含主机单元以及从属机单元的PLC系统的更具体的结构图。在图中,70是个人计算机、60是PLC、6是主机单元、61是CPU单元、7是从属机单元、8是中继器、9b是终端电阻。即使是包含这样的复杂的布线方式以及复杂的传输媒体的系统,通过将本发明装置100组装在主机单元6、从属机单元7、中继器8中,也可以显著地提高对于通信线路的通用性。
产业上的可利用性在于,如上所述,根据本发明,从构成物理层的接收电路得到的接收数据由互相并联地设置在其输出侧、并且具有特性分别不同的滤波功能以及采样功能的多个预处理部同时处理,因此,不论传输路径的质量或布线方式如何,其中一个处理系统都适合其特性,从而即使是一台接收处理装置也可以适合各种质量的传输媒体以及布线方式,这种接收装置的使用方便性提高。

Claims (12)

1.一种接收数据补偿装置,介于构成物理层的接收电路和利用接收数据的处理装置之间,其特征在于,包括:
多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;
多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;
多个缓冲部,位于所述多个检查部的各个的后级,蓄积由检查部处理过的数据;以及
数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
2.如权利要求1所述的接收数据补偿装置,其特征在于,所述数据选择器在基于所述检查部中的检查结果判定为多个缓冲部的数据是检查OK时,选择输出按照预先设定的优先顺序的这些数据之一。
3.如权利要求2所述的接收数据补偿装置,其特征在于,还包括对从所述多个检查部分别得到的接收状态的OK和/或异常进行计数的接收状态计数器,
所述数据选择器基于多个接收状态计数器的计数值,再设定优先顺序。
4.一种可编程控制器的通信主机单元,其特征在于,在构成物理层的接收电路的后级包括:
多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;
多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;
多个缓冲部,位于所述多个检查部的各个的后级,蓄积由检查部处理过的数据;以及
数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
5.如权利要求4所述的可编程控制器的通信主机单元,其特征在于,所述数据选择器在基于所述检查部中的检查结果判定为多个缓冲部的数据是检查OK时,选择输出按照预先设定的优先顺序的这些数据之一。
6.如权利要求5所述的可编程控制器的通信主机单元,其特征在于,还包括对从所述多个检查部分别得到的接收状态的OK和/或异常进行计数的接收状态计数器,
所述数据选择器基于多个接收状态计数器的计数值,再设定优先顺序。
7.一种可编程控制器的从属机单元,其特征在于,在构成物理层的接收电路的后级包括:
多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;
多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;
多个缓冲部,位于所述多个检查部的各个的后级,蓄积由检查部处理过的数据;以及
数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
8.如权利要求7所述的可编程控制器的从属机单元,其特征在于,所述数据选择器在基于所述检查部中的检查结果判定为多个缓冲部的数据是检查OK时,选择输出按照预先设定的优先顺序的这些数据之一。
9.如权利要求8所述的可编程控制器的从属机单元,其特征在于,还包括对从所述多个检查部分别得到的接收状态的OK和/或异常进行计数的接收状态计数器,
所述数据选择器基于多个接收状态计数器的计数值,再设定优先顺序。
10.一种中继器,其特征在于,在来自上级侧通信线路的作为物理层的接收电路的后级,和/或来自下级侧通信线路的作为物理层的接收电路的后级包括:
多个预处理部,互相并联设置在接收电路的输出侧,具有特性分别不同的滤波功能以及采样功能;
多个检查部,位于所述多个预处理部的各个的后级,至少执行按照协议的帧格式的数据的可靠性检查;
多个缓冲部,位于所述多个检查部的各个的后级,蓄积由检查部处理过的数据;以及
数据选择器,监视所述多个检查部中的检查结果,同时选择输出检查结果为OK的缓冲部的数据。
11.如权利要求10所述的中继器,其特征在于,所述数据选择器在基于所述检查部中的检查结果判定为多个缓冲部的数据是检查OK时,选择输出按照预先设定的优先顺序的这些数据之一。
12.如权利要求11所述的中继器,其特征在于,还包括对从所述多个检查部分别得到的接收状态的OK和/或异常进行计数的接收状态计数器,
所述数据选择器基于多个接收状态计数器的计数值,再设定优先顺序。
CNB2006100678570A 2005-03-31 2006-03-13 接收数据补偿装置 Active CN100539558C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105543A JP4544420B2 (ja) 2005-03-31 2005-03-31 受信データ補償装置
JP105543/05 2005-03-31

Publications (2)

Publication Number Publication Date
CN1842069A CN1842069A (zh) 2006-10-04
CN100539558C true CN100539558C (zh) 2009-09-09

Family

ID=36602380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100678570A Active CN100539558C (zh) 2005-03-31 2006-03-13 接收数据补偿装置

Country Status (5)

Country Link
US (1) US7546518B2 (zh)
EP (1) EP1710641B1 (zh)
JP (1) JP4544420B2 (zh)
CN (1) CN100539558C (zh)
DE (1) DE602006009865D1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049642A (ja) * 2007-08-17 2009-03-05 Omron Corp 伝送システム
US20130219233A1 (en) * 2012-02-21 2013-08-22 Lsi Corporation Systems and Methods for Quality Based Priority Data Processing
CN106982199B (zh) * 2016-05-06 2020-04-14 深圳市永联科技股份有限公司 一种基于fpga和cpld的曼彻斯特码通讯协议自适应方法
JP2018174369A (ja) * 2017-03-31 2018-11-08 株式会社日立製作所 信号伝送方法及び通信システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956589A (en) * 1973-11-26 1976-05-11 Paradyne Corporation Data telecommunication system
JPH03155228A (ja) 1989-11-14 1991-07-03 Toshiba Corp ダイバーシティ受信装置
JP3211034B2 (ja) 1991-10-31 2001-09-25 オムロン株式会社 ディジタル信号のノイズ成分除去装置
JPH07327255A (ja) * 1994-06-01 1995-12-12 Matsushita Graphic Commun Syst Inc 通信装置
JPH0823281A (ja) * 1994-07-07 1996-01-23 Oki Electric Ind Co Ltd 誤り検出訂正装置
JPH10173723A (ja) * 1996-12-12 1998-06-26 Fujitsu Ltd データ転送方法及びデータ転送装置
US5961658A (en) * 1997-05-23 1999-10-05 Cirrus Logic, Inc. PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US6519715B1 (en) * 1998-05-22 2003-02-11 Hitachi, Ltd. Signal processing apparatus and a data recording and reproducing apparatus including local memory processor
JP2000236357A (ja) * 1999-02-16 2000-08-29 Canon Inc 情報処理装置およびその処理方法
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US6889154B2 (en) * 2002-04-18 2005-05-03 Infineon Technologies Ag Method and apparatus for calibrating data-dependent noise prediction
JP4125109B2 (ja) * 2002-12-12 2008-07-30 富士通株式会社 インターフェース装置,sonet多重分離装置,伝送システムおよびフレーム伝送方法
JP4019946B2 (ja) 2003-01-14 2007-12-12 オムロン株式会社 ネットワークシステムのモニタ方法及びモニタリングシステム並びにリピータ及びモニタ装置

Also Published As

Publication number Publication date
CN1842069A (zh) 2006-10-04
EP1710641A1 (en) 2006-10-11
JP4544420B2 (ja) 2010-09-15
US20060242472A1 (en) 2006-10-26
US7546518B2 (en) 2009-06-09
DE602006009865D1 (de) 2009-12-03
JP2006287665A (ja) 2006-10-19
EP1710641B1 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
CN100568208C (zh) 用于通用总线测试仪的灵活接口
CN108418582B (zh) 传输信号的方法、驱动器及系统
JP2909084B2 (ja) ラン通信装置およびそれに使用する媒体アダプタ
US5642217A (en) Apparatus for repowering and monitoring serial links
US6973029B1 (en) Redundant serial bus and method for the operation thereof
EP2854355B1 (en) Central alignment circuitry for high-speed serial receiver circuits
CN100539558C (zh) 接收数据补偿装置
CN202372976U (zh) 一种分时复用串口的切换电路
CN102664837B (zh) 一种自动检测完成高速数字信号收发方向设置匹配的方法
EP1529373B1 (en) Network monitor and method
US20230026273A1 (en) Status signal output
US6661805B1 (en) System and method for automatically changing a device transmit/receive configuration
US6493319B1 (en) Test access system and method for digital communication networks
CN1947432A (zh) 电信网络中的交叉连接远程自动化的方法和系统
CN111198833B (zh) 串行通用输入/输出系统
CN113009246B (zh) Pse设备检测装置及pse设备检测方法
US7184395B2 (en) Providing reconditioned signals at a plurality of ports
CN109495463B (zh) 一种链路宽度协商方法、装置及计算机可读存储介质
EP3458864B1 (en) A system for assessing telecommunications wiring
JP4502774B2 (ja) 主信号負荷試験装置
CN111651311B (zh) 一种可配置的物理层误码产生装置、芯片及设备
JP2012231290A (ja) 電子回路及びそのタイミング調整方法
CN102541001A (zh) 控制系统以及控制系统的节点地址设定方法
KR20070112957A (ko) 통신시스템 보드에서 인터페이스 장치 및 방법
CN102739326B (zh) 具有传输速率检测功能的通信装置及其传输速率检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant