CN102541001A - 控制系统以及控制系统的节点地址设定方法 - Google Patents

Abstract

本发明的目的在于，提供一种在节点地址的设定中，不增加设定工时，并且能够对应地址的误设定等缺陷的冗余控制系统。该控制系统具有：运算装置，其输出控制命令；多个输入输出装置，该多个输入输出装置接收上述控制命令，并向上述控制对象进行输出；以及冗余后的中继装置，其对上述控制命令进行中继，并向上述输入输出装置进行输出；该控制系统的特征在于，上述中继装置具备上位地址设定部，该上位地址设定部向上述输入输出装置输出上位地址信息；上述输入输出装置具备：上位地址比较部，其对接收到的上述上位地址信息进行比较；上位地址设定部，其基于上述比较结果来选择上述上位地址信息；以及线路控制部，其将选择出的上述上位地址和由本输入输出装置确定的下位地址信息合并起来，由此来设定节点地址。

Description

控制系统以及控制系统的节点地址设定方法

技术领域

本发明涉及在连接有多个设备的冗余系统(redundant system)中，通过按每个设备来设定个别的节点地址(node address)从而使相互通信成为可能的控制系统以及控制系统的节点地址设定方法。

背景技术

在用于工厂控制(plant control)等的控制系统中，必须在控制装置间进行与控制相关的通信(以下，称为控制通信)，由此必须设定能够区别各装置的地址(以下，称为节点地址)。

作为该设定方法，例如在专利文献1中公开了使用旋转开关(rotaryswitch)来确定控制器的节点地址的方法。此外，在专利文献2中，针对用于在构筑控制系统的多个现场设备(field device)间进行控制通信的节点地址设定的方法，公开了如下方法，即，将各现场设备的设备ID和连接现场设备的连接器的网络ID合并起来从而来设定节点地址。

专利文献1：JP特开2001-339392号公报

专利文献2：JP特开2001-236103号公报

另一方面，控制系统要求即使一部分发生故障也能够继续运转这样的高可靠性，一般，通过具备2台运算装置并具备多台输入输出装置这样的冗余控制系统来实现该高可靠性。

但是，如专利文献1所述，在迄今为止这样的节点地址设定的方法中，具有如下这样的课题，即，由于能够由一个旋转开关设定的地址一般到“0x0～0xF”为止，所以为了设定冗余控制系统这样的大量与装置对应的地址，必须对一个装置安装多个旋转开关，从而成为节点地址设定工时增加和人为过失的主要原因。

此外，在冗余控制系统中使用专利文献2中记载的节点地址设定方法的情况下，如果错误地在两台运算装置中设定个别的地址，则由于对输入输出装置传送2个种类的节点地址信息，所以存在不能判断应当使用哪一个节点地址信息这样的问题。

发明内容

因此，在本发明中，其目的在于，提供一种在节点地址的设定中，不增加设定工时，并且能够对应地址的误设定等缺陷的控制系统以及控制系统的节点地址设定方法。

上述课题通过控制系统来解决，其中，该控制系统具有：运算装置，其进行针对控制对象的运算，并输出控制命令；多个输入输出装置，该多个输入输出装置接收上述控制命令，并向上述控制对象进行输出；以及冗余后的中继装置，其经由传送路径连接在上述运算装置和上述输入输出装置之间，对上述控制命令进行中继，并向上述输入输出装置进行输出；该控制系统的特征在于，每个上述冗余后的中继装置具备上位地址设定部，该上位地址设定部向上述多个输入输出装置输出由本中继装置设定的上位地址信息；上述输入输出装置具备：上位地址比较部，其对从上述冗余后的中继装置的各个系统中接收到的上述上位地址信息进行比较；上位地址设定部，其基于上述比较结果来选择上述上位地址信息；以及线路控制部，其将选择出的上述上位地址和由本输入输出装置确定的下位地址信息合并起来，由此来设定本输入输出装置的节点地址。

根据本发明，由于能够根据中继装置设定的节点地址信息来决定输入输出装置的节点地址，所以不增加设定工时就能够进行节点地址的设定。此外，由于输入输出装置对从多个中继装置接收到的节点地址信息进行比较，并决定本站的节点地址，所以即使对地址的误设定等也能够灵活对应。

附图说明

图1是表示冗余控制系统的构成的图。

图2是表示各装置的节点地址(16进制)的图。

图3是表示数据线路的通信方法和传送帧的格式(format)的图。

图4是表示串行线路(serial line)的传送帧的格式的图。

图5是表示帧接收电路的构成的图。

图6是表示超时计数器(time out counter)的构成的图。

图7是表示地址接收完成的模式的图。

图8是表示上位节点地址设定电路的构成的图。

图9是表示数据线路控制电路的通信控制部的构成的图。

图10是表示1系统/2系统/两系统状态和来自运算装置的与线路模式信息相对应的数据线路的通信状态的图。

图11是表示中继装置A3、中继装置B4的节点地址的构成的图。

符号说明：

1 运算装置(主系统)

2 运算装置(待机系统)

3 中继装置A

4 中继装置B

5 输入输出装置A

6 输入输出装置B

7 输入输出装置N

8 终端装置

9 控制对象

10 运算装置(主系统)和中继装置A间的数据线路

11 运算装置(主系统)和中继装置B间的数据线路

12 运算装置(待机系统)和中继装置B间的数据线路

13 运算装置(待机系统)和中继装置A间的数据线路

14 1系统串行线路

15 2系统串行线路

16 1系统数据线路

17 2系统数据线路

31 中继装置A的数据线路中继电路

32 中继装置A的上位节点地址设定开关

33 中继装置A的串行线路控制电路

41 中继装置B的数据线路中继电路

42 中继装置B的上位节点地址设定开关

43 中继装置B的串行线路控制电路

501 上位节点地址接收电路(1系统)

502 上位节点地址接收电路(2系统)

503 1系统/2系统地址比较器

504 1系统/2系统/两系统状态保持

505 上位节点地址锁存信号生成用逻辑加法元件

506 上位节点地址设定电路

507 下位节点地址设定用旋转开关

508 数据线路控制电路

509 输入输出控制电路

510 1系统地址接收完成兼2系统超时信号

511 1系统地址接收完成信号

512 1系统接收地址数据

513 2系统地址接收完成兼1系统超时信号

514 2系统地址接收完成信号

515 2系统接收地址数据

516 两系统地址一致信号

517 两系统同一地址接收完成信号

518 1系统/2系统/两系统状态信号

519 上位节点地址锁存信号

520 上位节点地址数据

521 帧接收电路

522 前次值地址比较器

523 一致次数计数器

524 1系统超时计数器

525 寄存器A的地址数据

526 寄存器B的地址数据

527 2系统超时信号

528 2系统超时计数器

529 1系统超时信号

530 数据线路控制电路的通信控制部

701 发送帧

702 响应帧

703 串行线路的帧

710 数据线路的传送帧的格式

711 串行线路的传送帧的格式

712 中继装置的节点地址的构成

5061 选择器

5062 上位节点地址寄存器

5211 移位寄存器

5212 奇偶校验

5213 寄存器A

5214 寄存器B

5241 1系统超时计数器的计数器

5242 1系统超时计数器的超时判定

5281 2系统超时计数器的计数器

5282 2系统超时计数器的超时判定

5301 切换器

5302 帧忽视

5303 线路模式保持

5304 错误响应

具体实施方式

参照附图说明用于实施本发明的方式。

图1是表示本发明的实施例的一个方式的冗余控制系统的构成图。图1中的冗余控制系统由运算装置(主系统)1、运算装置(待机系统)2、中继装置A3、中继装置B4、N个输入输出装置(输入输出装置A5、输入输出装置B6、......、输入输出装置N7)、终端装置8构成。并且，运算装置(主系统)1、运算装置(待机系统)2和中继装置A3、B4由数据线路10～13连接，中继装置A3、B4和输入输出装置由数据线路16、17以及RS232C这样的串行线路14、15连接。进一步地，终端装置8与串行线路14、15以及数据线路16、17的终端连接。这里，中继装置A3和中继装置B4是相同构成的装置。此外，在数据线路10～13、16、17中采用图3中后述的帧来进行通信。

运算装置(主系统)1、运算装置(待机系统)2是接收来自例如24小时连续运转的发电站的涡轮机(turbine)这样的控制对象9的信息并进行运算、从而生成控制命令的装置。此外，输入输出装置A5、B6、......、N7是经由数据线路控制电路508、输入输出控制电路509在与控制对象9之间进行直接输入输出的装置，将来自运算装置(主系统)1、运算装置(待机系统)2的控制信号向控制对象9输出，并将从控制对象9取入的信息交给运算装置(主系统)1、运算装置(待机系统)2。在实际的配置中，有时将运算装置(主系统)1、运算装置(待机系统)2和输入输出装置A5、B6、......、N7设置在分离的场所，中继装置A3、中继装置B4是在上述运算装置(主系统)1、运算装置(待机系统)2和上述输入输出装置A5、B6、......、N7的距离在物理上较远的情况下进行中继的装置。此外，虽然未图示，但是将运算装置(主系统)1、(待机系统)2另外与具有与中继装置A3、B4相同的构成的中继装置、输入输出装置进行连接。

输入输出装置A5、B6、......、N7为了与运算装置(主系统)1、运算装置(待机系统)2进行控制通信，需要用来对输入输出装置A5、B6、......、N7进行区别的单独的地址(以下，称为节点地址)。在本发明中，在上述冗余控制系统中，输入输出装置A5、B6、......、N7的节点地址的上位部分(以下，称为上位节点地址)由中继装置A3、中继装置B4来设定，下位部分(以下，称为下位节点地址)由输入输出装置A5、B6、......、N7来设定。并且，将合并这些部分而形成的地址作为本站的节点地址，与运算装置(主系统)1、运算装置(待机系统)2进行控制通信。由此，在连接有多个输入输出装置的情况下，不用在各输入输出装置中设置多个旋转开关就能够进行节点地址的设定。

图2是表示本实施例设定的各装置的节点地址(16进制)的图。由此，分别对运算装置(主系统)1设定“0x800”，对运算装置(待机系统)2设定“0x801”，对中继装置A3设定“0xBD0”，对中继装置B4设定“0xB50”，对输入输出装置A5设定“0x500”，对输入输出装置B6设定“0x501”，数据线路10～13、16、17中的通信使用该节点地址并采用图3所示这样的帧来进行通信。

图3是表示运算装置(主系统)1、运算装置(待机系统)2和输入输出装置A5、B6、......、N7之间的数据线路上的帧的图。如图3下部所示，传送帧的格式由用于在数据线路上取得帧的同步的前同步码、表示帧的开始的上位2个标记、发送目的地地址、发送源地址、数据、CRC码、表示帧的结束的下位1个标记构成。使用该帧，如图3上部所示，运算装置(主系统)1、运算装置(待机系统)2在向输入输出装置A5发送帧的情况下，对发送目的地地址设定“0x500”，对发送源地址设定为“0x000”，来发送发送帧701。然后，输入输出装置A5如果将本站的节点地址设定为“0x500”，则发送目的地地址接收“0x500”的帧，对发送目的地地址设定“0x000”，对发送源地址设定“0x500”，并返回响应帧702。在输入输出装置B6中也按照相同的步骤来与运算装置(主系统)1、运算装置(待机系统)2进行通信。

以下，将上位节点地址设为8比特，将下位节点地址设为4比特，将节点地址设为12比特，设定图2所示这样的节点地址，来说明直到在输入输出装置A5、B6、......、N7和运算装置(主系统)1、运算装置(待机系统)2之间开始控制通信为止的流程。

其中，输入输出装置A5、B6、......、N7在接入电源时只进行一次节点地址的设定，设定一次节点地址后，断开一次电源，到再次接入电源为止，都保持该节点地址。此外，在接入电源时，移位寄存器5211、寄存器A5213、寄存器B5214、上位节点地址设定电路506被初始化为“0”，一致次数计数器523、1系统超时计数器524、2系统超时计数器528也被重置为零。

这里，由于输入输出装置A5、B6、......、N7在节点地址的设定中具有相同的功能，所以作为代表，针对输入输出装置A5进行说明。首先，在中继装置A3、中继装置B4中使用旋转开关32、42，设定输入输出装置A5的上位节点地址8比特“0x50”。接着，串行线路控制电路33、43将由旋转开关32、42设定的上位节点地址数据“0x50”通过串行线路14、15循环地向输入输出装置A5进行传送。

这里，在串行线路14、15中，采用图4所示的传送帧来传送。该传送帧由表示帧的开始的开始标记、表示帧中的数据区域开始的同步比特、波特率(baud rate)、上位节点地址数据、奇偶校验位(parity bit)、表示数据区域的终止的结束比特构成。此外，传送帧有发送帧701和响应帧702，任一个都按照图4所示的传送帧的格式710来传送。

此外，旋转开关32、42也在中继装置A3、中继装置B4的节点地址的设定中进行使用。图11表示中继装置A3、中继装置B4的节点地址的构成。中继装置的节点地址通过将在上位4比特中表示装置的种类的值“0xB”、在中位1比特中根据中继装置所连接的系统而确定的值“0x0或0x1”、在下位7比特中由旋转开关32、42设定的值的下位7比特“0x50”合并起来进行决定。通过共有在中继装置A3、中继装置B4的节点地址设定中必需的开关和在输入输出装置A5的上位节点地址设定中必需的开关，能够实现成本降低并防止人为过失，

另一方面，在输入输出装置A5中，由上位节点地址接收电路(1系统)501接收经由串行线路14从中继装置A3传送的帧，由上位节点地址接收电路(2系统)502接收经由串行线路15从中继装置B4传送的帧。由于上位节点地址接收电路(1系统)501和上位节点地址接收电路(2系统)502的电路构成相同，所以，以下，说明上位节点地址接收电路(1系统)501，在必要时也说明上位节点地址接收电路(2系统)502。

在上位节点地址接收电路(1系统)501中，首先，由图5所示的帧接收电路521使用移位寄存器5211取入上位节点地址数据“0x50”。接着，对取入的上位节点地址数据“0x50”进行奇偶校验(parity check)5212，如果奇偶正确，则将地址数据“0x50”保存在寄存器A5213中。如果奇偶不正确，则使数据作废，什么也不写入寄存器A5213中。

并且，接着，取入上位节点地址数据“0x50”，在将地址数据“0x50”保存在寄存器A5213中时，将前面保存在寄存器A5213中的地址数据“0x50”保存在寄存器B5214中后保存下一个地址数据。在更新寄存器A5213、B5214的值后，向前次值地址比较器522输出保存在各寄存器中的地址数据。

前次值地址比较器522对输入的寄存器A的地址数据525和寄存器B的地址数据526进行比较，由于“0x50”和“0x50”一致，所以将一致次数计数器523计数增。但是，在寄存器A的地址数据525和寄存器B的地址数据526不一致的情况下，将一致次数计数器523的计数重置为零。

一致次数计数器523在计数器值为规定值例如“3”时输出1系统地址接收完成信号511。此外，一致次数计数器523在计数器值一旦成为“3”后停止计数器，并直到重置为零为止都保持计数器值“3”。通过使用一致次数计数器523来确认接收多次相同数据，从而防止上位节点地址数据的暂时错误。

接着，使用图6所示的超时计数器524的构成图来说明超时计数器的动作。将从一致次数计数器523输出的1系统地址接收完成信号511作为触发，开始1系统超时计数器524的计数增。这里，上部是1系统的超时计数器的构成图，将1系统地址接收完成信号511作为触发来开始计数增，根据2系统地址接收完成信号514来停止计数。并且，按照超时判定5242来判定计数器5241的计数值是相当于500ms～600ms左右的值，在计数值为该值时输出2系统超时信号527。

此外，下部是2系统的超时计数器的构成图，将2系统地址接收完成信号514作为触发来开始计数增，根据1系统地址接收完成信号511来停止计数。并且，根据超时判定5282来判定计数器5281的计数值是相当于500ms～600ms左右的值，在计数值是该值时输出1系统超时信号529。

在1系统的地址接收先于2系统完成的情况下，与开始1系统的超时计数器524的计数增同时地，将2系统的超时计数器528设为停止状态。这里，如果在超时时间经过前2系统的地址接收完成，则使2系统的超时计数器528开始。但是，由于2系统的超时计数器528已经根据1系统地址接收完成信号511而成为停止状态，所以并不开始计数增。进一步地，将1系统的超时计数器524设为停止状态，不输出2系统超时信号527，由此，在1系统和2系统这两系统中，地址接收完成。

此外，从1系统的超时计数器524输出2系统超时信号527后，只有1系统的地址接收完成。在2系统的地址接收先于1系统完成的情况下也同样，或者是在两系统中地址接收完成，或者是只有2系统的地址接收完成。在1系统和2系统的超时计数器双方都没有被输入地址接收完成信号的情况下，两系统的超时计数器持续等待，直到输入至少某一个系统的地址接收完成信号。

图7中示出针对上述1系统、2系统的地址接收完成以及超时的顺序的地址接收完成的模式。在只有1系统的地址接收完成时，对1系统地址接收完成信号511和2系统超时信号527进行逻辑乘法，生成1系统地址接收完成兼2系统超时信号510。此外，对于上位节点地址接收电路(2系统)502也同样，在只有2系统地址接收完成时，生成2系统地址接收完成兼1系统超时信号513。以后，继续说明如下情况，即，在1系统和2系统这两系统中，地址接收完成，地址数据两系统都为“0x50”。

接着，向1系统/2系统地址比较器503输入1系统接收地址数据512“0x50”和2系统接收地址数据515“0x50”并进行比较。这里，由于两系统的地址数据一致，所以输出两系统地址一致信号516。此外，在两系统的地址数据不一致的情况和只接收一个系统的地址数据的情况下，不输出两系统地址一致信号516。

对从1系统/2系统地址比较器503输出的两系统地址一致信号516和1系统地址接收完成信号511、2系统地址接收完成信号514进行逻辑乘法，生成两系统同一地址接收完成信号517。按照1系统/2系统/两系统状态保持504来保持该两系统同一地址接收完成信号517和1系统地址接收完成兼2系统超时信号510、2系统地址接收完成兼1系统超时信号513，并进一步由逻辑加法元件505对上述3个信号进行逻辑加法，生成上位节点地址锁存信号519。

将生成的上位节点地址锁存信号519、1系统接收地址数据512“0x50”、2系统地址接收数据515“0x50”、以及2系统地址接收完成信号514输入至上位节点地址设定电路506。

在图8所示的上位节点地址设定电路506中，将1系统接收地址数据512和2系统接收地址数据515输入至选择器5061，由2系统地址接收完成信号514进行选择，并保存在上位节点地址寄存器5062中。这里，由于2系统地址接收完成信号是“1”，所以选择2系统接收地址数据515“0x50”，并保存在上位节点地址寄存器5062中。此外，在只有1系统的地址接收完成的情况下，将1系统接收地址数据512保存在上位节点地址寄存器5062中，在只有2系统的地址接收完成的情况下，将2系统接收地址数据515保存在上位节点地址寄存器5062中。

接着，上位节点地址寄存器5062对接收到上位节点地址锁存信号519时的地址值“0x50”进行锁存，将上位节点地址数据520“0x50”输出至数据线路控制电路508。由此，输入输出装置A5从中继装置A3、B4正确接收到至少一个系统的节点地址信息，由此能够设定上位节点地址。但是，在没有接收到上位节点地址锁存信号519的情况下，不对地址值进行锁存，也不向数据线路控制电路508进行任何输出。

由此，由于能够将在1系统/2系统的任一个系统中有效地接收到地址这一情况作为条件，来设定上位地址，所以不变更电路构成也能够应用于单线路。此外，例如，在两系统的地址有效地进行了接收，但是两系统的地址数据不一致的情况下，两系统地址一致信号516、1系统地址接收完成兼2系统超时信号510、2系统地址接收完成兼1系统超时信号513都不被输出，所以也能够对应地址的误设定。

另一方面，下位节点地址“0x0”也由旋转开关507来设定，并输入至数据线路控制电路508。

在数据线路控制电路508中，将上位节点地址“0x50”和下位节点地址“0x0”合并起来，由此生成节点地址“0x500”。在生成节点地址“0x500”后，输入输出装置A5接收来自运算装置(主系统)1、运算装置(待机系统)2的发送目的地地址为“0x500”的发送帧701，并返回用于告知本站存在的响应。

这里，输入输出装置A5即使在例如仅仅从1系统或2系统的一个系统接收到上位节点地址的情况下，也暂定向运算装置(主系统)1和运算装置(待机系统)2双方返回响应(暂定双重线路：Provisional Doubled Bus)。通过输入输出装置A5暂定向两系统的运算装置返回响应，从而能够对运算装置(主系统)1、运算装置(待机系统)2所具有的线路模式信息和实际的线路模式进行比较，并检测错误。进一步地，在线路模式是1系统单线路和2系统单线路的情况下，也能够按照相同的步骤来与运算装置(主系统)1和运算装置(待机系统)2进行通信。这里，所谓线路模式表示是双重线路、1系统单线路、2系统单线路中的哪一个。

运算装置(主系统)1、运算装置(待机系统)2在从输入输出装置A5接收到告知存在的响应帧702后，在发送帧701的数据中搭载线路模式信息“双重线路”并发送至输入输出装置A5。输入输出装置A5在从运算装置(主系统)1、运算装置(待机系统)2接收到线路模式信息“双重线路”后，按照图9所示的数据线路控制电路的通信控制部530的线路模式保持5303来保持，并与本站的1系统/2系统/两系统状态进行比较。

这里，数据线路控制电路的通信控制部530由切换器5301、帧忽视5302、线路模式保持5303、错误响应5304构成，进行数据线路和输入输出装置A5之间的发送接收的切换。此外，帧忽视5302在没有设定输入输出装置A5的上位节点地址的情况下，对帧进行忽视。

数据线路控制电路的通信控制部530在从数据线路的帧704接收到线路模式信息“双重线路”后，将其取入线路模式保持5303，并与1系统/2系统/两系统状态信号518进行比较。由于相对线路模式信息“双重线路”，1系统/2系统/两系统状态在“两系统”中一致，所以这以后的通信，作为线路模式“双重线路”，与运算装置(主系统)1、运算装置(待机系统)2进行通信。此外，在线路模式信息是“1系统单线路”和“2系统单线路”的情况下，数据线路控制电路的通信控制部530对运算装置(主系统)1、运算装置(待机系统)2返回用于告知在线路中存在错误的错误响应。

这里，在图10中示出针对由输入输出装置A5保持的1系统/2系统/两系统状态和来自运算装置(主系统)1、运算装置(待机系统)2的线路模式信息的组合的、数据线路的通信状态。在1系统/2系统/两系统状态和来自运算装置(主系统)1、运算装置(待机系统)2的线路模式信息不一致的情况下，返回错误响应，由此，能够向运算装置(主系统)1、运算装置(待机系统)2告知系统构成的错误和故障。此外，在输入输出装置A5返回一次错误响应的情况下，这以后即使从运算装置(主系统)1、运算装置(待机系统)2接收到本站发给节点地址“0x500”的帧，也返回错误响应。为了再次在输入输出装置A5和运算装置(主系统)1、运算装置(待机系统)2之间进行控制通信，必需重新接入输入输出装置A5的电源。

如以上，在本发明中，在冗余控制系统中，由于能够根据分开为中继装置和输入输出装置的节点地址信息，来决定输入输出装置的节点地址，并在运算装置和输入输出装置之间进行通信，所以可以对多个输入输出装置灵活地设定节点地址。

进一步地，如果输入输出装置能够从中继装置接收至少一个系统的节点地址信息，则通过暂定地在两系统的运算装置和输入输出装置间开始通信，就能够检测系统构成的错误或故障，并向运算装置告知。此外，本发明的冗余控制系统，由于即使在作为单线路来构筑的情况下，也对输入输出装置判断的线路构成和从运算装置送来的线路构成进行比较确认，来进行通信，所以能够不变更各装置内部的构成和设定就作为单控制系统来构筑系统。

另外，本发明不限定为上述实施例，包含各种各样的变形例。例如，上述实施例是为了易于理解本发明而详细说明的，并不一定限定为具备所说明的全部构成。此外，针对实施例的一部分构成，可以进行其他构成的追加、删除、置换。

此外，可以通过例如集成电路进行设计等由硬件来实现上述各构成、功能、处理部、处理部件等的一部分或全部。此外，上述各构成、功能等可以通过处理器对实现各个功能的程序进行解释并执行来由软件实现。实现各功能的程序、表格、文件等信息能够放置在存储器、硬盘、SSD(SolidState Drive)等记录装置、或IC卡、SD卡、DVD等记录介质中。

此外，线路和控制线示出说明上认为必要的部分，并不限于在产品方面必定示出全部的控制线和信息线。实际上也可以认为几乎所有的构成都相互连接。

Claims (11)

1.一种控制系统，具有：

运算装置，其进行针对控制对象的运算，并输出控制命令；

多个输入输出装置，该多个输入输出装置接收上述控制命令，并向上述控制对象进行输出；以及

冗余后的中继装置，其经由传送路径连接在上述运算装置和上述输入输出装置之间，对上述控制命令进行中继，并向上述输入输出装置进行输出，

该控制系统的特征在于，

每个上述冗余后的中继装置具备上位地址设定部，该上位地址设定部向上述多个输入输出装置输出由本中继装置设定的上位地址信息，

上述输入输出装置具备：

上位地址比较部，其对从上述冗余后的中继装置的各个系统接收到的上述上位地址信息进行比较；

上位地址设定部，其基于上述比较结果来选择上述上位地址信息；以及

线路控制部，其将选择出的上述上位地址和由本输入输出装置确定的下位地址信息合并起来，由此来设定本输入输出装置的节点地址。

2.根据权利要求1所述的控制系统，其特征在于，

上述输入输出装置还具备：

上位地址接收部，其判定是否正确接收到上述上位地址信息；以及

状态保持部，其保存基于上述上位地址接收部的判定结果而判断出的表示上述冗余后的中继装置中哪一个系统为有效的信息，

上述线路控制部以上述冗余后的中继装置中的至少一个系统为有效的情况作为条件来设定上述节点地址。

3.根据权利要求2所述的控制系统，其特征在于，

上述输入输出装置向上述运算装置输出由本输入输出装置判断出的表示上述哪一个系统为有效的信息，

上述运算装置对从上述输入输出装置接收到的表示上述哪一个系统为有效的信息和上述运算装置具有的线路模式信息进行比较，在不一致的情况下检测出错误。

4.根据权利要求2所述的控制系统，其特征在于，

上述线路控制部对保存在上述状态保持部中的表示上述哪一个系统为有效的信息和从上述运算装置接收到的线路模式信息进行比较，在不一致的情况下向上述运算装置做出错误响应。

5.根据权利要求2所述的控制系统，其特征在于，

上述上位地址接收部将连续多次接收到同一上述上位地址信息的情况作为条件，来判断是否正确接收到上述上位地址，

上述状态保持部在判断为上述上位地址比较部的比较结果一致且从上述冗余后的中继装置中的两系统正确进行了接收的情况下，将上述中继装置判断为冗余后的系统。

6.根据权利要求1所述的控制系统，其特征在于，

上述冗余后的中继装置与输出上述上位地址信息的第一传送路径和对上述控制命令进行中继的第二传送路径连接。

7.根据权利要求1所述的控制系统，其特征在于，

由上述中继装置设定的上述上位地址信息被设定为本中继装置的节点地址的一部分。

8.一种控制装置，该控制系统具有：

运算装置，其对控制对象输出控制命令；

中继装置，其对来自上述运算装置的输出进行中继；以及

输入输出装置，其向上述控制对象输出被中继的上述控制命令，

上述运算装置经由多个传送路径连接上述中继装置以及上述输入输出装置，

该控制装置的特征在于，

上述中继装置具备上位地址设定部，该上位地址设定部向上述多个输入输出装置输出由本中继装置设定的上位地址信息，

上述输入输出装置具备：

多个接收电路，该多个接收电路接收上述上位地址信息；

状态判断部，其根据上述多个接收电路的接收状况来判断上述传送路径的线路构成；以及

线路控制部，其将从根据上述状态判断部的判断结果而判断为有效的上述传送路径接收到的上述上位地址信息和由本输入输出装置确定的下位地址信息合并起来，由此来设定本输入输出装置的节点地址。

9.根据权利要求8所述的控制装置，其特征在于，

上述线路控制部对由上述状态判断部判断出的上述线路构成和从上述运算装置输出的线路模式信息进行比较，在不一致的情况下，输出错误响应。

10.一种控制系统的节点地址设定方法，其特征在于，

通过接收来自运算装置的输出并向多个输入输出装置进行输出的每个冗余后的中继装置来设定作为上述输入输出装置的节点地址的一部分的上位地址，

通过上述输入输出装置来对由每个上述冗余后的中继装置设定的上述上位地址进行比较，基于上述比较结果来选择上述上位地址，将选择出的上述上位地址和由该输入输出装置设定的下位地址合并起来，由此来设定该输入输出装置的节点地址。

11.根据权利要求10所述的控制系统的节点地址设定方法，其特征在于，

上述输入输出装置根据上述冗余后的中继装置的上述上位地址的设定状况来判断与上述中继装置连接的传送路径的线路状态，基于上述线路状态的判断结果来选择上述上位地址，并且，向上述运算装置输出上述线路状态的判断结果。

Images