JP2012128610A - 制御システム及び制御システムのノードアドレス設定方法 - Google Patents
制御システム及び制御システムのノードアドレス設定方法 Download PDFInfo
- Publication number
- JP2012128610A JP2012128610A JP2010278740A JP2010278740A JP2012128610A JP 2012128610 A JP2012128610 A JP 2012128610A JP 2010278740 A JP2010278740 A JP 2010278740A JP 2010278740 A JP2010278740 A JP 2010278740A JP 2012128610 A JP2012128610 A JP 2012128610A
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- output
- output device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
【解決手段】制御命令を出力する演算装置と、前記制御命令を受信し制御対象へ出力する複数の入出力装置と、前記制御命令を中継して前記入出力装置へ出力する二重化された中継装置と、を有する制御システムにおいて、前記中継装置には、上位アドレス情報を前記入出力装置へ出力する上位アドレス設定部が備えられ、前記入出力装置には、受信した前記上位アドレス情報を比較する上位アドレス比較部と、前記比較結果に基づいて前記上位アドレス情報を選択する上位アドレス設定部と、選択された前記上位アドレスと自入出力装置で定めた下位アドレス情報とを合わせてノードアドレスを設定する回線制御部と、が備えられることを特徴とする制御システム。
【選択図】 図1
Description
2 演算装置(待機系)
3 中継装置A
4 中継装置B
5 入出力装置A
6 入出力装置B
7 入出力装置N
8 終端装置
9 制御対象
10 演算装置(主系)と中継装置A間のデータ回線
11 演算装置(主系)と中継装置B間のデータ回線
12 演算装置(待機系)と中継装置B間のデータ回線
13 演算装置(待機系)と中継装置A間のデータ回線
14 1系シリアル回線
15 2系シリアル回線
16 1系データ回線
17 2系データ回線
31 中継装置Aのデータ回線中継回路
32 中継装置Aの上位ノードアドレス設定スイッチ
33 中継装置Aのシリアル回線制御回路
41 中継装置Bのデータ回線中継回路
42 中継装置Bの上位ノードアドレス設定スイッチ
43 中継装置Bのシリアル回線制御回路
501 上位ノードアドレス受信回路(1系)
502 上位ノードアドレス受信回路(2系)
503 1系/2系アドレス比較器
504 1系/2系/両系状態保持
505 上位ノードアドレスラッチ信号生成用論理和素子
506 上位ノードアドレス設定回路
507 下位ノードアドレス設定用ロータリスイッチ
508 データ回線制御回路
509 入出力制御回路
510 1系アドレス受信完了兼2系タイムアウト信号
511 1系アドレス受信完了信号
512 1系受信アドレスデータ
513 2系アドレス受信完了兼1系タイムアウト信号
514 2系アドレス受信完了信号
515 2系受信アドレスデータ
516 両系アドレス一致信号
517 両系同一アドレス受信完了信号
518 1系/2系/両系状態信号
519 上位ノードアドレスラッチ信号
520 上位ノードアドレスデータ
521 フレーム受信回路
522 前回値アドレス比較器
523 一致回数カウンタ
524 1系タイムアウトカウンタ
525 レジスタAのアドレスデータ
526 レジスタBのアドレスデータ
527 2系タイムアウト信号
528 2系タイムアウトカウンタ
529 1系タイムアウト信号
530 データ回線制御回路の通信制御部
701 送信フレーム
702 応答フレーム
703 シリアル回線のフレーム
710 データ回線の転送フレームのフォーマット
711 シリアル回線の転送フレームのフォーマット
712 中継装置のノードアドレスの構成
5061 セレクタ
5062 上位ノードアドレスレジスタ
5211 シフトレジスタ
5212 パリティチェック
5213 レジスタA
5214 レジスタB
5241 1系タイムアウトカウンタのカウンタ
5242 1系タイムアウトカウンタのタイムアウト判定
5281 2系タイムアウトカウンタのカウンタ
5282 2系タイムアウトカウンタのタイムアウト判定
5301 切替器
5302 フレーム無視
5303 回線モード保持
5304 エラー応答
Claims (11)
- 制御対象に対する演算を行い、制御命令を出力する演算装置と、
前記制御命令を受信し、前記制御対象へ出力する複数の入出力装置と、
前記演算装置と前記入出力装置との間に伝送路を介して接続され、前記制御命令を中継して前記入出力装置へ出力する二重化された中継装置と、を有する制御システムにおいて、
前記二重化された中継装置の各々には、自中継装置で設定された上位アドレス情報を前記複数の入出力装置へ出力する上位アドレス設定部が備えられ、
前記入出力装置には、前記二重化された中継装置の各系から受信した前記上位アドレス情報を比較する上位アドレス比較部と、前記比較結果に基づいて前記上位アドレス情報を選択する上位アドレス設定部と、選択された前記上位アドレスと自入出力装置で定めた下位アドレス情報とを合わせて自入出力装置のノードアドレスを設定する回線制御部と、が備えられることを特徴とする制御システム。 - 請求項1において、
前記入出力装置にはさらに、前記上位アドレス情報が正しく受信されたか判定する上位アドレス受信部と、前記上位アドレス受信部の判定結果に基づいて判断された前記二重化された中継装置のうちいずれの系が有効かを示す情報が格納される状態保持部と、が備えられ、
前記回線制御部は、前記二重化された中継装置のうち少なくとも一の系が有効であることを条件として前記ノードアドレスを設定することを特徴とする制御システム。 - 請求項2において、
前記入出力装置は、自入出力装置で判断した前記いずれの系が有効かを示す情報を前記演算装置へ出力し、
前記演算装置は、前記入出力装置から受信した前記いずれの系が有効かを示す情報と前記演算装置が有する回線モード情報を比較し、不一致の場合にはエラーを検出することを特徴とする制御システム。 - 請求項2において、
前記回線制御部は、前記状態保持部に格納された前記いずれの系が有効かを示す情報と前記演算装置から受信した回線モード情報を比較し、不一致の場合には前記演算装置へエラー応答をすることを特徴とする制御システム。 - 請求項2において、
前記上位アドレス受信部は、複数回連続して同一の前記上位アドレス情報を受信したことを条件として前記上位アドレスが正しく受信されたか判断し、
前記状態保持部は、前記上位アドレス比較部による比較結果が一致し、かつ前記二重化された中継装置のうち両系から正しく受信されたと判断した場合に、前記中継装置は二重化されたシステムであると判断することを特徴とする制御システム。 - 請求項1において、
前記二重化された中継装置には、前記上位アドレス情報が出力される第一の伝送路と、前記制御命令が中継される第二の伝送路と、が接続されることを特徴とする制御システム。 - 請求項1において、
前記中継装置で設定された前記上位アドレス情報は、自中継装置のノードアドレスの一部として設定されることを特徴とする制御システム。 - 制御対象に対して制御命令を出力する演算装置と、前記演算装置からの出力を中継する中継装置と、中継された前記制御命令を前記制御対象へ出力する入出力装置と、を有し、前記演算装置,前記中継装置および前記入出力装置が複数の伝送路を介して接続される制御システムにおいて、
前記中継装置には、自中継装置で設定された上位アドレス情報を前記複数の入出力装置へ出力する上位アドレス設定部が備えられ、
前記入出力装置には、前記上位アドレス情報を受信する複数の受信回路と、前記複数の受信回路の受信状況から前記伝送路の回線構成を判断する状態判断部と、前記状態判断部の判断結果より有効と判断された前記伝送路から受信した前記上位アドレス情報と自入出力装置で定めた下位アドレス情報とを合わせて自入出力装置のノードアドレスを設定する回線制御部と、が備えられることを特徴とする制御システム。 - 請求項8において、
前記回線制御部は、前記状態判断部により判断された前記回線構成と前記演算装置から出力される回線モード情報を比較し、不一致の場合にはエラー応答を出力することを特徴とする制御システム。 - 演算装置からの出力を受信して複数の入出力装置へ出力する二重化された中継装置の各々によって前記入出力装置のノードアドレスの一部である上位アドレスを設定し、
前記入出力装置によって、前記二重化された中継装置の各々により設定された前記上位アドレスを比較し、前記比較結果に基づいて前記上位アドレスを選択し、選択された前記上位アドレスと当該入出力装置で設定された下位アドレスとを合わせて当該入出力装置のノードアドレスを設定する制御システムのノードアドレス設定方法。 - 請求項10においてさらに、
前記入出力装置は、前記二重化された中継装置の前記上位アドレスの設定状況から前記中継装置に接続される伝送路の回線状態を判断し、前記回線状態の判断結果に基づいて前記上位アドレスを選択するとともに、前記回線状態の判断結果を前記演算装置へ出力することを特徴とする制御システムのノードアドレス設定方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278740A JP5455883B2 (ja) | 2010-12-15 | 2010-12-15 | 制御システム及び制御システムのノードアドレス設定方法 |
CN201110411051.XA CN102541001B (zh) | 2010-12-15 | 2011-12-12 | 控制系统以及控制系统的节点地址设定方法 |
CA2761491A CA2761491C (en) | 2010-12-15 | 2011-12-13 | Control system and node address setting method for control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278740A JP5455883B2 (ja) | 2010-12-15 | 2010-12-15 | 制御システム及び制御システムのノードアドレス設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128610A true JP2012128610A (ja) | 2012-07-05 |
JP5455883B2 JP5455883B2 (ja) | 2014-03-26 |
Family
ID=46232340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278740A Active JP5455883B2 (ja) | 2010-12-15 | 2010-12-15 | 制御システム及び制御システムのノードアドレス設定方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5455883B2 (ja) |
CN (1) | CN102541001B (ja) |
CA (1) | CA2761491C (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6166517B2 (ja) * | 2012-09-04 | 2017-07-19 | ラピスセミコンダクタ株式会社 | 電子機器およびアドレス設定方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653975A (ja) * | 1992-04-21 | 1994-02-25 | Nec Corp | ループネットワークにおけるアドレス制御方式 |
JP3896237B2 (ja) * | 2000-02-21 | 2007-03-22 | 株式会社日立製作所 | 制御システム |
JP2001339392A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | 伝送装置および伝送装置の通信アドレス設定方法、並びに記録媒体 |
JP4028793B2 (ja) * | 2002-12-03 | 2007-12-26 | 株式会社日立製作所 | 移動端末装置および端末間パケット通信方法 |
CN101197855B (zh) * | 2007-12-25 | 2010-08-18 | 三一重工股份有限公司 | 设备节点地址码的分配方法和分配系统、及地址配置节点 |
-
2010
- 2010-12-15 JP JP2010278740A patent/JP5455883B2/ja active Active
-
2011
- 2011-12-12 CN CN201110411051.XA patent/CN102541001B/zh active Active
- 2011-12-13 CA CA2761491A patent/CA2761491C/en active Active
Also Published As
Publication number | Publication date |
---|---|
CA2761491C (en) | 2015-09-08 |
CN102541001A (zh) | 2012-07-04 |
CA2761491A1 (en) | 2012-06-15 |
JP5455883B2 (ja) | 2014-03-26 |
CN102541001B (zh) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7536584B2 (en) | Fault-isolating SAS expander | |
EP2052326B1 (en) | Fault-isolating sas expander | |
US7861110B2 (en) | System, method, and adapter for creating fault-tolerant communication busses from standard components | |
CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
CN104598341A (zh) | 用于确定在互连/控制器之间的故障的位置的方法和系统 | |
US20130315058A1 (en) | Relay device, connection management method, and information communication system | |
US10298520B2 (en) | Relay apparatus | |
CN101667953B (zh) | 一种快速环网物理链路状态的上报方法及装置 | |
US8560867B2 (en) | Server system and method for processing power off | |
JP2013257640A (ja) | コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム | |
JP5455883B2 (ja) | 制御システム及び制御システムのノードアドレス設定方法 | |
US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
JP2018014102A (ja) | コンピュータ化されたシステムおよび冗長システム | |
JP3480820B2 (ja) | 符号誤り監視装置 | |
JP2014532236A (ja) | 接続方法 | |
US8639967B2 (en) | Controlling apparatus, method for controlling apparatus and information processing apparatus | |
JP2001007893A (ja) | 情報処理システム及びそれに用いる障害処理方式 | |
CN113904975B (zh) | 双归属链路的实现方法、设备及存储介质 | |
CN113312089B (zh) | 低成本高效率的盘间通信物理通道倒换控制系统及方法 | |
US10303485B2 (en) | Control method for controlling a server system by means of a set of reset signals and a set of notification signals | |
JP2004234204A (ja) | 電子機器 | |
JP2011188272A (ja) | スイッチ装置 | |
JP4159524B2 (ja) | Pciカード情報採取装置 | |
CN117076363A (zh) | 从机设备、数据传输系统及方法 | |
JP2003345676A (ja) | 二重化メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5455883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |