CN117076363A - 从机设备、数据传输系统及方法 - Google Patents

从机设备、数据传输系统及方法 Download PDF

Info

Publication number
CN117076363A
CN117076363A CN202311101594.0A CN202311101594A CN117076363A CN 117076363 A CN117076363 A CN 117076363A CN 202311101594 A CN202311101594 A CN 202311101594A CN 117076363 A CN117076363 A CN 117076363A
Authority
CN
China
Prior art keywords
input port
circuit
data
sub
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311101594.0A
Other languages
English (en)
Inventor
王虎
余远强
杨世红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Reactor Microelectronics Co ltd
Original Assignee
Shaanxi Reactor Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Reactor Microelectronics Co ltd filed Critical Shaanxi Reactor Microelectronics Co ltd
Priority to CN202311101594.0A priority Critical patent/CN117076363A/zh
Publication of CN117076363A publication Critical patent/CN117076363A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种从机设备、数据传输系统及方法,从机设备包括:主输入端口,与位于当前从机设备之前、且与当前从机设备相邻的第一设备的输出端连接;副输入端口,与位于当前从机设备之前、且与当前从机设备间隔一级的第二设备的输出端连接;数据输出端口,用于将当前从机设备接收到的数据输出;逻辑控制器,用于在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入主输入端口的数据;在检测到主输入端口故障时,控制副输入端口开启,接收输入副输入端口的数据;将接收到的数据传输至数据输出端口。本发明提供的方案,在主输入端口正常工作或故障时,均能保证从机设备正常接收并传输数据,提高了数据传输的稳定性。

Description

从机设备、数据传输系统及方法
技术领域
本发明涉及通信技术领域,尤其涉及一种从机设备、数据传输系统及方法。
背景技术
SPI(Serial Peripheral Interface,串行外围接口)总线用于较短距离通信的同步串行通信设备。例如,SPI总线可以用于与传感器、存储卡、和/或嵌入系统通信,SPI可以设置为单个主机设备与单个从机设备通信,也可以设置为单个主机设备与多个从机设备通信。
相关技术中,实现单个主机设备与多个从机设备通信的方案有两种,一种是将主机设备的多个片选口分别与各个从机设备连接,以实现多个从机设备并联接入主机设备,但该种通信方式会因主机片选口的数量限制从机设备的连接数量;另一种是将多个从机设备串联接入主机设备的一个片选口,该种通信方式下,从机设备的连接数量不受限制,但当中间某一个从机设备的数据接收端口出现故障时,后续的从机设备将无法接收到主机设备传来的数据,数据传输稳定性较低。
因此,相关技术中,单个主机设备与多个从机设备通信的过程存在数据传输不够稳定的问题。
发明内容
本发明提供一种从机设备、数据传输系统及方法,用以解决传统的单个主机与多个从机通信的过程数据传输不够稳定的缺陷。
第一方面,本发明提供一种从机设备,包括:
主输入端口,与位于当前从机设备之前、且与所述当前从机设备相邻的第一设备的输出端连接;
副输入端口,与位于当前从机设备之前、且与所述当前从机设备间隔一级的第二设备的输出端连接;
数据输出端口,用于将当前从机设备接收到的数据输出;以及
逻辑控制器,分别与所述主输入端口、所述副输入端口以及所述数据输出端口连接,用于在检测到所述主输入端口正常工作时,控制所述副输入端口关闭,接收输入所述主输入端口的数据;在检测到所述主输入端口故障时,控制所述副输入端口开启,接收输入所述副输入端口的数据;并将接收到的数据传输至所述数据输出端口。
根据本发明提供的从机设备,所述逻辑控制器包括:
第一逻辑电路,与所述主输入端口连接,用于接收输入所述主输入端口的数据,并对输入所述主输入端口的数据进行逻辑运算,生成并输出控制信号;
第二逻辑电路,分别与所述副输入端口、所述第一逻辑电路的输出端以及所述数据输出端口连接,用于根据所述控制信号的电平状态检测所述主输入端口的工作状态;在检测到所述主输入端口正常工作时,控制所述副输入端口关闭,并将接收到的输入所述主输入端口的数据传输至所述数据输出端口;在检测到所述主输入端口故障时,控制所述副输入端口开启,并将接收到的输入所述副输入端口的数据传输至所述数据输出端口。
根据本发明提供的从机设备,所述第一逻辑电路包括:延时子电路和第一运算子电路,所述延时子电路的一端与所述主输入端口连接,所述延时子电路的另一端与所述第一运算子电路连接,所述第一运算子电路还与所述第二逻辑电路连接;
所述延时子电路包括至少两个第一非门模块,所述至少两个非门模块串联连接。
根据本发明提供的从机设备,所述第一运算子电路包括第一或非门模块、与非门模块以及第二非门模块;
所述第一或非门模块与所述延时子电路连接,所述与非门模块的一端与所述第一或非门模块连接,所述与非门模块的另一端与所述第二非门模块连接,所述第二非门模块还与所述第二逻辑电路连接。
根据本发明提供的从机设备,所述第二逻辑电路包括计数器子电路、锁存器子电路以及第二运算子电路;
所述计数器子电路的一端分别与所述第一逻辑电路的输出端和所述副输入端口连接,所述计数器子电路的另一端与所述锁存器子电路连接,所述锁存器子电路与所述第二运算子电路连接,所述第二运算子电路还与所述数据输出端口连接。
根据本发明提供的从机设备,所述计数器子电路包括或门模块、与门模块以及多个D触发器;
所述或门模块的一端分别与所述副输入端口以及所述锁存器子电路连接,所述或门模块的另一端与所述多个D触发器连接,所述多个D触发器还与所述第一逻辑电路的输出端以及所述与门模块连接,所述与门模块与所述锁存器子电路连接。
根据本发明提供的从机设备,所述锁存器子电路包括第三非门模块、第二或非门模块、第三或非门模块、第四非门模块以及第五非门模块;
所述第三非门模块的一端和所述第三或非门模块均与所述计数器子电路连接,所述第三非门模块的另一端与所述第二或非门模块连接,所述第二或非门模块还分别与所述第三或非门模块和所述第四非门模块连接,所述第四非门模块与所述第五非门模块连接,所述第五非门模块与所述第二运算子电路连接。
第二方面,本发明还提供一种数据传输系统,包括:主机设备以及多个如上任一种所述的从机设备;
所述主机设备的数据输出端口分别与多个所述从机设备中第一从机设备的主输入端口以及第二从机设备的副输入端口连接;
所述主机设备用于输出目标数据,多个所述从机设备用于按照数据传输次序依次接收所述目标数据;
其中,在每一所述从机设备接收所述目标数据时,若检测到所述主输入端口正常工作,则控制所述副输入端口关闭,接收输入所述主输入端口的目标数据;若检测到所述主输入端口故障,则控制所述副输入端口开启,接收输入所述副输入端口的目标数据;并将接收到的所述目标数据传输至数据输出端口,以将所述目标数据传输至下一从机设备。
第三方面,本发明还提供一种数据传输方法,所述方法由如上任一种所述的从机设备执行,所述方法包括:
在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入所述主输入端口的数据;
在检测到主输入端口故障时,控制副输入端口开启,接收输入所述副输入端口的数据;
将接收到的数据传输至数据输出端口。
根据本发明提供的数据传输方法,检测到主输入端口正常工作或故障,包括:
对输入所述主输入端口的数据进行逻辑运算,生成控制信号;
基于所述控制信号的电平状态,检测所述主输入端口的工作状态,以检测到主输入端口正常工作或故障。
本发明提供的从机设备、数据传输系统及方法,通过设置主输入端口和副输入端口,并通过逻辑控制器根据主输入端口的工作状态控制副输入端口开启或者关闭,在主输入端口正常工作或者故障时,均能够保证整个从机设备正常接收并传输数据,从而提高了数据传输的稳定性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中主机设备与多个从机设备并联的情形下对应的连接关系示意图;
图2是相关技术中主机设备与多个从机设备串联的情形下对应的连接关系示意图;
图3是本发明实施例提供的从机设备的结构示意图;
图4是逻辑控制器的结构示意图;
图5是第一逻辑电路的结构示意图;
图6是第二逻辑电路的结构示意图;
图7是本发明实施例提供的数据传输系统的结构示意图;
图8是本发明实施例提供的数据传输方法的流程示意图;
图9是本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明的实施方式。虽然附图中显示了本发明的实施方式,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了使本发明更加透彻和完整,并且能够将本发明的范围完整地传达给本领域的技术人员。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本发明可能采用术语“第一”、“第二”、“第三”等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本发明范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
本实施例涉及通信领域,具体可以应用于主机设备与多个从机设备通信的场景中,比如主处理器通过外围设备接口总线与基于微控制器的外围设备进行通信的场景,外围设备接口总线即串行外围接口(简称SPI)总线,SPI总线用于较短距离通信的同步串行通信设备。例如,SPI总线可以用于与传感器、存储卡和/或嵌入系统通信。
SPI可以设置为单个主机设备与单个从机设备通信,也可以设置为单个主机设备与多个从机设备通信。相关技术中,有两种方案可以实现单个主机设备与多个从机设备通信,如果主机设备有多个片选口,从机设备可以选择并联工作;如果主机设备有一个片选口,从机设备可以选择串联工作。
并联工作情形下,主机设备与多个从机设备的连接方式如图1所示,参见图1,主机设备包括SS1口、SS2口、SS3口共三个片选口,主机设备的SS1口连接第一从机设备的SS口,主机设备的SS2口连接第二从机设备的SS口,主机设备的SS3口连接第三从机设备的SS口,从而实现多个从机设备并联接入主机设备。
当从机设备的数量增加时,主机设备的片选口也需要对应增加,对主机设备的片选口数量有严格的配置需求,同时,主机设备的片选口设置数量有限,所以并联接入通信方式下从机设备的接入数量有限。
串联工作情形下,主机设备与多个从机设备的连接方式如图2所示,参见图2,从机设备的配置使得所有从机设备的片选信号绑定在一起,数据被输入当前从机设备的MISO端口,并从当前从机设备的MOSI端口输出,从而使数据从前一个从机设备传输到下一个从机设备,在此配置中,所有子节点接收相同的SPI时钟信号,主机设备的数据直接连接到第一个从机设备,第一个从机设备向下一个从机设备提供数据,以此类推。
在串联模式下,当中间某一个从机设备的MISO端口出现损坏时,后面的从机设备将无法接收到主机设备传来的数据,从而无法继续驱动后级的从机设备正常工作,影响数据传输的稳定性和可靠性。
由此可见,传统的单个主机设备与多个从机设备通信的过程存在数据传输不够稳定的问题。
下面结合图1-图9描述本发明实施例提供的从机设备、数据传输系统及方法的细节方案。
参见图3,本发明实施例提供的从机设备,具体包括:
主输入端口110,与位于当前从机设备之前、且与当前从机设备相邻的第一设备的输出端连接;
副输入端口120,与位于当前从机设备之前、且与当前从机设备间隔一级的第二设备的输出端连接;
数据输出端口130,用于将当前从机设备接收到的数据输出;以及
逻辑控制器140,分别与主输入端口110、副输入端口120以及数据输出端口130连接,用于在检测到主输入端口110正常工作时,控制副输入端口120关闭,接收输入主输入端口110的数据;在检测到主输入端口110故障时,控制副输入端口120开启,接收输入副输入端口120的数据;并将接收到的数据传输至数据输出端口130。
可以理解的是,主输入端口110为从机设备自身已配置的数据输入端口,副输入端口120为从机设备额外增设的备用数据输入端口,逻辑控制器140为能够利用内部的逻辑电路检测主输入端口110的工作状态并自动切换数据接收口的硬件器件。
本实施例中,通过增设副输入端口120以及逻辑控制器140,能够在主输入端口110正常工作时使数据通过主输入端口110输入并通过数据输出端口130传输至下一从机设备,并能够在主输入端口110出现故障无法正常接收数据时,及时开启副输入端口120,通过副输入端口120代替主输入端口110接收数据,以保证串联传输模式下数据传输过程的稳定性和可靠性。
在一实施例中,参见图4,逻辑控制器140具体可以包括:
第一逻辑电路210,与主输入端口110连接,用于接收输入主输入端口110的数据,并对输入主输入端口110的数据进行逻辑运算,生成并输出控制信号;
第二逻辑电路220,分别与副输入端口120、第一逻辑电路210的输出端以及数据输出端口130连接,用于根据控制信号的电平状态检测主输入端口110的工作状态;在检测到主输入端口110正常工作时,控制副输入端口120关闭,并将接收到的输入主输入端口110的数据传输至数据输出端口130;在检测到主输入端口110故障时,控制副输入端口120开启,并将接收到的输入副输入端口120的数据传输至数据输出端口130。
可以理解的是,控制信号可以是电平信号,比如Reset(复位)信号,控制信号的电平状态可以是高电平状态或者低电平状态,比如当控制信号处于低电平状态时,可以确定主输入端口110正常工作,此时副输入端口120不工作,主输入端口110正常接收数据;当控制信号持续处于高电平状态时,可以确定主输入端口110故障,此时副输入端口120开启,副输入端口120作为备用端口代替主输入端口110接收数据。
本实施例通过控制信号的电平状态即可准确检测主输入端口110的工作状态,检测过程更加便捷和可靠,进而可以为确定接收数据所需要用到的输入端口提供准确、有效的数据依据。
在一实施例中,参见图5,第一逻辑电路包括:延时子电路310和第一运算子电路320,延时子电路310的一端与主输入端口连接,延时子电路310的另一端与第一运算子电路320连接,第一运算子电路320还与第二逻辑电路连接;
延时子电路310包括至少两个第一非门模块,至少两个非门模块串联连接。
本实施例中,延时子电路310主要用于对主输入端口(如图5中所示的MISO端口)的数据进行延时,具体可以通过至少两个串联连接的第一非门模块实现,如图5所示的两个串联的第一非门模块U1和U2。
第一运算子电路320主要用于对延时子电路310输出的数据进行逻辑运算,生成并输出控制信号,比如图5中所示的Reset信号,该控制信号可以作为输入信号输入至第二逻辑电路中。
在一实施例中,参见图5,第一运算子电路320具体可以包括第一或非门模块U3、与非门模块U4以及第二非门模块U5;
第一或非门模块U3与延时子电路310连接,与非门模块U4的一端与第一或非门模块U3连接,与非门模块U4的另一端与第二非门模块U5连接,第二非门模块U5还与第二逻辑电路连接。
如图5所示,第一或非门模块U3的两个输入信号a信号和b信号以及第一或非门模块U3输出的c信号均将作为输入信号输入至与非门模块U4,与非门模块U4输出的y信号将输入至第二非门模块U5,对于与非门模块U4,当c信号为1时,输出的y信号等于0;当c信号为0时,输出的y信号等于a信号和b信号的乘积,第二非门模块U5对y信号做取反处理后将输出Reset信号。
在一实施例中,参见图6,第二逻辑电路包括计数器子电路410、锁存器子电路420以及第二运算子电路430;
计数器子电路410的一端分别与第一逻辑电路的输出端和副输入端口连接,计数器子电路410的另一端与锁存器子电路420连接,锁存器子电路420与第二运算子电路430连接,第二运算子电路430还与数据输出端口连接。
本实施例中,计数器子电路410主要用于在根据第一逻辑电路输出的控制信号的电平状态检测到主输入端口故障时,进行延时计数。实际应用中,如果根据控制信号的电平状态检测到主输入端口正常工作时,此时计数器电路410不工作,即不进行延时计数。
锁存器子电路420主要用于对输入该电路的信号进行缓存,比如可以缓存Reset信号或者副输入端口输入的数据信号。
第二运算子电路430主要用于根据接收到的信号电平状态输出主输入端口的数据或者副输入端口的数据,以保证整个从机设备在主输入端口正常工作或者故障时均能正常输出数据。
在一实施例中,参见图6,计数器子电路410包括或门模块U6、与门模块U7以及多个D触发器;
或门模块U6的一端分别与副输入端口(如图6中的FMISO端口)以及锁存器子电路420连接,或门模块U6的另一端与多个D触发器连接,多个D触发器还与第一逻辑电路的输出端以及与门模块U7连接,与门模块U7与锁存器子电路420连接。
本实施例中,用于实现延时计数的多个D触发器的数量可以根据实际延时需求合理设置,图6所示的计数器子电路410中,设置了五个D触发器,分别是T1、T2、T3、T4以及T5,上述五个D触发器均可以接收第一逻辑电路的输出端输出的Reset信号,根据Reset信号的状态,可以控制无法D触发器的工作状态,比如在主输入端口能够正常接收数据时,即主输入端口正常工作时,Reset信号可以使五个D触发器一直清零,整个计数器子电路不进行延时计数,此时第二运算子电路430接收到低电平信号,将输出主输入端口接收到的数据。
在主输入端口故障时,从机设备内置的下拉电阻会使得Reset信号保持恒高,进而使五个D触发器正常工作,整个计数器子电路进行延时计数,经过一定的延时后,第二运算子电路430接收到高电平信号,副数据端口开始接收数据,第二运算子电路430将输出副输入端口接收到的数据。
在一实施例中,参见图6,锁存器子电路420具体可以包括第三非门模块U8、第二或非门模块U9、第三或非门模块U10、第四非门模块U11以及第五非门模块U12;
第三非门模块U8的一端和第三或非门模块U10均与计数器子电路410连接,第三非门模块U8的另一端与第二或非门模块U9连接,第二或非门模块U9还分别与第三或非门模块U10和第四非门模块U11连接,第四非门模块U11与第五非门模块U12连接,第五非门模块U12与第二运算子电路430连接。
本实施例中,第二或非门模块U9与第三或非门模块U10可以构成一个锁存器,并配合锁存器子电路420中其他几个器件,可以实现在第二逻辑电路中对目标信号的暂存功能。
一些实施例中,如图6所示,第二运算子电路430可以通过逻辑运算模块U13实现,逻辑运算模块U13包含三个输入口以及一个输出口,第一个输入口可以接收锁存器子电路传来的m信号,第二个输入口可以接收主输入端口(如图6中的MISO端口)的数据,第三个输入口可以接收副输入端口(如图6中所示的FMISO端口)的数据,m信号可以理解为一个电平信号,能够控制逻辑运算模块U13的输出,比如当m信号为低电平信号时,逻辑运算模块U13输出的n信号为主输入端口的数据;当m信号为高电平信号时,逻辑运算模块U13输出的n信号为副输入端口的数据。
需要说明的是,实际应用中,本实施例提供的从机设备可以作为串联接入主机设备的第二个或者第二个以后的从机设备,第一个从机设备可以采用普通接口结构的从机设备,或者也可以采用本实施例提供的从机设备,只是由于副输入端口需要连接位于当前从机设备之前、且与当前从机设备间隔一级的设备输出端,而此时该输出端并不存在,所以可以将副输入端口悬空。
基于同一总的发明构思,本发明还保护一种数据传输系统以及数据传输方法,下面对本发明提供的数据传输系统以及数据传输方法进行描述,下文描述的数据传输系统以及数据传输方法中部分技术特征与上文描述的从机设备可相互对应参照。
参见图7,本发明还提供一种数据传输系统,包括:主机设备510以及多个如上所述的从机设备;
主机设备510的数据输出端口(即MOSI端口)分别与多个从机设备中第一从机设备520的主输入端口(即MISO端口)以及第二从机设备530的副输入端口(即FMISO端口)连接;
主机设备510用于输出目标数据,多个从机设备用于按照数据传输次序依次接收目标数据;
其中,在每一从机设备接收目标数据时,若检测到主输入端口正常工作,则控制副输入端口关闭,接收输入主输入端口的目标数据;若检测到主输入端口故障,则控制副输入端口开启,接收输入副输入端口的目标数据;并将接收到的目标数据传输至数据输出端口,以将目标数据传输至下一从机设备。
如图7所示,该数据传输系统中串联接入了三个从机设备,主机设备510的数据输出端口分别与第一从机设备520的主输入端口以及第二从机设备530的副输入端口连接,第一从机设备520的副输入端口悬空,第一从机设备520的数据输出端口与第二从机设备530的主输入端口连接,第一从机设备520的数据输出端口还与第三从机设备540的副输入端口连接,第二从机设备530的数据输出端口与第三从机设备540的主输入端口连接。
实际应用中,主机设备510的数据输出端口,即MOSI端口可以将待传输的目标数据输入第一从机设备520的主输入端口,即MISO端口,第一从机设备520可以进一步将接收到的目标数据通过数据输出端口(即MOSI端口)输出至第二从机设备530,以此将目标数据按照多个从机设备的串联顺序逐次传输至最后一个从机设备。
在数据传输过程中,如果位于中间或者最后的某一从机设备的主输入端口故障,比如图7中第二从机设备530的主输入端口故障,此时主输入端口无法正常接收目标数据,可以在经过一定延时后启用该从机设备的副输入端口,通过副输入端口接收目标数据,进而保证后续从机设备可以正常接收到目标数据,保证数据传输过程的稳定性。
关于从机设备的结构方案已在上述从机设备的实施例中做了详细描述,因此,关于本实施例中从机设备的结构内容还请参见上述从机设备的实施例中的细节描述,在此不做过多赘述。
综上所述,本发明实施例提供的数据传输系统,通过对从机设备的接口结构进行改进,并对多个从机设备之间以及与主机设备之间的连接方式做出调整,能够保证串联模式下数据传输的稳定性,从而达到了对数据传输稳定性和从机连接数量的兼顾。
参见图8,本发明实施例还提供一种数据传输方法,该方法由上述从机设备执行,该方法具体包括:
步骤610:在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入主输入端口的数据。
步骤620:在检测到主输入端口故障时,控制副输入端口开启,接收输入副输入端口的数据。
步骤630:将接收到的数据传输至数据输出端口。
可以理解的是,本实施例提供的数据传输方法的执行主体具体可以是从机设备的逻辑控制器。
在一实施例中,检测到主输入端口正常工作或故障的过程,具体可以包括:
首先,对输入主输入端口的数据进行逻辑运算,生成控制信号,该控制信号可以高电平信号或者低电平信号。
然后,基于控制信号的电平状态,检测主输入端口的工作状态,以检测到主输入端口正常工作或故障。
本实施例中提到的从机设备为经过接口结构和控制逻辑改进后的从机设备,具体可以参见上述关于从机设备的实施例中的细节内容,在此不做过多赘述。
图9是本发明实施例提供的电子设备的结构示意图。
如图9所示,该电子设备可以包括:处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740,其中,处理器710,通信接口720,存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令,以执行数据传输方法,该方法包括:在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入主输入端口的数据;在检测到主输入端口故障时,控制副输入端口开启,接收输入副输入端口的数据;将接收到的数据传输至数据输出端口。
此外,上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的数据传输方法,该方法包括:在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入主输入端口的数据;在检测到主输入端口故障时,控制副输入端口开启,接收输入副输入端口的数据;将接收到的数据传输至数据输出端口。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的数据传输方法,该方法包括:在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入主输入端口的数据;在检测到主输入端口故障时,控制副输入端口开启,接收输入副输入端口的数据;将接收到的数据传输至数据输出端口。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种从机设备,其特征在于,包括:
主输入端口,与位于当前从机设备之前、且与所述当前从机设备相邻的第一设备的输出端连接;
副输入端口,与位于当前从机设备之前、且与所述当前从机设备间隔一级的第二设备的输出端连接;
数据输出端口,用于将当前从机设备接收到的数据输出;以及
逻辑控制器,分别与所述主输入端口、所述副输入端口以及所述数据输出端口连接,用于在检测到所述主输入端口正常工作时,控制所述副输入端口关闭,接收输入所述主输入端口的数据;在检测到所述主输入端口故障时,控制所述副输入端口开启,接收输入所述副输入端口的数据;并将接收到的数据传输至所述数据输出端口。
2.根据权利要求1所述的从机设备,其特征在于,所述逻辑控制器包括:
第一逻辑电路,与所述主输入端口连接,用于接收输入所述主输入端口的数据,并对输入所述主输入端口的数据进行逻辑运算,生成并输出控制信号;
第二逻辑电路,分别与所述副输入端口、所述第一逻辑电路的输出端以及所述数据输出端口连接,用于根据所述控制信号的电平状态检测所述主输入端口的工作状态;在检测到所述主输入端口正常工作时,控制所述副输入端口关闭,并将接收到的输入所述主输入端口的数据传输至所述数据输出端口;在检测到所述主输入端口故障时,控制所述副输入端口开启,并将接收到的输入所述副输入端口的数据传输至所述数据输出端口。
3.根据权利要求2所述的从机设备,其特征在于,所述第一逻辑电路包括:延时子电路和第一运算子电路,所述延时子电路的一端与所述主输入端口连接,所述延时子电路的另一端与所述第一运算子电路连接,所述第一运算子电路还与所述第二逻辑电路连接;
所述延时子电路包括至少两个第一非门模块,所述至少两个非门模块串联连接。
4.根据权利要求3所述的从机设备,其特征在于,所述第一运算子电路包括第一或非门模块、与非门模块以及第二非门模块;
所述第一或非门模块与所述延时子电路连接,所述与非门模块的一端与所述第一或非门模块连接,所述与非门模块的另一端与所述第二非门模块连接,所述第二非门模块还与所述第二逻辑电路连接。
5.根据权利要求2所述的从机设备,其特征在于,所述第二逻辑电路包括计数器子电路、锁存器子电路以及第二运算子电路;
所述计数器子电路的一端分别与所述第一逻辑电路的输出端和所述副输入端口连接,所述计数器子电路的另一端与所述锁存器子电路连接,所述锁存器子电路与所述第二运算子电路连接,所述第二运算子电路还与所述数据输出端口连接。
6.根据权利要求5所述的从机设备,其特征在于,所述计数器子电路包括或门模块、与门模块以及多个D触发器;
所述或门模块的一端分别与所述副输入端口以及所述锁存器子电路连接,所述或门模块的另一端与所述多个D触发器连接,所述多个D触发器还与所述第一逻辑电路的输出端以及所述与门模块连接,所述与门模块与所述锁存器子电路连接。
7.根据权利要求5所述的从机设备,其特征在于,所述锁存器子电路包括第三非门模块、第二或非门模块、第三或非门模块、第四非门模块以及第五非门模块;
所述第三非门模块的一端和所述第三或非门模块均与所述计数器子电路连接,所述第三非门模块的另一端与所述第二或非门模块连接,所述第二或非门模块还分别与所述第三或非门模块和所述第四非门模块连接,所述第四非门模块与所述第五非门模块连接,所述第五非门模块与所述第二运算子电路连接。
8.一种数据传输系统,其特征在于,包括:主机设备以及多个如权利要求1至7中任一项所述的从机设备;
所述主机设备的数据输出端口分别与多个所述从机设备中第一从机设备的主输入端口以及第二从机设备的副输入端口连接;
所述主机设备用于输出目标数据,多个所述从机设备用于按照数据传输次序依次接收所述目标数据;
其中,在每一所述从机设备接收所述目标数据时,若检测到所述主输入端口正常工作,则控制所述副输入端口关闭,接收输入所述主输入端口的目标数据;若检测到所述主输入端口故障,则控制所述副输入端口开启,接收输入所述副输入端口的目标数据;并将接收到的所述目标数据传输至数据输出端口,以将所述目标数据传输至下一从机设备。
9.一种数据传输方法,其特征在于,所述方法由如权利要求1至7中任一项所述的从机设备执行,所述方法包括:
在检测到主输入端口正常工作时,控制副输入端口关闭,接收输入所述主输入端口的数据;
在检测到主输入端口故障时,控制副输入端口开启,接收输入所述副输入端口的数据;
将接收到的数据传输至数据输出端口。
10.根据权利要求9所述的数据传输方法,其特征在于,检测到主输入端口正常工作或故障,包括:
对输入所述主输入端口的数据进行逻辑运算,生成控制信号;
基于所述控制信号的电平状态,检测所述主输入端口的工作状态,以检测到主输入端口正常工作或故障。
CN202311101594.0A 2023-08-29 2023-08-29 从机设备、数据传输系统及方法 Pending CN117076363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311101594.0A CN117076363A (zh) 2023-08-29 2023-08-29 从机设备、数据传输系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311101594.0A CN117076363A (zh) 2023-08-29 2023-08-29 从机设备、数据传输系统及方法

Publications (1)

Publication Number Publication Date
CN117076363A true CN117076363A (zh) 2023-11-17

Family

ID=88704008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311101594.0A Pending CN117076363A (zh) 2023-08-29 2023-08-29 从机设备、数据传输系统及方法

Country Status (1)

Country Link
CN (1) CN117076363A (zh)

Similar Documents

Publication Publication Date Title
EP0287302B1 (en) Cross-coupled checking circuit
RU2383926C2 (ru) Способ и система контроля робастности модели физической системы
US3810577A (en) Error testing and error localization in a modular data processing system
CN104699576A (zh) 串行通信测试装置、包括该装置的系统及其方法
CN107229534A (zh) 混合双重双工故障操作模式和对任意数量的故障的概述
US11762017B2 (en) Performing scan data transfer inside multi-die package with SERDES functionality
CN105373441A (zh) 用于互连电路的传输控制检查
CN114355760A (zh) 一种主控制站及其热备冗余控制方法
CN104914815A (zh) 处理器监控方法、装置及系统
CN115208752A (zh) 基于从设备类型的网络设备配置
JP2015069270A (ja) フォールトトレラントシステム
CN115616377A (zh) 故障芯片检测方法、装置、计算设备和存储介质
CN102770851B (zh) 恢复不稳定总线的稳定性
CN101685433B (zh) 由主装置指定地址的串联总线装置
Bouzid et al. A necessary condition for Byzantine k-set agreement
CN117076363A (zh) 从机设备、数据传输系统及方法
US6330694B1 (en) Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card
CN104240752A (zh) 半导体器件、半导体系统以及半导体器件的控制方法
US10210034B2 (en) Electronic device with recording functionality and method for recording thereof
CN106541911A (zh) 车载控制器间数据通信方法、系统和车辆
JPH08297588A (ja) 二重照合装置
CN114296976A (zh) 一种i2c通信故障恢复方法及系统
JP2012235335A (ja) 装置間ケーブルの誤接続検出方法及び装置
JPS6235144B2 (zh)
KR20180007950A (ko) 버스 네트워크 연결 회로 및 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination