KR20180007950A - 버스 네트워크 연결 회로 및 동작 방법 - Google Patents

Abstract

직렬 버스 네트워크에 연결되고, 상기 직렬 버스 네트워크에 버스 신호를 인가하는 마스터 회로; 및 상기 직렬 버스 네트워크에 순차적으로 연결되는 복수의 슬레이브 회로들을 포함하고, 상기 마스터 회로는 상기 복수의 슬레이브 회로들이 상기 직렬 버스 네트워크에 연결되는 버스 노드들을 리셋하도록 제어 신호를 상기 복수의 슬레이브 회로들 각각으로 전송하고, 상기 복수의 슬레이브 회로들 중 어드레스가 식별되는 슬레이브 회로에 어드레스 신호를 인가하고, 상기 복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호 및 상기 어드레스 신호에 기반하여 뒤이은 슬레이브 회로에 전달되는 버스 신호를 생성하는 직렬 버스 네트워크 시스템.

Description

버스 네트워크 연결 회로 및 동작 방법 {BUS NETWORK CONNECTED CIRCUIT AND OPERATION METHOD THEREOF}

본 발명은 버스 네트워크 연결 회로 및 동작 방법에 관한 것으로, 구체적으로는 LIN(Local Interconnect Network) 또는 CAN(Controller Area Network)와 같은 직렬 버스 기반 네트워크에 연결되는 회로의 어드레싱 동작 및 그 어드레스 동작을 위하여 개선된 회로에 관한 것이다.

차량용 통신 프로토콜로 널리 쓰이는 LIN(Local Interconnect Network)에는 복수 개의 센서가 연결될 수 있으므로 센서마다 고유의 식별코드를 부여해야 올바른 통신이 가능하다.

차량용 센서에 고유의 식별코드를 부여하기 위하여 가장 일반적으로 사용할 수 있는 방법은 차량용 센서의 제조 과정에서 각 차량용 센서마다 미리 식별코드를 부여한 후 출하하는 방법이 있을 수 있겠으나, 이 경우 한 시스템에서 사용되는 센서의 개수만큼 제품 품번을 따로 관리해야 하는 문제가 있다.

이러한 문제를 해결하기 위하여 각 차량용 센서가 설치된 차량의 배선을 기준으로 연결된 순서를 자동으로 인식하여 식별코드를 부여하는 방법이 있으나, 기존의 Daisy Chain 연결방식에 의한 식별코드 부여 방법의 블록도에 의하면, 마스터와 가까운 센서가 불량 또는 고장인 경우 그 이후의 모든 센서가 통신이 불가능한 문제점이 있다.

이러한 문제점의 대안 중 하나로 한국등록특허 제10-1597357호 "LIN통신을 사용하는 차량용 센서의 식별 코드부여 시스템 및 이를 이용한 방법"이 있다. 이 선행기술은 LIN 네트워크의 직렬 연결 성질에 무관하게 n개의 ID 입력 단자를 이용해 4의 n제곱 개의 식별코드를 자동으로 부여하는 구성이다. 그러나 이러한 구성에 의하면 ID 식별을 위해서 n개의 단자가 별도로 필요하고, 센서 중 일부가 사용되지 않는 경우에도 초기 설정된 ID 개수만큼을 계속 사용해야 하는 문제점이 있다.

또 다른 대안 중 하나로 미국등록특허 8,935,450호 "NETWORK COMMUNICATIONS CIRCUIT, SYSTEM AND METHOD"를 들 수 있다. 차량용 LIN 네트워크는 도 1에 도시된 바와 같이 일반적으로 하나의 마스터 유닛과 다수 개의 슬레이브 유닛을 포함한다. 각 슬레이브 유닛에는 LIN 버스의 버스 신호(bus signal)를 전달하기 위한 스위치가 포함된다. 통상적으로 마스터 유닛으로는 전자 제어 유닛(ECU, Electronic Control Unit)이 이용되고, 각 센서 회로 또는 부품을 제어하는 회로는 슬레이브 유닛으로 LIN 네트워크에 순차적으로 직렬 연결된다.

상기 미국등록특허에서는 어드레스가 할당되지 않은 슬레이브가 마스터의 신호를 수신하면 이를 차단하고, 자신에게 어드레스가 할당되면 스위치를 연결하여 마스터의 신호를 다음 슬레이브에 전달한다. 그러나 이러한 선행기술에서는 네트워크 위치 상 앞선(마스터에 가까운) 슬레이브 회로가 고장인 경우 그 이후의 슬레이브들이 어드레스를 식별할 수 없는 종래기술의 문제점은 여전히 가지고 있다.

한국등록특허 제10-1597357호 "LIN통신을 사용하는 차량용 센서의 식별 코드부여 시스템 및 이를 이용한 방법" (등록일 2016년 2월 18일) 미국등록특허 8,935,450호 "NETWORK COMMUNICATIONS CIRCUIT, SYSTEM AND METHOD" (등록일 2015년 1월 13일)

본 발명은 상기의 종래 기술에서 나타난 문제점을 해결하기 위하여 도출된 것으로서, 직렬 버스에 연결된 복수의 회로들의 어드레스를 순차적으로 식별하는 동작을 효율적으로 실행하기 위한 방법과, 그 방법을 실행할 수 있는 회로를 제공하는 것을 목적으로 한다.

본 발명은 복잡한 회로를 필요로 하는 전류 구동 방식 대신, 전압 구동 방식을 이용하여 직렬 버스에 연결된 복수의 회로들의 어드레스를 식별할 수 있는 회로를 제공하는 것을 목적으로 한다.

본 발명은 직렬 버스에 연결된 복수의 회로 중 어느 하나가 고장난 경우에도 직렬 버스를 경유하는 신호를 전달할 수 있는 우회 회로를 가진 직렬 버스 연결 회로를 제공하는 것을 목적으로 한다.

본 발명은 직렬 버스에 연결된 회로의 어드레스를 식별하고 고장난 회로를 검출할 수 있는 직렬 버스 연결 회로를 제공하는 것을 목적으로 한다.

본 발명은 직렬 버스에 연결된 복수의 회로 중 어느 하나가 고장난 경우에도 고장난 회로 이후에 연결된 회로의 어드레스를 식별할 수 있는 직렬 버스 연결 회로를 제공하는 것을 목적으로 한다.

본 발명은 상기와 같은 목적을 가진 직렬 버스 연결 회로, 직렬 버스 네트워크 시스템, 및 직렬 버스 연결 회로의 동작 방법을 제공하는 것을 목적으로 한다.

본 발명은 상기의 목적을 달성하기 위하여 도출된 구성으로서, 본 발명의 일 실시예에 따른 버스 연결 회로는 제1 버스 노드(마스터 회로와 가까운 측의 회로와 연결되는 노드)와 제2 버스 노드(마스터 회로에서 먼 쪽의 회로와 연결되는 노드)를 경유하여 직렬 버스에 연결된다. 버스 연결 회로는 제1 버스 노드의 전압에 기반하여 출력 신호를 생성하는 출력 신호 생성 회로, 회로 제어 신호에 기반하여 제2 버스 노드의 전압을 리셋하는 제1 바이어스 제어 회로, 및 출력 신호에 대한 응답으로 주어지는 어드레스 입력 신호에 기반하여 제1 버스 노드의 전압을 제2 버스 노드로 전달하는 제1 스위치를 포함한다.

제1 바이어스 제어 회로는 어드레스 입력 신호가 어드레스 미식별 상태를 나타내는 경우 또는 회로 제어 신호가 리셋 모드인 경우 제2 버스 노드의 전압을 리셋 상태로 유지할 수 있다. 제1 바이어스 제어 회로는 공급 전원(POWER)과 제2 버스 노드 사이에 연결되며, 제2 버스 노드의 전압을 로직 하이 상태로 리셋할 수 있다.

버스 연결 회로는 제1 스위치와 병렬로 제1 버스 노드와 제2 버스 노드 사이에 연결되는 커패시터를 더 포함할 수 있다. 버스 연결 회로는 제1 버스 노드의 전압 또는 출력 신호에 기반하여 제1 버스 노드를 경유하여 연결되는 이전 외부 회로(마스터 회로와 가까운 측의 회로)의 동작의 오류 여부를 검증하는 검증 로직 회로를 더 포함할 수 있다.

버스 연결 회로의 일 실시예에 따라서는 어드레스 입력 신호가 식별 상태를 나타내는 경우 제2 버스 노드의 전압을 활성화 상태로 유지하는 제2 바이이스 제어 회로를 더 포함할 수 있다. 이때 활성화 상태에서는 다음 외부 회로(마스터 회로에서 먼 측의 회로)로 전달되는 직렬 버스의 전압을 고정할 수 있도록 제2 버스 노드의 전압이 특정 값으로 고정될 수 있다.

본 발명의 다른 일 실시예에 따른 직렬 버스 네트워크 시스템은 직렬 버스 네트워크에 연결되고 직렬 버스 네트워크에 버스 신호를 인가하는 마스터 회로(차량 내 네트워크에서는 ECU일 수 있음), 및 직렬 버스 네트워크에 순차적으로 연결되는 복수의 슬레이브 회로들을 포함한다. 이때 마스터 회로는 복수의 슬레이브 회로들이 직렬 버스 네트워크에 연결되는 버스 노드들을 리셋하도록 제어 신호를 복수의 슬레이브 회로들 각각으로 전송하고, 복수의 슬레이브 회로들 중 어드레스가 식별되는 슬레이브 회로에 어드레스 신호를 인가한다. 복수의 슬레이브 회로들 각각은 앞선(마스터 회로에 더 가까운) 슬레이브 회로를 경유하여 전달되는 버스 신호 및 어드레스 신호에 기반하여 뒤이은(마스터 회로에서 더 먼) 슬레이브 회로에 전달되는 버스 신호를 생성한다.

복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호에 기반하여 앞선 슬레이브 회로에 대한 고장 검출 정보를 생성할 수 있다. 슬레이브 회로들 중 마스터 회로와 직접 연결되는 첫번째 슬레이브 회로에서 이상이 검출되는 경우는 마스터 회로가 고장이거나 직렬 버스가 마스터 회로와 첫번째 슬레이브 회로 사이에서 단절된 경우일 수 있다.

복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로의 고장이 검출되어도 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호의 교류 성분을 뒤이은 슬레이브 회로에 전달할 수 있다.

복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호의 오류가 있는 경우에도 어드레스 신호에 응답하여 뒤이은 슬레이브 회로를 탐색하는 어드레스 탐색 신호를 생성할 수 있다. 이때 어드레스 탐색 신호는 뒤이은 슬레이브 회로에 버스 신호로서 전달될 수 있다.

복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호에 기반하여 출력 신호를 생성할 수 있다. 마스터 회로는 제어 신호가 리셋 모드일 때 복수의 슬레이브 회로들 각각이 제공하는 출력 신호에 기반하여 출력 신호를 제공하는 슬레이브 회로의 앞선 슬레이브 회로의 고장 여부를 검증할 수 있다. 이때 마스터 회로가 복수의 슬레이브 회로들의 어드레스를 식별한 상태라면, 마스터 회로는 리셋 모드일 때 k번째 슬레이브 회로의 출력 신호(버스 신호가 아닌, 별도의 우회 경로를 통하여 마스터 회로로 전달되는 출력 신호임)에 기반하여 (k-1)번째 슬레이브 회로의 고장 여부를 검출할 수 있다.

본 발명의 또 다른 일 실시예에 따른 버스 연결 회로의 동작 방법은 제1 버스 노드와 제2 버스 노드를 경유하여 직렬 버스에 연결되는 버스 연결 회로의 동작 방법에 관한 것이다. 버스 연결 회로의 동작 방법은 회로 제어 신호에 기반하여 상기 제2 버스 노드의 전압을 리셋하는 단계; 상기 제1 버스 노드의 전압에 기반하여 출력 신호를 생성하는 단계; 상기 출력 신호에 대한 응답으로 주어지는 어드레스 입력 신호에 응답하여 상기 제1 버스 노드의 전압에 기반한 다음 어드레스 탐색 신호를 생성하는 단계; 및 상기 다음 어드레스 탐색 신호를 상기 제2 버스 노드로 전달하는 단계를 포함한다.

본 발명의 또 다른 일 실시예에 따른 버스 연결 회로의 동작 방법은 회로 제어 신호에 기반하여 상기 제2 버스 노드의 전압을 리셋하는 단계; 상기 제1 버스 노드의 전압에 오류가 있고 상기 버스 연결 회로의 어드레스가 식별된 상태이면 상기 버스 연결 회로에 대한 어드레스 입력 신호에 응답하여 다음 어드레스 탐색 신호를 생성하는 단계; 및 상기 다음 어드레스 탐색 신호를 상기 제2 버스 노드로 전달하는 단계를 포함한다.

동작 방법은 제1 버스 노드의 전압에 기반하여 제1 버스 노드를 경유하여 연결되는 앞선 회로의 고장 검출 정보를 생성할 수 있다.

본 발명에 따르면, 복잡한 회로를 필요로 하는 전류 구동 방식 대신, 비교적 간단한 회로로 구현될 수 있는 전압 구동 방식을 이용하여 직렬 버스에 연결된 복수의 회로들의 어드레스를 식별할 수 있다. 본 발명에 따르면 전압 구동 방식을 이용하여 직렬 버스에 연결된 복수의 회로들의 어드레스를 순차적으로 식별하는 동작을 효율적으로 실행하기 위한 방법과, 그 방법을 실행할 수 있는 회로를 제공할 수 있다.

본 발명에 따르면, 비교적 간단한 회로로 구현되었음에도 불구하고 직렬 버스 상의 고장 검출, 직렬 버스의 앞선 회로의 고장 검출 및 직렬 버스 내 어드레싱 기능을 모두 갖춘 회로를 구현할 수 있다. 또한 본 발명에 따르면 직렬 버스의 앞선 회로가 고장난 상태인 경우에도 이후의 회로들의 어드레싱 동작을 수행할 수 있는 fail-safe 어드레싱 회로를 구현할 수 있다.

본 발명에 따르면, 직렬 버스에 연결된 복수의 회로 중 어느 하나가 고장난 경우에도 직렬 버스를 경유하는 신호를 전달할 수 있는 버스 연결 회로를 구현할 수 있다.

도 1은 종래 기술에 따른 LIN 네트워크에 연결된 마스터 유닛과 슬레이브 유닛을 도시하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 버스 연결 회로를 도시하는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 버스 연결 회로를 도시하는 회로도이다.
도 4는 본 발명의 다른 일 실시예에 따른 버스 연결 회로를 도시하는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 ECU의 버스 인터페이스를 도시하는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 서로 인접한 두 개의 버스 연결 회로들을 도시하는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 버스 연결 회로 및 ECU를 포함하는 LIN 네트워크에서 어드레스를 식별하는 과정을 도시하는 타이밍도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 LIN 네트워크에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다.
도 10은 본 발명의 일 실시예에 따른 버스 연결 회로에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다.
도 11은 본 발명의 다른 일 실시예에 따른 버스 연결 회로에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다.
도 12 및 도 13은 본 발명의 다른 일 실시예에 따른 LIN 네트워크에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백히 드러나게 될 것이다.

본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

본 발명의 설명 중 언급되는 직렬 버스(serial bus)는 차량용 통신 규약인 LIN(Local Interconnect Network), 또는 CAN(Controller Area Network)를 기반으로 한 직렬 버스 네트워크를 의미하지만, 직렬로 회로들이 연결되는 방식의 네트워크에는 본 발명이 적용될 수 있으며, LIN 또는 CAN으로 적용 대상이 한정되는 것은 아니다.

본 발명의 설명 중 언급되는 마스터 회로는 직렬 버스 네트워크의 마스터 역할을 하는 회로를 의미하며, 차량 내 부품 간 통신 네트워크에서는 통상적으로 ECU(Engine Control Unit, Electronic Control Unit)가 마스터 회로로서 기능할 수 있다. 그러나 본 발명의 사상이 ECU 동작에 관한 것으로 한정되는 것은 아니다.

이하에서는, 본 발명의 일 실시예에 따른 직렬 버스 연결 회로, 직렬 버스 연결 네트워크 시스템, 및 그 동작 방법을 첨부된 도 2 내지 도 13을 참조하여 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 버스 연결 회로를 도시하는 블록도이다.

도 2를 참조하면, 버스 연결 회로(200)는 앞선(마스터 회로에 더 가까운) 회로에 연결되는 제1 버스 노드(201)와 뒤이은(마스터 회로에서 더 먼) 회로에 연결되는 제2 버스 노드(202)를 포함한다. 버스 연결 회로(200)는 제1 버스 노드(201) 및 제2 버스 노드(202) 각각을 경유하여 직렬 버스에 연결된다.

버스 연결 회로(200)는 출력 신호(OUTPUT)를 제공할 수 있다. 출력 신호(OUPTUT)는 직렬 버스와는 별개의 경로로 마스터 회로에 전달될 수 있다. 버스 연결 회로(200)는 회로 제어 신호(enb)를 수신하여 리셋 모드 또는 통상 동작 모드 중 하나의 모드로 동작할 수 있다. 통상 동작 모드에서는 버스 연결 회로(200)는 어드레스를 식별할 수도 있고, 직렬 버스를 통하여 수신된 버스 신호를 뒤이은 회로에 전달할 수도 있다.

버스 연결 회로(200)는 어드레스 입력 신호(pin_addr)를 수신할 수 있다. 어드레스 입력 신호(pin_addr)는 버스 연결 회로(200)의 출력 신호(OUTPUT)에 응답하여 마스터 회로가 버스 연결 회로(200)로 제공하는 신호로서, 버스 연결 회로(200)의 어드레스가 식별되었는지 여부를 나타내는 이진 신호이다.

도 3은 본 발명의 일 실시예에 따른 버스 연결 회로를 도시하는 회로도이다.

버스 연결 회로(200)는 제1 버스 노드(201)의 전압에 기반하여 출력 신호(OUPUT)를 생성하는 출력 신호 생성 회로(211)를 포함할 수 있다.

버스 연결 회로(200)는 어드레스 입력 신호(pin_addr)에 기반하여 제1 버스 노드(201)의 전압을 제2 버스 노드(202)로 전달하는 제1 스위치(208)를 포함한다. 즉, 제1 스위치(208)는 제1 버스 노드(201) 및 제2 버스 노드(202)의 사이에 연결되며 어드레스 입력 신호(pin_addr)를 제어 신호로서 입력받는다. 버스 연결 회로(200)의 어드레스가 마스터 회로에 의하여 식별된 경우에 어드레스 입력 신호(pin_addr)가 로직 하이(logic HIGH) 상태로 인가되며, 제1 스위치(208)가 ON되어 제1 버스 노드(201)의 전압을 제2 버스 노드(202)로 전달할 수 있다.

만일 앞선 회로의 어드레스가 식별된 상태이면 앞선 회로로부터 전달받은 버스 신호는 로직 로우(logic LOW) 상태에 해당하는 신호일 수 있다. 이때 제1 버스 노드(201)의 전압은 설명의 편의상 접지 전원(GND)과 같은 0V로 가정한다.

제1 버스 노드(201)의 전압에 기반한 출력 신호(OUTPUT)가 마스터 회로로 전달되고, 마스터 회로가 버스 연결 회로(200)의 어드레스를 식별한 경우, 마스터 회로로부터 어드레스 입력 신호(pin_addr)가 로직 하이 상태로 인가될 수 있다. 이때 제1 스위치(208)에 의하여 제1 버스 노드(201)의 전압이 제2 버스 노드(202)로 전달된다. 즉, 제2 버스 노드(202)의 전압이 버스 연결 회로(200)의 어드레스가 식별되었음을 나타내는 0V로 변경되고, 뒤이은 슬레이브 회로로 전달될 수 있다.

버스 연결 회로(200)는 제1 버스 노드(201) 및 제2 버스 노드(202) 사이에 연결되는 커패시터(203)를 더 포함할 수 있다. 커패시터(203)는 제1 스위치(208)와 병렬 연결된다.

버스 연결 회로(200)의 어드레스 입력 신호(pin_addr)가 로직 로우(logic LOW) 상태이고 제1 버스 노드(201)와 제2 버스 노드(202)가 서로 다른 로직 상태를 가질 것으로 예상되는 경우에 앞선 회로에서 정확한 버스 신호를 인가하지 못하는 경우, 제1 버스 노드(201)는 예상된 전압을 가지지 못하고 비정상적인 전압을 가질 수 있다. 이때 비정상적인 전압을 가지는 제1 버스 노드(201)의 상태에 기반하여 앞선 회로의 고장이 검출될 수 있다. 앞선 회로의 고장은 버스 연결 회로(200)에 포함되는 검증 로직 회로(도시되지 않음)에 의하여 검출될 수도 있고, 제1 버스 노드(201)의 전압에 기반하여 생성되는 출력 신호(OUTPUT)를 이용하여 마스터 회로에 의하여 검출될 수도 있다.

이때 앞선 회로의 커패시터와 버스 연결 회로(200)의 커패시터(203) 간의 전하 공유(charge sharing)에 의하여 앞선 회로의 고장의 종류에 따라 제1 버스 노드(201)의 전압이 결정될 수 있다. 즉, 제1 버스 노드(201)의 전압에 따른 출력 신호(OUTPUT)의 전압에 기반하여 버스 연결 회로(200) 또는 마스터 회로는 앞선 회로의 고장의 종류도 검출할 수 있다.

버스 연결 회로(200)는 회로 제어 신호(enb)에 기반하여 제2 버스 노드(202)의 전압을 리셋하는 제1 바이어스 제어 회로(204)를 포함한다. 제1 바이어스 제어 회로(204)는 공급 전원(POWER)과 제2 버스 노드(201) 사이에 연결된다. 리셋 모드에서는 제1 바이어스 제어 회로(204)는 제2 버스 노드(201)의 전압을 로직 하이 상태로 리셋할 수 있다. 리셋 모드에서는 회로 제어 신호(enb)가 로직 로우(logic LOW) 상태로 인가된다.

제1 바이어스 제어 회로(204)는 어드레스 입력 신호(pin_addr)가 어드레스 미식별 상태(버스 연결 회로(200)의 어드레스가 아직 마스터 회로에 의하여 식별되지 않은 상태를 의미)를 나타내는 경우에도 제2 버스 노드(201)의 전압을 리셋 상태로 유지할 수 있다. 어드레스 미식별 상태에서는 어드레스 입력 신호(pin_addr)는 로직 로우 상태로 유지된다.

제1 바이어스 제어 회로(204)는 어드레스 입력 신호(pin_addr)와 회로 제어 신호(enb) 간의 조합에 기반하여 제2 스위치(207)의 게이트 단자의 전압을 결정하는 로직 NOR 회로(206)를 포함한다. 리셋 모드 또는 어드레스 미식별 상태에서는 제2 버스 노드(202)의 전압은 제2 스위치(207)에 의하여 공급 전원(POWER)의 전압으로 유지될 수 있다.

리셋 모드 또는 어드레스 미식별 상태에서는 제2 버스 노드(202)의 전압은 공급 전원(POWER)의 전압으로 유지되고, 어드레스 식별 상태가 되어 어드레스 입력 신호(pin_addr)가 로직 하이로 인가되면 제1 바이어스 회로(204) 내의 제2 스위치(207)는 OFF된다. 이때 제2 버스 노드(202)는 순간적으로 floating되고 제1 스위치(208)의 동작에 의하여 제1 버스 노드(201)의 전압이 제2 버스 노드(202)의 전압으로 전달된다. 커패시터(203)는 리셋 모드 또는 어드레스 미식별 상태에서 제1 버스 노드(201) 및 제2 버스 노드(202) 간의 전압 차이에 해당하는 전하를 충전한다. 따라서 커패시터(203) 양단 간의 전압이 동일해질 때까지 과도 응답에 소요되는 시간은 커패시터(203)의 크기와 제1 스위치(208)의 ON 상태의 등가 저항에 비례할 수 있다.

이처럼 앞선 회로의 어드레스가 식별된 후 앞선 회로가 어드레스 식별 상태에 대응하는 버스 신호를 전달하면, 버스 연결 회로(200)는 앞선 회로로부터 전달된 버스 신호에 기반하여 출력 신호(OUTPUT)를 마스터 회로로 제공하고, 마스터 회로는 출력 신호(OUTPUT)의 변화에 기반하여 버스 연결 회로(200)가 앞선 회로의 다음 회로임을 식별할 수 있다. 마스터 회로로부터 어드레스 식별 상태에 대응하는 어드레스 입력 신호(pin_addr)를 수신하면, 버스 연결 회로(200)는 제1 버스 노드(201)의 전압을 제2 버스 노드(202)의 전압으로 전달하여 뒤이은 회로에 버스 신호를 전달한다. 이 경우 버스 신호는 어드레스 탐색 신호의 역할을 한다고 간주될 수 있다.

다만 이 과정에서 앞선 회로가 어드레스 탐색 신호를 전달하였다고 해서 그 다음에 연결되는 버스 연결 회로(200)가 앞선 회로로부터 어드레스 탐색 신호를 정확히 수신하리라는 보장이 없으므로 본 발명의 버스 연결 회로(200)는 앞선 회로의 어드레스 탐색 신호(버스 신호)가 제1 버스 노드(201)로 정확히 전달되지 못했을 때 이를 검출하는 기능을 포함한다.

도 4는 본 발명의 다른 일 실시예에 따른 버스 연결 회로를 도시하는 회로도이다.

도 4의 버스 연결 회로(200)는 제1 버스 노드(201) 및 제2 버스 노드(202)를 포함한다. 버스 연결 회로(200)는 커패시터(203), 제1 바이어스 회로(204), 제1 스위치(208), 및 출력 신호 생성 회로(211)를 포함한다. 도 4에 도시된 커패시터(203), 제1 바이어스 회로(204), 제1 스위치(208), 및 출력 신호 생성 회로(211)의 동작은 도 3을 통하여 설명된 내용과 동일하므로 중복된 설명은 생략한다.

도 4의 버스 연결 회로(200)는 제2 바이어스 회로(205)를 더 포함할 수 있다. 제2 바이어스 회로(205)는 접지 전원(GND)과 제2 버스 노드(202) 사이에 연결된다. 제2 바이어스 회로(205)는 어드레스 입력 신호(pin_addr)가 어드레스 식별 상태를 나타내는 경우 제2 버스 노드(202)의 전압을 활성화 상태로 유지할 수 있다. 이때 어드레스 식별 상태는 버스 연결 회로(200)의 어드레스를 마스터 회로가 식별한 상태를 나타낸다. 버스 연결 회로(200)의 어드레스가 식별된 상태에서는 어드레스 입력 신호(pin_addr)는 로직 하이 상태로 인가될 수 있다.

회로 제어 신호(enb)가 통상 모드를 나타내는 로직 하이 상태이고 어드레스 입력 신호(pin_addr)도 로직 하이 상태이면 제2 바이어스 회로(205)는 제2 버스 노드(202)의 전압에 접지 전원과 같은 0V를 인가할 수 있다.

이때 도 3과 도 4의 실시예에서 제2 버스 노드(202)의 리셋 상태의 전압과 활성화 상태의 전압은 서로 반대되는 극성을 가지도록 설계될 수 있으며, 실시예에 따라서는 도 3 및 도 4에서와 달리 리셋 상태가 로직 로우이고 활성화 상태가 로직 하이가 되도록 설계될 수도 있다.

제2 바이어스 회로(205)는 제1 바이어스 회로(204)와 대응하는 구성 요소를 포함할 수 있다. 제2 바이어스 회로(205)는 제2 버스 노드(202)의 전압을 0V로 끌어내리는(pulling down) 제3 스위치(209)와 제3 스위치(209)의 게이트 단자의 전압을 결정하는 로직 NOR 회로(210)를 포함한다. 로직 NOR 회로(210)는 제1 바이어스 회로(204)의 로직 NOR 회로(206)와 동일한 입력 조합을 수신하며 리셋 모드 또는 어드레스 미식별 상태에서는 제3 스위치(209)를 OFF시키고 통상 모드에서 어드레스 식별 상태이면 제3 스위치(209)를 ON시킬 수 있다.

이때 직렬 버스에 연결된 모든 슬레이브 회로들의 어드레스가 식별되면 어드레스 식별을 위한 제2 바이어스 회로(205)가 제2 버스 노드(202)의 전압에 영향을 미치지 못하도록 어드레스 식별 종료 신호(addr_end)가 추가로 인가될 수 있다. 어드레스 식별 종료 신호(addr_end)는 로직 AND 회로(210a)의 입력 중 하나로 인가될 수 있다. 어드레스 식별 종료 신호(addr_end)가 로직 로우이면 제3 스위치(209)의 게이트 단자의 전압은 로직 NOR 회로(210)의 출력이 전달된다. 어드레스 식별 종료 신호(addr_end)가 로직 하이이면 로직 NOR 회로(210)의 출력에 무관하게 제3 스위치(209)의 게이트 단자의 전압은 0V로 유지된다.

어드레스 식별 종료 신호(addr_end)는 모든 버스 연결 회로(200)에 공통적으로 인가될 수 있다. 어드레스 식별 과정이 모두 종료되면 어드레스 식별 종료 신호(addr_end)가 로직 하이로 인가되어 제2 바이어스 회로(205)의 동작이 금지된다.

도 4의 버스 연결 회로(200)에서 앞선 회로로부터 전달된 어드레스 탐색 신호가 제1 스위치(208)에 의하여 제2 버스 노드(202)로 전달되어야 하지만 제1 스위치(208)의 구동 능력이 약하거나 커패시터(203)의 크기가 너무 큰 경우에 제3 스위치(209)가 제2 버스 노드(202)의 전압을 0V로 끌어내리는 동작을 보조할 수 있다.

제1 버스 노드(201) 앞의 직렬 버스가 고장을 일으킨 경우(직렬 버스가 disconnected된 경우) 제1 버스 노드(201)이 floating될 수 있다. 이때 제1 스위치(208)이 ON되더라도 제1 버스 노드(201) 앞의 직렬 버스의 버스 신호가 제2 버스 노드(202)로 전달되지 못할 수 있다. 도 4의 버스 연결 회로(200)에서는 제2 바이어스 회로(205)가 통상 모드에서 어드레스 식별 상태일 때 제2 버스 노드(202)의 전압을 0V로 인가할 수 있으므로 제1 버스 노드(201)의 상태와 무관하게 버스 연결 회로(200) 이후의 직렬 버스 상의 회로들의 어드레스를 식별할 수 있다. 즉, 본 발명에 따르면 직렬 버스의 연결에 문제가 있어도 직렬 버스 상의 회로들의 어드레스를 식별할 수 있다. 단, 이때는 버스 연결 회로(200)에 어드레스 입력 신호(pin_addr)가 로직 하이 상태로 인가되어야 하므로, 버스 연결 회로(200)의 어드레스가 미리 식별된 상태이어야 한다. 즉, 버스 연결 회로(200)의 어드레스가 식별된 이후에 직렬 버스가 disconnected 되었거나, 버스 연결 회로(200)에 대한 어드레스가 이전의 시퀀스에서 미리 식별된 상태일 때 어드레싱 동작이 가능하다.

도 5는 본 발명의 일 실시예에 따른 ECU의 버스 인터페이스를 도시하는 회로도이다.

도 5를 참조하면 ECU의 버스 인터페이스 회로(500)는 버스 노드(501)를 경유하여 직렬 버스 라인과 연결된다. 공급 전원(POWER)는 저항기(502)를 경유하여 버스 노드(501)에 전원 전압을 인가할 수 있다.

마스터 스위치(503)는 ECU 제어 신호(ECU_ON)에 의하여 제어되며, ECU 제어 신호(ECU_ON)가 로직 하이 상태로 인가되면 버스 노드(501)의 전압을 0V로 끌어내릴 수 있다.

통상 모드에서 어드레스 식별 동작이 개시되면 ECU 제어 신호(ECU_ON)가 로직 하이 상태로 인가되고, 직렬 버스에 0V의 어드레스 탐색 신호가 인가된다. 어드레스 탐색 신호는 ECU 회로에 가장 가까운 슬레이브 회로로부터 가장 먼 슬레이브 회로까지 순차적으로 전달될 수 있다.

도 6은 본 발명의 일 실시예에 따른 서로 인접한 두 개의 버스 연결 회로들을 도시하는 회로도이다.

도 6을 참조하면 인접한 두 개의 버스 연결 회로들(600a, 600b)가 도시된다. 제1 버스 연결 회로(600a)는 제1 버스 노드(601a)를 통해 앞선 회로로부터 버스 신호를 전달받는다. 이하는 도 6의 제1 버스 연결 회로(600a)와 제2 버스 연결 회로(600b)의 순차적인 어드레스 식별 과정이 정상적으로 동작하는 경우를 설명한다.

제1 버스 연결 회로(600a)는 제1 버스 노드(601a)의 전압에 기반하여 k번째 출력 신호(OUTPUT<k>)를 생성하고, 마스터 회로는 k번째 출력 신호(OUTPUT<k>)에 기반하여 제1 버스 연결 회로(600a)의 어드레스를 식별할 수 있다. 마스터 회로가 제1 버스 연결 회로(600a)의 어드레스를 식별한 후, 마스터 회로로부터 전달되는 k번째 어드레스 입력 신호(pin_addr<k>)에 기반하여 제1 버스 연결 회로(600a)의 전달 스위치(608a)는 제1 버스 노드(601a)의 전압을 제2 버스 노드(601b)로 전달한다.

제2 버스 연결 회로(600b)는 제2 버스 노드(601b)의 전압에 기반하여 (k+1)번째 출력 신호(OUTPUT<k+1>)를 생성하고, 마스터 회로는 (k+1)번째 출력 신호(OUTPUT<k+1>)에 기반하여 제2 버스 연결 회로(600b)의 어드레스를 식별할 수 있다. 마스터 회로가 제2 버스 연결 회로(600b)의 어드레스를 식별한 후, 마스터 회로로부터 전달되는 (k+1)번째 어드레스 입력 신호(pin_addr<k+1>)에 기반하여 제2 버스 연결 회로(600b)의 전달 스위치(608b)는 제2 버스 노드(601b)의 전압을 제3 버스 노드(601c)로 전달한다.

만일 제1 버스 연결 회로(600a)의 POWER 공급에 이상이 있는 경우, 리셋 과정에서 제1 버스 연결 회로(600a) 내의 제1 바이어스 제어 회로(604a)는 제2 버스 노드(601b)의 전압을 리셋(POWER의 전압과 같은 레벨로 리셋)하는 데 실패할 수 있다. 즉, 리셋 과정에서 제2 버스 노드(601b)의 전압이 비정상적인 값을 가지면 (k+1)번째 출력 신호(OUTPUT<k+1>)가 비정상적인 값을 가질 수 있으므로 마스터 회로 또는 제2 버스 연결 회로(600b)는 앞단의 제1 버스 연결 회로(600a)의 오동작을 검출해 낼 수 있다. 특히 제1 버스 연결 회로(600a)의 앞단까지, 즉, 제1 버스 노드(601a)까지 정상적으로 어드레스 식별 과정이 이루어진 경우인데 제2 버스 노드(601b)의 전압이 비정상적인 상황이라면 고장이 발생한 범위를 제1 버스 연결 회로(600a)로 한정할 수 있어 고장/오류 검출에 효과적이다.

제2 버스 노드(601b)의 전압의 값에 기반해서 제1 버스 연결 회로(600a)의 고장 또는 오류의 원인을 식별해 낼 수 있다. 예를 들어, 제1 버스 연결 회로(600a)의 POWER 공급에 이상이 있어 리셋 과정에서 제2 버스 노드(601b)가 리셋되지 못하고 floating된 상태라면, 이상 없이 정상적으로 어드레스 탐색 신호가 전달된 제1 버스 노드(601a)는 0V, 정상적으로 초기화된 제3 버스 노드(601c)는 POWER의 전압 레벨을 가질 수 있다. 도 6에 도시된 회로에서는 두 개의 커패시터(603a, 603b)가 제1 버스 노드(601a) 및 제3 버스 노드(601c) 사이에 직렬 연결되고 두 개의 커패시터(603a, 603b) 사이의 제2 버스 노드(601b)는 floating된 셈이므로 제2 버스 노드(601b)의 전압은 제1 버스 노드(601a) 및 제3 버스 노드(601c) 사이의 전압차와 두 개의 커패시터(603a, 603b) 간의 전하 공유(charge sharing)에 의하여 결정될 것이다. 따라서 제2 버스 노드(601b)의 전압이 두 개의 커패시터(603a, 603b) 간의 전하 공유(charge sharing)에 의하여 결정되는 레벨을 가진다고 판정되면 마스터 회로 또는 제2 버스 연결 회로(600b)는 제1 버스 연결 회로(600a)의 고장 원인을 POWER 계통에서 발생했음을 식별할 수 있다.

다른 이유로 제2 버스 노드(601b)의 전압이 리셋 과정과 어드레스 식별 과정에서 계속 고정되었다면 이는 제2 버스 노드(601b)가 다른 노드와 단락(short)되었을 가능성이 높은 것이므로 제2 버스 노드(601b)의 전압에 따라서 서로 다른 고장의 원인이 식별될 수 있다.

한편 제1 버스 연결 회로(600a)에 대한 POWER 공급이 단절되어도 제2 버스 노드(601b)가 floating된 경우에는 LIN 버스를 통한 버스 신호의 교류 성분은 두 개의 커패시터(603a, 603b)에 의하여 제1 버스 노드(601a)에서 제2 버스 노드(601b)를 거쳐 제3 버스 노드(601c)로 전달될 수도 있다.

도 6에서는 회로 제어 신호(enb)를 로직 하이와 로직 로우 사이에서 toggling하여 특수한 테스트 모드로 사용할 수 있다. 회로들은 특수한 테스트 모드 하에서 리셋 모드와 어드레스 식별 모드를 번갈아가며 겪는다. k번째 어드레스 입력 신호(pin_addr<k>)가 로직 하이 상태가 되면 정상적인 동작 하에서는 그 다음의 제2 버스 연결 회로(600b)의 출력 신호, 즉, (k+1)번째 출력 신호(OUTPUT<k+1>)는 고정된 값을 가져야 하지만 앞서 설명한 것처럼 제1 버스 연결 회로(600a)에서 고장이 발생한 경우에는 제2 버스 노드(601b)에 기반한 (k+1)번째 출력 신호(OUTPUT<k+1>)는 회로 제어 신호(enb)에 연동되어 변화한다. 즉, 회로 제어 신호(enb)를 로직 하이와 로직 로우 사이에서 toggling하는 특수한 테스트 모드에서는 문제가 있는 버스 연결 회로의 다음 버스 연결 회로의 출력 신호가 회로 제어 신호(enb)에 연동되어 로직 하이와 로직 로우 사이에서 toggling하게 될 것이다. 제1 버스 연결 회로(600a)의 앞단까지의 어드레스 식별이 정상적으로 실행된 경우에는 제1 버스 연결 회로(600a)의 고장에도 불구하고 제1 버스 노드(601a)의 전압에 기반한 k번째 출력 신호(OUTPUT<k>)는 정상적인 고정된 값(도 6에서는 0V를 의미함)을 가질 것이므로 마스터 회로 또는 제2 버스 연결 회로(600b)는 제2 버스 연결 회로(600b)가 제1 버스 연결 회로(600a)의 다음에 연결되는 회로임을 식별할 수 있음은 물론이고 제1 버스 연결 회로(600a)의 동작에 문제가 발생했음을 인지할 수 있다.

이 경우 어드레스 식별 과정을 속행해 나가면 제2 버스 연결 회로(600b)는 (k+1)번째 어드레스 입력 신호(pin_addr<k+1>)가 마스터 회로에 의하여 입력되면 제2 바이어스 제어 회로(605b)의 동작에 의하여 제3 버스 노드(601c)의 전압을 0V로 끌어내릴(pull-down) 수 있으므로 제1 버스 연결 회로(600a)에서 발생한 고장에도 불구하고 직렬 버스 내에서 어드레스 식별 과정을 속행할 수 있다.

어드레스 식별 종료 신호(addr_end)는 모든 버스 연결 회로(200)에 공통적으로 인가될 수 있으며 어드레스 식별 과정이 모두 종료되면 어드레스 식별 종료 신호(addr_end)가 로직 하이로 인가되어 제2 바이어스 회로(205)의 동작이 금지되는 것은 앞에서 설명한 바와 같다. 다만 특수한 테스트 모드에서 직렬 버스에 연결된 버스 연결 회로(200) 중 어느 회로에 고장이 발생했는 지를 검출하기 위해서 어드레스 식별 과정이 모두 종료된 경우에도 일시적으로 어드레스 식별 종료 신호(addr_end)가 로직 로우로 인가될 수 있다.

도 7은 본 발명의 일 실시예에 따른 버스 연결 회로 및 ECU를 포함하는 LIN 네트워크에서 어드레스를 식별하는 과정을 도시하는 타이밍도이다.

도 7을 참조하면, 초기에 회로 제어 신호(enb)가 로직 로우 상태로 직렬 버스 상의 모든 버스 연결 회로들의 버스 노드를 리셋한다. 리셋 모드에서 벗어나 어드레스를 탐색하기 위한 전달 모드에 진입하기 위해 회로 제어 신호(enb)가 로직 하이 상태로 천이한다.

ECU 제어 신호(ECU_ON)가 로직 로우에서 로직 하이로 천이하며(transition) 직렬 버스에 어드레스 탐색 신호를 전송한다. 마스터 회로에 가장 가깝게 연결된 버스 연결 회로의 입력측 버스 노드가 ECU 제어 신호 및 어드레스 탐색 신호에 응답하여 리셋 상태에서 어드레스 식별 상태로 천이한다. 이때 마스터 회로에 가장 가까운 버스 연결 회로의 어드레스를 0번이라 하면, 0번 회로의 출력 신호 OUTPUT<0>이 리셋 상태인 로직 로우에서 어드레스 식별 상태인 로직 하이로 천이한다(①). 이때 직렬 버스 상의 모든 버스 연결 회로 중 0번 회로만이 다른 회로들과 다른 전압 레벨의 출력 신호를 가진다. 즉, 설명의 편의상 리셋 상태의 출력 신호를 0V, 어드레스 식별 상태의 출력 신호를 VDD라 하면, 리셋 모드에서는 모든 버스 연결 회로의 출력 신호가 0V이고, 어드레스 식별 과정이 진행되면 마스터 회로에 가장 가까운 0번 회로의 출력 신호만이 VDD가 되어 0번 회로임을 마스터에게 알릴 수 있다. 마스터 회로는 각 버스 연결 회로의 위치를 물리적으로 파악할 수는 없으므로 출력 신호의 전압 레벨에 기초하여 논리적 프로세싱에 의하여 순차적으로 버스 연결 회로의 어드레스(마스터 회로와 가까운 순서)를 검출할 수 있다.

마스터 회로는 0번 회로의 출력 신호 OUTPUT<0>의 변화를 감지하고 0번 회로의 어드레스를 식별할 수 있다. 마스터 회로는 0번 회로의 어드레스 입력 신호 pin_addr<0>를 로직 하이로 인가한다(②). 0번 회로의 어드레스 입력 신호 pin_addr<0>가 로직 하이로 인가되면 0번 회로 다음에 순차적으로 연결된 1번 회로의 출력 신호 OUTPUT<1>가 로직 로우에서 로직 하이로 천이한다(③). 마스터 회로는 1번 회로의 출력 신호 OUTPUT<1>의 변화를 감지하고 1번 회로의 어드레스를 식별할 수 있다. 마스터 회로는 1번 회로의 어드레스 입력 신호 pin_addr<1>을 로직 하이로 인가한다(④). 이와 같은 과정에 의하여 직렬 버스 상에 연결된 각 버스 연결 회로들의 출력 신호(OUTPUT)의 극성이 리셋 상태와 달라짐에 따라 해당 슬레이브 회로가 현재까지 파악된 k번째 회로의 그 다음 회로(k+1번째)임을 식별할 수 있다.

즉, 현재까지 어드레스가 식별된 회로가 k개이고 k번째 회로의 어드레스 입력 신호를 로직 하이로 인가한 후에, 리셋 상태의 출력 신호들 중 어느 하나가 상태 변화/극성 변화를 일으킨다면 그 출력 신호에 해당하는 회로를 k+1번째 회로로 식별할 수 있다.

앞서 도 6에서 설명한 것처럼 정상적인 상태 외에 출력 신호가 비정상적인 값을 가지는 경우, 출력 신호의 전압 레벨에 따라 고장이 발생한 회로, 고장의 원인 또는 종류를 식별할 수 있다. 또한 도 6의 실시예에서는 도중에 고장이 발생했더라도 그 다음의 어드레스에 대응하는 회로를 식별할 수 있으며, 이후의 어드레스 식별 과정은 문제 없이 속행될 수 있다.

도 8 및 도 9는 본 발명의 일 실시예에 따른 LIN 네트워크에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다. 이때의 LIN 네트워크는 마스터 회로인 ECU, 및 버스에 연결된 모든 버스 연결 회로를 포함하는 전체 LIN 네트워크 시스템을 의미한다.

도 8을 참조하면 본 발명의 어드레스 식별 방법은 ECU 제어 신호(ECU_ON)와 회로 제어 신호(enb)를 이용하여 버스에 연결된 모든 회로들의 버스 노드들을 리셋한다(S810).

본 발명의 어드레스 식별 방법은 회로 제어 신호(enb)를 변경함으로써 ECU의 버스 신호가 버스를 경유하여 인접한 회로들로 전달되는 전달 모드로 진입할 수 있다(S820).

본 발명의 어드레스 식별 방법은 ECU 제어 신호(ECU_ON)를 이용하여 ECU에 가장 가까운 0번 회로의 출력 신호를 검출한다(S830).

도 9를 참조하면, 본 발명의 어드레스 식별 방법은 버스에 연결된 모든 회로들의 출력 신호가 동일한지 여부를 확인한다(S910). 만일 버스에 연결된 모든 회로들의 출력 신호가 동일하면 버스에 연결된 모든 회로들의 어드레스가 식별되었음을 의미하므로 모든 단계를 종료한다. 또는 모든 회로들의 어드레스가 식별되지 않았는데 버스에 연결된 모들 회로들의 출력 신호가 동일한 경우에는 버스를 통한 어드레스 탐색 신호가 전달되지 못했음을 의미하므로 버스 자체의 단선 또는 고장을 의미할 수도 있다. 모든 어드레스가 식별되었든, 버스 자체의 단선 또는 고장이든 이후의 진행을 계속할 수 없으므로 단계를 종료하는 것이 바람직하고, 단선 또는 고장의 경우에는 오류 메시지를 내어 버스 자체의 점검이 속행되도록 유도하는 것이 효과적일 수 있다.

본 발명의 어드레스 식별 방법은 버스에 연결된 모든 회로들의 출력 신호가 동일하지 않은 경우, 버스에 연결될 회로들 중 0번 회로와 같은 상태의 출력값을 가지는 k개의 회로를 식별한다(S920). 이때 식별된 k개의 회로는 이미 어드레스가 식별된 회로들을 의미한다.

본 발명의 어드레스 식별 방법은 k개의 회로에 어드레스 신호를 인가하여 k개의 회로 다음으로 ECU에 가장 가까운 (k+1)번 회로의 출력 신호를 검출한다(S930). 이때 단계 S930에서는 k번 회로의 어드레스 신호만을 인가하여도 (k+1)번 회로를 검출할 수 있다.

도 10은 본 발명의 일 실시예에 따른 버스 연결 회로에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다. 버스 연결 회로는 직렬 버스에 연결된 슬레이브 역할을 하는 회로들 각각을 의미한다.

도 10을 참조하면 본 발명의 어드레스 식별 방법은 제1 버스 노드의 전압에 기반하여 출력 신호를 생성한다(S1010).

본 발명의 어드레스 식별 방법은 회로 제어 신호(enb)에 기반하여 제2 버스 노드의 전압을 리셋한다(S1020).

이때 단계 S1010과 S1020은 서로 병렬적으로 또는 동시에 진행될 수도 있으며, 어느 한쪽이 먼저 실행되더라도 논리적으로 큰 문제는 없다.

본 발명의 어드레스 식별 방법은 어드레스 신호(마스터 회로로부터 인가되는 어드레스 입력 신호를 의미)에 기반하여 제1 버스 노드의 전압을 제2 버스 노드로 전달한다(S1030).

도 11은 본 발명의 다른 일 실시예에 따른 버스 연결 회로에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다. 도 11에서는 버스에 연결된 회로들 중 앞선 회로들 가운데 고장이 발생한 경우의 어드레스 식별 방법이 도시된다.

도 11을 참조하면 본 발명의 어드레스 식별 방법은 제1 버스 노드의 전압에 기반하여 출력 신호를 생성한다(S1110). 본 발명의 어드레스 식별 방법은 회로 제어 신호(enb)에 기반하여 제2 버스 노드의 전압을 리셋한다(S1120). 이때 단계 S1110과 S1120은 서로 병렬적으로 또는 동시에 진행될 수도 있다.

본 발명의 어드레스 식별 방법에서는 제1 버스 노드의 전압에 오류가 있으면 각 버스 연결 회로 내의 바이어스 회로가 회로 제어 신호(enb)와 어드레스 신호의 조압에 기반하여 제2 버스 노드의 전압을 생성한다(S1130).

도 12 및 도 13은 본 발명의 다른 일 실시예에 따른 LIN 네트워크에서 어드레스를 식별하는 방법을 도시하는 동작 흐름도이다. 이전까지 n개의 회로들의 어드레스가 식별된 경우에 고장 등의 이유로 중단된 어드레스 식별 과정을 재개하는 경우가 도시된다. 도 12 및 도 13의 어드레스 식별 방법은 도 4의 회로에 기반하여 설명이 가능하다.

도 12를 참조하면 본 발명의 어드레스 식별 방법은 ECU 제어 신호(ECU_ON)와 회로 제어 신호(enb)를 이용하여 버스에 연결된 모든 회로들의 버스 노드들을 리셋한다(S1210).

본 발명의 어드레스 식별 방법은 이전에 어드레스가 식별된 n개의 회로들 이외의 회로들에 대한 어드레스 식별 프로세스를 재개한다(S1220). 어드레스 식별 프로세스의 재개는 ECU 제어 신호(ECU_ON)와 회로 제어 신호(enb)의 상태를 변화시키는 데에서 시작될 수 있다.

본 발명의 어드레스 식별 방법은 이전에 어드레스가 식별된 n개의 회로들에 어드레스 신호를 인가하여 n개의 회로들 다음으로 ECU에 가장 가까운 (n+1)번 회로의 출력 신호를 검출한다(S1230). 이때 단계 S1230에서 n번 회로의 어드레스 신호만 인가되어도 (n+1)번 회로의 출력 신호를 검출할 수 있음은 앞에서 설명한 바와 같다.

도 13을 참조하면 본 발명의 어드레스 식별 방법은 어드레스 식별 프로세스를 재개한 다음에는, 도 9에 도시된 어드레스 식별 과정과 동일한 과정을 거치면서 진행될 수 있다. 이때 도 9와 중복되는 부분의 설명은 생략한다.

본 발명의 어드레스 식별 방법은 현재까지 식별된 어드레스 중 가장 큰 k번 회로에 어드레스 신호를 인가하고(S1320) k번 회로에 인가된 어드레스 신호에 응답하여 출력 신호의 상태가 변경되는 그 다음의 (k+1)번 회로를 검출한다(S1330).

도 12와 도 13의 어드레스 식별 방법은 이전의 회로로부터 순차적으로 전달하는 방식에 의해서만 어드레스가 식별되는 것이 아니어도 어드레스가 식별 가능하고, 앞선 회로가 고장을 일으켜 어드레스 식별 과정이 일시적으로 중단되었더라도 앞선 회로의 상태에 관계없이 후속의 어드레스 식별 과정이 속행될 수 있음을 의미한다. 또한 도 12와 도 13의 어드레스 식별 방법이 진행되는 동안에는 단계 S1210을 제외하고는 ECU 제어 신호(ECU_ON)의 영향도 받지 않고 어드레스 식별 과정이 진행될 수 있다.

본 발명의 일 실시예에 따른 회로의 동작 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 본 발명의 실시예와 도면에 소개된 길이, 높이, 크기, 폭 등은 이해를 돕기 위해 과장된 것일 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

200: 버스 연결 회로
201: 제1 버스 노드, 202: 제2 버스 노드
203: 전달 커패시터
204: 제1 바이어스 제어 회로, 205: 제2 바이어스 제어 회로
207: 제2 스위치, 208: 제1 스위치, 209: 제3 스위치
211: 출력 신호 생성 회로

Claims (14)

1. 제1 버스 노드를 경유하여 직렬 버스에 연결되는 버스 연결 회로에 있어서,
   상기 제1 버스 노드의 전압에 기반하여 출력 신호를 생성하는 출력 신호 생성 회로;
   회로 제어 신호에 기반하여 상기 제2 버스 노드의 전압을 리셋하는 제1 바이어스 제어 회로; 및
   상기 출력 신호에 대한 응답으로 주어지는 어드레스 입력 신호에 기반하여 상기 제1 버스 노드의 전압을 상기 제2 버스 노드로 전달하는 제1 스위치;
   를 포함하는 버스 연결 회로.
2. 제1항에 있어서,
   상기 제1 바이어스 제어 회로는 상기 어드레스 입력 신호가 어드레스 미식별 상태를 나타내는 경우 또는 상기 회로 제어 신호가 리셋 모드인 경우 상기 제2 버스 노드의 전압을 리셋 상태로 유지하는 버스 연결 회로.
3. 제1항에 있어서,
   상기 제1 바이어스 제어 회로는 제1 전원과 상기 제2 버스 노드 사이에 연결되며, 상기 제2 버스 노드의 전압을 로직 하이 상태로 리셋하는 버스 연결 회로.
4. 제1항에 있어서,
   상기 제1 스위치와 병렬로 상기 제1 버스 노드와 상기 제2 버스 노드 사이에 연결되는 커패시터;
   를 더 포함하는 버스 연결 회로.
5. 제4항에 있어서,
   상기 제1 버스 노드의 전압 또는 상기 출력 신호에 기반하여 상기 제1 버스 노드를 경유하여 연결되는 외부 회로의 동작의 오류 여부를 검증하는 검증 로직 회로;
   를 더 포함하는 버스 연결 회로.
6. 제1항에 있어서,
   상기 어드레스 입력 신호가 어드레스 식별 상태를 나타내는 경우 상기 제2 버스 노드의 전압을 활성화 상태로 유지하는 제2 바이어스 제어 회로;
   를 더 포함하는 버스 연결 회로.
7. 직렬 버스 네트워크에 연결되고, 상기 직렬 버스 네트워크에 버스 신호를 인가하는 마스터 회로; 및
   상기 직렬 버스 네트워크에 순차적으로 연결되는 복수의 슬레이브 회로들;
   을 포함하고,
   상기 마스터 회로는 상기 복수의 슬레이브 회로들이 상기 직렬 버스 네트워크에 연결되는 버스 노드들을 리셋하도록 제어 신호를 상기 복수의 슬레이브 회로들 각각으로 전송하고, 상기 복수의 슬레이브 회로들 중 어드레스가 식별되는 슬레이브 회로에 어드레스 신호를 인가하고,
   상기 복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호 및 상기 어드레스 신호에 기반하여 뒤이은 슬레이브 회로에 전달되는 버스 신호를 생성하는 직렬 버스 네트워크 시스템.
8. 제7항에 있어서,
   상기 복수의 슬레이브 회로들 각각이 수신하는, 상기 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호에 기반하여 상기 앞선 슬레이브 회로에 대한 고장 검출 정보를 생성하는 직렬 버스 네트워크 시스템.
9. 제7항에 있어서,
   상기 복수의 슬레이브 회로들 각각은 상기 앞선 슬레이브 회로의 고장이 검출되어도 상기 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호의 교류 성분을 상기 뒤이은 슬레이브 회로에 전달하는 직렬 버스 네트워크 시스템.
10. 제7항에 있어서,
    상기 복수의 슬레이브 회로들 각각은 상기 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호의 오류가 있는 경우에도 상기 어드레스 신호에 응답하여 상기 뒤이은 슬레이브 회로를 탐색하는 어드레스 탐색 신호를 상기 뒤이은 슬레이브 회로에 전달되는 버스 신호로서 생성하는 직렬 버스 네트워크 시스템.
11. 제7항에 있어서,
    상기 복수의 슬레이브 회로들 각각은 앞선 슬레이브 회로를 경유하여 전달되는 버스 신호에 기반하여 출력 신호를 생성하고,
    상기 마스터 회로는 상기 제어 신호가 리셋 모드일 때 상기 복수의 슬레이브 회로들 각각이 제공하는 출력 신호에 기반하여 상기 출력 신호를 제공하는 슬레이브 회로의 앞선 슬레이브 회로의 고장 여부를 검증하는 직렬 버스 네트워크 시스템.
12. 제1 버스 노드와 제2 버스 노드를 경유하여 직렬 버스에 연결되는 버스 연결 회로의 동작 방법에 있어서,
    회로 제어 신호에 기반하여 상기 제2 버스 노드의 전압을 리셋하는 단계;
    상기 제1 버스 노드의 전압에 기반하여 출력 신호를 생성하는 단계;
    상기 출력 신호에 대한 응답으로 주어지는 어드레스 입력 신호에 응답하여 상기 제1 버스 노드의 전압에 기반한 다음 어드레스 탐색 신호를 생성하는 단계; 및
    상기 다음 어드레스 탐색 신호를 상기 제2 버스 노드로 전달하는 단계;
    를 포함하는 버스 연결 회로의 동작 방법.
13. 제1 버스 노드와 제2 버스 노드를 경유하여 직렬 버스에 연결되는 버스 연결 회로의 동작 방법에 있어서,
    회로 제어 신호에 기반하여 상기 제2 버스 노드의 전압을 리셋하는 단계;
    상기 제1 버스 노드의 전압에 오류가 있고 상기 버스 연결 회로의 어드레스가 식별된 상태이면 상기 버스 연결 회로에 대한 어드레스 입력 신호에 응답하여 다음 어드레스 탐색 신호를 생성하는 단계; 및
    상기 다음 어드레스 탐색 신호를 상기 제2 버스 노드로 전달하는 단계;
    를 포함하는 버스 연결 회로의 동작 방법.
14. 제12항 또는 제13항 중 어느 한 항에 있어서,
    상기 제1 버스 노드의 전압에 기반하여 상기 제1 버스 노드를 경유하여 연결되는 앞선 회로의 고장 검출 정보를 생성하는 단계;
    를 더 포함하는 버스 연결 회로의 동작 방법.
    

Images