CN1266761C - 自定时和自检测的熔断器烧断 - Google Patents

自定时和自检测的熔断器烧断 Download PDF

Info

Publication number
CN1266761C
CN1266761C CNB200310114959XA CN200310114959A CN1266761C CN 1266761 C CN1266761 C CN 1266761C CN B200310114959X A CNB200310114959X A CN B200310114959XA CN 200310114959 A CN200310114959 A CN 200310114959A CN 1266761 C CN1266761 C CN 1266761C
Authority
CN
China
Prior art keywords
fuse
signal
circuit
burnout
burnout circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310114959XA
Other languages
English (en)
Other versions
CN1501473A (zh
Inventor
齐藤俊晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1501473A publication Critical patent/CN1501473A/zh
Application granted granted Critical
Publication of CN1266761C publication Critical patent/CN1266761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于在集成电路中烧断熔断器的装置和方法。所述装置和方法使用多个串联的熔断器烧断电路。由先前的熔断器烧断电路产生的启动信号来启动每个随后的熔断器烧断电路。其中先前的熔断器烧断电路通过逻辑组合指示熔断器是否将被烧断的旁路信号和烧断信号来产生启动信号，并且其中所述多个熔断器烧断电路中的至少一个包括一烧断电路，该烧断电路包括：一第一晶体管与一熔断器串联连接，和一第二晶体管串联连接在所述第一晶体管和地之间。所述装置和方法提供自定时和自检测的熔断器烧断操作。

Description

自定时和自检测的熔断器烧断
技术领域
本发明涉及一种集成电路中的电熔断器烧断装置和方法。本发明特别涉及一种用于其逐个烧断所选择的熔断器的装置和方法，其中通过由在前的熔断器烧断电路产生的信号来启动每个相继的熔断器烧断电路。
背景技术
在集成电路中，经常使用熔断器来配置一个设备的运行或提供冗余的功能，所述冗余的功能可以当产生问题时被有选择地禁止。在现代设备中，在任何一个芯片上可以包括几千个熔断器。大小的考虑使得期望使实现熔断器的密度最大化。因为对于其他类型的熔断器的大小的限制，通常选择电熔断器来实现这个功能。
在配置一个设备时，经常期望在烧断操作中烧断几百或几千个熔断器。如果所有期望的熔断器能够被同时烧断，则将获得最大的效率。但是，每个电熔断器需要一定量的电流以成功地被烧断。因此，当尝试同时烧断多个熔断器时引起几个问题。例如，可能导致熔断器烧断的较差的质量(例如，一些熔断器不烧断或仅仅部分烧断)。另外，可能需要提高在电路中的布线的厚度和宽度以容纳较高的电流。
结果，已经提出了几个解决方案来限制在熔断器烧断操作中一次烧断的熔断器的数量。在一个示例中，以相继的烧断步骤来实现烧断操作。在每个烧断步骤之前，预先装入烧断数据以指定要烧断的期望熔断器的有限制的数量。然后，一个烧断时钟将每个指定的烧断电路启动足够数量的时间，以便使得熔断器烧断。重复这个处理，直到已经烧断了所有期望的熔断器。但是，这个解决方案具有几个缺点。首先，需要多次预先装入来烧断大量的熔断器。另外，系统经常需要用于执行预先装入的软件支持。而且，因为熔断器在烧断之前可能需要各不相同的时间，因此烧断时钟必须将指定的烧断电路启动足够长的时间以保证所有的熔断器被适当地烧断。
另一种解决方案允许一次预先装入所有的烧断数据。随后，使用例如移位电阻器控制来按顺序选择一个烧断电路或一组烧断电路。以这种方式，按顺序对每个烧断电路或每组烧断电路产生烧断脉冲。所述烧断脉冲使得启动当前选择的任何指定的烧断电路并烧断熔断器。随后选择下一个烧断电路或下一组烧断电路，并且重复这个过程直到已经包括了所有的烧断电路。虽然仅仅需要单次数据预先装入，但是这个方案试图烧断未被指定烧断的熔断器。而且，需要长烧断脉冲来包容所有的熔断器。所讨论的两种方案也需要对于每个期望的熔断器的单独的检测操作，以便确定是否它已经被正确地烧断。
结果，存在对于一种自定时和自检测的熔断器烧断装置和方法的需要。特别需要每个熔断器烧断电路仅仅在烧断特定的熔断器所需要的时间内保持有源(active)。而且，需要这样的一种熔断器烧断装置，其需要最简单的检测来确定是否熔断器已经被适当地烧断。
发明内容
本发明提供一种用于逐个烧断熔断器的装置和方法，其中由在前的熔断器烧断电路产生的信号来启动每个随后的熔断器烧断电路。
本发明的第一方面提供了一种用于在集成电路中烧断熔断器的装置，包括多个串联连接的熔断器烧断电路，其中由先前的熔断器烧断电路产生的启动信号来启动每个随后的熔断器烧断电路。
本发明的第二方面提供了一种用于烧断熔断器的装置，包括多个串联连接的熔断器烧断电路，其中每个随后的熔断器烧断电路根据来自先前的熔断器烧断电路的启动信号来启动，并根据使能信号来使能。
本发明的第三方面提供了一种在集成电路中烧断熔断器的方法，包括：串联多个熔断器烧断电路；使用有源的烧断电路来产生启动信号；根据由在前的熔断器烧断电路产生的启动信号来启动每个随后的熔断器烧断电路。
本发明提供一种用于在集成电路中烧断熔断器的装置，包括：多个串联的熔断器烧断电路，其中每个随后的熔断器烧断电路由先前的熔断器烧断电路产生的启动信号来启动，其中先前的熔断器烧断电路通过逻辑组合指示熔断器是否将被烧断的旁路信号和烧断信号来产生启动信号，并且其中所述多个熔断器烧断电路中的至少一个包括一烧断电路，该烧断电路包括：一第一晶体管与一熔断器串联连接，和一第二晶体管串联连接在所述第一晶体管和地之间。
本发明还提供一种用于烧断熔断器的装置，包括：多个串联连接的熔断器烧断电路，其中每个随后的熔断器烧断电路根据来自先前的熔断器烧断电路的启动信号来启动，并根据使能信号来使能，其中每个熔断器烧断电路包括：用于产生旁路信号的旁路电路，该旁路信号指示熔断器是否将被烧断，其中该旁路电路通过逻辑组合所述启动信号和所述使能信号来产生该旁路信号；状态查看电路，用于根据所述旁路信号和一烧断信号来产生所述启动信号。
本发明还提供一种在集成电路中烧断熔断器的方法，包括：串联多个熔断器烧断电路，其中所述多个熔断器烧断电路中的至少一个包括一烧断电路，该烧断电路包括：一第一晶体管与一熔断器串联连接，和一第二晶体管串联连接在所述第一晶体管和地之间；使用有源的烧断电路来产生启动信号，其中，先前的熔断器烧断电路通过逻辑组合指示熔断器是否将被烧断的旁路信号和烧断信号来产生启动信号；根据由先前的熔断器烧断电路产生的启动信号来启动每个随后的熔断器烧断电路。
本发明的说明的方面被设计来解决在此所述的问题和其他技术人员可以发现的未讨论的问题。
附图说明
通过下面参照附图详细说明本发明的各个方面，本发明的这些和其他特征将会更容易被理解，其中：
图1描述了根据本发明的一个方面的装置的部分功能方框图；
图2描述了图1的装置的示意实现方式；
图3描述了根据本发明的另一个方面的烧断熔断器的方法。
注意本发明的附图不是按比例。附图意欲仅仅描述本发明的典型方面，因此不应当视为限制本发明的范围。在附图中，类似的标号标示附图中类似的元件。
具体实施方式
本发明提供了一种用于逐个烧断熔断器的装置和方法，其中根据由先前的熔断器烧断电路产生的信号来启动每个随后的熔断器烧断电路。本发明的装置和方法有益地允许当不要烧断熔断器时有效地绕过(bypass)熔断器，并且允许延迟烧断熔断器所需要的最小数量的时间。当启动信号基于被绕过的电路或被烧断的熔断器时，本发明提供了用于烧断熔断器的自定时和自检测装置和方法。
转向附图，图1描述了示例性装置10的部分功能方框图。如图所示，装置10包括多个熔断器烧断电路12A、12B、12C。熔断器烧断电路12A、12B、12C通过启动信号线20A、20B串联。在操作中，根据启动信号(activate signal)20启动每个熔断器烧断电路12A、12B、12C。对于最初的熔断器烧断电路，可以由开始信号源产生启动信号20，对于每个随后的熔断器烧断电路，可以由先前的熔断器烧断电路产生启动信号20。结果，由熔断器烧断电路12A产生的启动信号20A来启动熔断器烧断电路12B。类似地，由熔断器烧断电路12B产生的启动信号20B来启动熔断器烧断电路12C。
如图所示，熔断器烧断电路12A包括烧断电路14、旁路电路16和状态查看电路18。熔断器烧断电路12B、12C也包括类似的电路，但是为了简明未被示出。在启动熔断器烧断电路12A、12B、12C之前提供使能信号22A、22B、22C。熔断器烧断电路12A、12B、12C的操作是基于所述使能信号。例如，如果使能信号22A为高，则烧断电路14烧断熔断器并产生烧断信号24。但是，当使能信号22A为低时，旁路电路16产生旁路信号26，并且烧断电路14不烧断熔断器。状态查看电路18根据烧断信号24和旁路信号26产生启动信号20A。
图2描述了装置10的示意实现方式。如图所示，电压源32连接到每个熔断器烧断电路12A、12B、12C。电压源32在每个熔断器烧断电路12A、12B、12C中产生足够的电流以烧断熔断器。另外，如图所示，使能电路34连接到每个熔断器烧断电路12A、12B、12C。使能电路34为每个熔断器烧断电路12A、12B、12C产生使能信号22A、22B、22C。例如，使能电路34可以为每个熔断器烧断电路而包括一个SR锁存器或其它存储器件，其都已在单次装入操作中被装入期望的数据。为了开始烧断熔断器，开始信号源36产生启动信号20以启动熔断器烧断电路12A。
烧断电路14包括在电压源32和地46之间串联的熔断器40、第一晶体管42和第二晶体管44。第一晶体管42被置高，因此总是被使能。在熔断器烧断电路12A被启动之前，第二晶体管44被禁止，使得烧断信号24为高。通过对启动信号20和使能信号22A执行逻辑与运算48来使能第二晶体管44。因此，一旦启动信号20和使能信号22A都为高，则从电压源32到地46的电路完整。因此，仅在启动信号20和使能信号22A都为高时，烧断电路14烧断熔断器40。一旦熔断器40已经被烧断，则从电压源32到烧断信号24的电路被禁止，而到地46的电路保持使能，使得烧断信号24为低。
在烧断操作中，烧断信号24应当保持为高，以便在熔断器40已经烧断前不启动下一个烧断电路。结果，应当根据电压源32来适当地选择熔断器40的电阻和晶体管42、44，以便烧断信号24在烧断操作期间保持为高。应当明白，除了所示出的电路元件或替代晶体管42，可以使用一个或多个电阻器或类似的元件适当地平衡烧断电路14的电阻，以便保证烧断信号24按期望转换。
由于在烧断操作期间熔断器40中的电阻变化，烧断信号24可以在熔断器40完全烧断之前从高向低转换。这可以使得在烧断操作完成之前启动另一个烧断电路。但是，因为晶体管44保持有源，因此将完成熔断器40的烧断操作，从而降低了烧断操作的可能交迭。实现装置10的电压源32以及不同布线和器件的选择可能导致烧断操作的可能交迭。或者，可以包括附加的延迟电路以进一步减少烧断操作的任何可能交迭，但是这负面影响装置10的效率。
旁路电路16根据启动信号20和使能信号22A来产生旁路信号26。为了产生旁路信号26，旁路电路16对使能信号22A执行逻辑非运算50，然后使用逻辑与运算52来将所得结果与启动信号20组合。当要跨过熔断器40(即不烧断、)时，使能信号22A被设置为低。在这种情况下，当启动信号20启动熔断器烧断电路12A时，旁路电路16产生高旁路信号26。
状态查看电路18根据烧断信号24和旁路信号26来产生启动信号20A。为了产生启动信号20A，状态查看电路18对烧断信号24执行逻辑非运算54，然后使用逻辑或运算56来将结果与旁路信号26组合。因此，仅在熔断器40被烧断，或使能信号22A是低而启动信号20是高时，启动信号20A立刻从低向高转换。结果，每个随后熔断器烧断电路都在先前的熔断器已经被烧断或已经被绕过时立刻启动。
图3描述了根据本发明的烧断熔断器的方法。初始，所述装置被适当地配置以执行烧断操作。在步骤S1，由电压源提供使能信号和所需要的量的电压。随后，在步骤S2启动第一熔断器烧断电路。在步骤S3，有源熔断器烧断电路根据使能信号来确定是否要烧断熔断器。如果要烧断熔断器，则在步骤S4熔断器烧断电路烧断熔断器，并且一旦熔断器被烧断则在步骤S5产生烧断信号。否则，在步骤S6熔断器烧断电路产生旁路信号。在步骤S7根据烧断信号和旁路信号产生启动信号。这在步骤S8启动下一个熔断器烧断电路，重复从步骤S3开始的处理。
虽然上述的示例性装置和方法描述了一次烧断一个熔断器，但是可以明白本发明可以实现为同时烧断任何数量的熔断器。例如，在集成电路中的熔断器可以被布置在多个串联路径中，其中在每个串联路径中的第一熔断器烧断电路被同一开始信号启动。而且，尽管每个熔断器烧断电路被描述为包括一个旁路电路和一个状态查看电路，应当明白在串联路径中的最后的熔断器烧断电路不需要这些电路。
一旦已经执行了熔断器烧断操作，则与以前的实现方式相比较，大大简化了对是否已经成功地完成了熔断器烧断操作的确定。每个随后的熔断器烧断电路仅仅在先前的熔断器烧断电路已经要么烧断熔断器要么被绕过之后被使能。因此，可以通过查看由在串联路径中的最后的熔断器烧断电路产生的启动信号来确认整个的熔断器烧断操作。一旦所述信号变高，则所有的熔断器已经要么被烧断要么被绕过，并且已经成功地完成了操作。或者，可以查看要烧断的最后一个熔断器以确认其已经被正确地烧断。
另外，当所有使能线路低(旁路)时，可以通过启动第一电路来迅速地验证在熔断器烧断电路之间的串联连接。最后的熔断器烧断电路应当在已经绕过了所有电路之后变得启动。如果在检测或熔断器烧断操作期间，在某个时间范围之后未能启动最后的熔断器烧断电路，则可以根据在串联路径中的各个熔断器烧断电路的有源信号来迅速地确定操作停止在哪里。
为了示意和说明的目的，已经提供了对于本发明的各个方面的上述的描述。所述描述不用来穷尽或限制本发明为所公开的精确形式，显然，可以进行许多修改和变化。对于本领域的技术人员显而易见的这种修改和变化也期望被包括在由所附权利要求限定的本发明的范围内。

Claims (18)

1.一种用于在集成电路中烧断熔断器的装置，包括：
多个串联的熔断器烧断电路，其中每个随后的熔断器烧断电路由先前的熔断器烧断电路产生的启动信号来启动，其中先前的熔断器烧断电路通过逻辑组合指示熔断器是否将被烧断的旁路信号和烧断信号来产生启动信号，并且其中所述多个熔断器烧断电路中的至少一个包括一烧断电路，该烧断电路包括：一第一晶体管与一熔断器串联连接，和一第二晶体管串联连接在所述第一晶体管和地之间。
2.根据权利要求1的装置，其中启动信号基于先前的熔断器烧断电路中的熔断器被烧断。
3.根据权利要求1的装置，其中启动信号基于先前的熔断器烧断电路被旁路。
4.根据权利要求1的装置，还包括用于启动第一个熔断器烧断电路的开始信号源。
5.根据权利要求1的装置，还包括电压源，用于在每个熔断器烧断电路中产生足够的电流以烧断熔断器。
6.根据权利要求1的装置，还包括使能电路，用于使能多个熔断器烧断电路中的至少一个。
7.根据权利要求6的装置，其中使能电路为多个熔断器烧断电路中的每一个而包括SR锁存器。
8.一种用于烧断熔断器的装置，包括：
多个串联连接的熔断器烧断电路，其中每个随后的熔断器烧断电路根据来自先前的熔断器烧断电路的启动信号来启动，并根据使能信号来使能，其中每个熔断器烧断电路包括：
用于产生旁路信号的旁路电路，该旁路信号指示熔断器是否将被烧断，其中该旁路电路通过逻辑组合所述启动信号和所述使能信号来产生该旁路信号；
状态查看电路，用于根据所述旁路信号和一烧断信号来产生所述启动信号。
9.根据权利要求8的装置，其中每个熔断器烧断电路包括用于烧断熔断器的烧断电路。
10.根据权利要求8的装置，其中通过逻辑组合旁路信号和烧断信号来产生启动信号。
11.根据权利要求10的装置，其中通过逻辑或运算来组合旁路信号和烧断信号的补码。
12.根据权利要求8的装置，其中通过逻辑与运算来逻辑组合启动信号和使能信号的补码，以便产生旁路信号。
13.根据权利要求8的装置，其中当使能信号为低并且熔断器烧断电路被启动时，旁路信号为高。
14.根据权利要求8的装置，其中在已经烧断熔断器后，烧断信号为低。
15.一种在集成电路中烧断熔断器的方法，包括：
串联多个熔断器烧断电路，其中所述多个熔断器烧断电路中的至少一个包括一烧断电路，该烧断电路包括：一第一晶体管与一熔断器串联连接，和一第二晶体管串联连接在所述第一晶体管和地之间；
使用有源的烧断电路来产生启动信号，其中，先前的熔断器烧断电路通过逻辑组合指示熔断器是否将被烧断的旁路信号和烧断信号来产生启动信号；
根据由先前的熔断器烧断电路产生的启动信号来启动每个随后的熔断器烧断电路。
16.根据权利要求15的方法，还包括根据开始信号来启动第一个熔断器烧断电路。
17.根据权利要求15的方法，还包括：
向每个熔断器烧断电路提供使能信号；
根据使能信号使用有源熔断器烧断电路来烧断熔断器。
18.根据权利要求17的方法，其中所述产生步骤包括：
根据已经烧断的熔断器来产生烧断信号；
根据使能信号来产生旁路信号；
逻辑组合烧断信号和旁路信号。
CNB200310114959XA 2002-11-13 2003-11-13 自定时和自检测的熔断器烧断 Expired - Fee Related CN1266761C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/293,340 US6819160B2 (en) 2002-11-13 2002-11-13 Self-timed and self-tested fuse blow
US10/293,340 2002-11-13

Publications (2)

Publication Number Publication Date
CN1501473A CN1501473A (zh) 2004-06-02
CN1266761C true CN1266761C (zh) 2006-07-26

Family

ID=32229635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310114959XA Expired - Fee Related CN1266761C (zh) 2002-11-13 2003-11-13 自定时和自检测的熔断器烧断

Country Status (2)

Country Link
US (1) US6819160B2 (zh)
CN (1) CN1266761C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557623B1 (ko) * 2004-01-06 2006-03-10 주식회사 하이닉스반도체 퓨즈 회로
US7787323B2 (en) * 2007-04-27 2010-08-31 Freescale Semiconductor, Inc. Level detect circuit
US7538597B2 (en) * 2007-08-13 2009-05-26 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Fuse cell and method for programming the same
US7432755B1 (en) * 2007-12-03 2008-10-07 International Business Machines Corporation Programming current stabilized electrical fuse programming circuit and method
CN108802604A (zh) * 2018-08-14 2018-11-13 郑州云海信息技术有限公司 一种fuse测试装置及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111194A (en) 1980-01-18 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor memory
JPS59121699A (ja) 1982-12-28 1984-07-13 Toshiba Corp 冗長性回路変更装置
US5508969A (en) 1993-01-08 1996-04-16 Integrated Device Technology, Inc. Adjacent row shift redundancy circuit having signal restorer coupled to programmable links
KR0119888B1 (ko) 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
KR0157344B1 (ko) 1995-05-25 1998-12-01 김광호 반도체 메모리 장치의 퓨즈소자 회로
KR970001564U (ko) 1995-06-21 1997-01-21 자동차용 후부차체의 보강구조
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
JP3157753B2 (ja) 1997-09-30 2001-04-16 日本電気アイシーマイコンシステム株式会社 半導体記憶回路
TW341367U (en) 1997-10-28 1998-09-21 Utek Semiconductor Corp An auto repairing memory
US5991220A (en) 1998-03-09 1999-11-23 Lucent Technologies, Inc. Software programmable write-once fuse memory
US6268760B1 (en) 1998-04-30 2001-07-31 Texas Instruments Incorporated Hysteretic fuse control circuit with serial interface fusing
US5966339A (en) 1998-06-02 1999-10-12 International Business Machines Corporation Programmable/reprogrammable fuse
KR100311117B1 (ko) 1998-06-29 2001-12-17 박종섭 반도체메모리소자의옵션기능테스트장치
US6166981A (en) 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses

Also Published As

Publication number Publication date
US20040090261A1 (en) 2004-05-13
US6819160B2 (en) 2004-11-16
CN1501473A (zh) 2004-06-02

Similar Documents

Publication Publication Date Title
JP4833214B2 (ja) 差異感知技術による低電圧プログラマブルｅＦＵＳＥ
JP3507488B2 (ja) システム内でのプログラミングのためのピンを多重化する方法及び構造
US7725781B2 (en) Repair techniques for memory with multiple redundancy
US6788070B2 (en) Fault tolerant semiconductor system
JPH0658936B2 (ja) ラッチ支援ヒューズテスト回路及びラッチ支援ヒューズテスト方法
US7298658B2 (en) Semiconductor memory device using row redundancy and I/O redundancy scheme based on a preset order and a defect order
KR101412450B1 (ko) 프로그래머블 전압 조정기를 구성하는 방법 및 그 구조
EP0801400A1 (en) Testing and repair of embedded memory
CN1266761C (zh) 自定时和自检测的熔断器烧断
WO2002103522A2 (en) System and method for built in self repair of memories using speed stress test
JP2003272400A (ja) 自己テスト回路及び半導体記憶装置
JP2002064142A (ja) 半導体集積回路
US8400210B2 (en) Semiconductor apparatus
US20080094071A1 (en) Semiconductor device and test system which output fuse cut information sequentially
US20110239171A1 (en) Staged Scenario Generation
EP0801401A1 (en) Testing and repair of embedded memory
JP2004185613A (ja) 電気ヒューズ・プログラミングのための適応アルゴリズム
JP4394438B2 (ja) 診断インターフェイスを標準ｓｐｉに変換する装置及び方法
KR19990023432A (ko) 메모리 시험회로와 메모리 시험회로가 포함되어 있는 반도체 집적회로
KR101838868B1 (ko) 버스 네트워크 연결 회로 및 동작 방법
JP2937811B2 (ja) 半導体集積回路のテスト回路およびそのテスト方法
US7158437B2 (en) Memory control device and memory control method
US6763039B1 (en) Method and arrangement for locating a synchronization sequence in a serial bit stream
JP2005507132A (ja) 不揮発性メモリから揮発性メモリへのデータ転送中の転送ビットの使用
JP3423341B2 (ja) データメモリｉｃの実装不良検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060726

Termination date: 20091214