CN1005369B - 微电子线路用陶瓷基片的制作方法 - Google Patents
微电子线路用陶瓷基片的制作方法 Download PDFInfo
- Publication number
- CN1005369B CN1005369B CN86102992.5A CN86102992A CN1005369B CN 1005369 B CN1005369 B CN 1005369B CN 86102992 A CN86102992 A CN 86102992A CN 1005369 B CN1005369 B CN 1005369B
- Authority
- CN
- China
- Prior art keywords
- sintering aid
- mullite
- sintering
- substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
- C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
- C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
- C04B41/5133—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal with a composition mainly composed of one or more of the refractory metals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
- C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
- C04B41/81—Coating or impregnation
- C04B41/85—Coating or impregnation with inorganic materials
- C04B41/88—Metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
- Y10T428/24331—Composite web or sheet including nonapertured component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
提供一种密集集成半导体阵列用陶瓷基片,它在热膨胀系数、介电常数、金属化结合强度和机械强度方面极为优越。它由一种烧结体构成,这种烧结体主要包含莫来石晶体和由SiO2、Al2O3、MgO组成的非晶态助烧结剂。
Description
本发明和微电子线路用的陶瓷基片及其制作方法有关。本发明尤其针对具有特别低的介电常数、低的热膨胀系数、高的机械强度和允许用高熔点金属导体在其上布线的陶瓷基片以及针对制作这种陶瓷基片的方法。
近年来随着半导体器件集成度的增加,对于支承这种器件,以允许高密度布线和使之具有较高性能、较高可靠性等特性的线路基片的需要在日益增长。具体地说,在电子计算机和类似设备上使用的线路基片的重要主题是高速信号传输和高可靠性。实际上,这些基片使用的陶瓷主要由氧化铝(Al2O3)构成。
对用于这种线路基片的陶瓷特性要求如下:
(1)陶瓷绝缘体应该是致密的,且具有气密性。这将关系线路基片的总的可靠性。
(2)陶瓷的热膨胀系数应尽可能和硅芯片的热膨胀系数接近。目的是要将在陶瓷基片和硅芯片间产生的应力减至最小,以延长接合寿命和增强可靠性。
(3)把陶瓷的介电常数减至最小,目的是提高信号传输速度。
(4)导体金属同陶瓷基片的结合要牢固,即金属化结合强度高。这将关系到线路基片和输出端或输入端的结合强度。
(5)这种陶瓷应具有高机械强度。这对于处理在制造基片和在基片上安装密封、散热装置的工序中是需要的。
因此,作线路基片用的材料应当同时满足上述诸项要求。特别是若上述项目中的任何一项不满足时,用于电子计算机的这些线路基片将不能使用。这些线路基片的每一片都载有几十个密集集成的半导体元件。
这种类型基片通常使用Al2O3。虽然它在气密性、金属化结合强度和机械强度方面是满足要求的,但其热膨胀系数(8×10-6/℃)比硅芯片的(3×10-6/℃)高,介电常数也高,约为10。因此Al2O3不适合作线路基片。
热膨胀系数和介电常数低于Al2O3的陶瓷绝缘体有二氧化硅(SiO2,ε约等于4)、堇青石晶体(5SiO2.2Al2O3.2MgO,ε约等于5.0)、堇青石玻璃(ε等于6.3)、块滑石(Mgo.SiO2,ε等于6.3)、镁橄榄石(2MgO.SiO2,ε等于6.5)和莫来石(3Al2O3.2SiO2,ε等于7)。
然而,二氧化硅和堇青石晶体的热膨胀系数非常低,即分别低到5×10-7/℃和1.5×10-6/℃,块滑石和镁橄榄石分为7.2×10-6/℃和7.8×10-6/℃(室温-400℃),几乎等于和高于Al2O3的热膨胀系数,堇青石玻璃的热膨胀系数约为3.7×10-6/℃,和硅芯片接近,但堇青石玻璃的机械强度低到100MPa,所以利用堇青石玻璃制作线路基片是不现实的。
莫来石的介电常数和热膨胀系数也不能令人满意,但它具有350MPa的高机械强度,是一般陶瓷中最有希望的。
不过莫来石有下面(1)和(2)两项固有问题:
(1)莫来石和常规导体金属间的结合强度明显的低。这是由于即使在高温度下,莫来石和钨(W)或钼(Mo)之间也不会发生化学反应。钨(W)和钼(Mo)通常用于氧化铝基片和类似基片上作为导体金属,该特性为莫来石所固有。
(2)使上述结合强度大大提高需要一种特殊的莫来石粉和一种特殊的烧结方法,这种方法成本高而且不现实。K.S.Mazdiyasni和L.M.Brown〔“按化学计算的硅酸铝(莫来石)的合成和机械性能”〕,J.Am.Ceramic Soc.,1972年第55卷、第11期,548-555页。通过压制莫来石的细粉和在1800℃的高温下烧结被压制的物体可得到一种高强度的烧结的莫来石体。
把这种粉加工成坯片(烧结之前)十分困难,坯片就是线路基片的预成形。此外,1800℃烧结温度远高于常规基片使用的温度,即1500到1650℃,考虑到加热炉的发热元件和热绝缘体。这是实现这个方法的最大难点。
如前面所说,莫来石本身难于烧结,长期以来使用的一种方法称*为“液相烧结”,已在生产烧结硬质合金方面付诸实施。
典型的烧结硬质合金由碳化钨(WC)和钴(Co)组成。单烧结碳化钨很困难,当烧结时加入百分之几的钴,却能做出高密度烧结体。这是因为钴在烧结过程中被熔化,而被熔化的钴以其表面张力将WC拉入那里的固相。
液相烧结法也用于烧结制作线路基片的Al2O3。即尺寸为几个微米的通常的Al2O3颗粒是难于烧结的,但添加熔化温度远比Al2O3为低的材料(由三或四种,比如SiO2、Al2O3、MgO和CaO,成分组成的一种低共熔混合物),按液相烧结机理,它们是能被致密烧结的。
在上述二实例中,变为液相的钴和由三或四种成分组成的易熔混合物,对难烧结物质起促进烧结作用。通常前者叫作粘结剂,后者叫作助烧结剂。
上述理由如下:就烧结的WC-Co硬质合金而论,WC晶体颗粒通过金属Co牢固地结合在一起。这种合金的高硬度和高韧性可由选择WC和Co之比例而随意变化。WC硬、脆,Co坚韧。这样钴的粘结功能是非常有效的。
就Al2O3线路基片而论,添加三或四种成分的易熔混合物能大大促进烧结Al2O3。但是Al2O3的固有特性几乎不随这种添加剂而变化。所以这三或四种成分的低共烷混合物一般叫作助烧结剂。
据上面介绍的观点,莫来石助烧结剂的研究已使烧结莫来石陶瓷的难题得到解决。当然这些研究都是企图把堇青石作为另一种助烧结剂按照液相烧结机理使莫来石结构做得更加致密。
例如,在日本专利公开号139709/80和在“莫来石-堇青石合成物的制备特性”〔B.H.Mussler和M.W.Shafer,Am.Ceram.Soc.Bull,1980年,第63卷,第705页〕一文中给出了关于用莫来石作基质和用堇青石作助烧结剂的讨论。
从SiO2-Al2O3-MgO系在平衡图可看出5SiO2.2Al2O3.2MgO的熔点是1490℃,远低于莫来石的熔点(1830℃)。为此莫来石结构可因液相烧结作用变得更加致密,结果得到一种吸水率为0%的烧结体。
在日本专利公开号139709/80中和B.H.Mussler等人的文章中,所用的助烧结剂尽管均被称之为堇青石,但前者没有讲堇青石是结晶的,B.H.Mussler等人使用的是结晶堇青石。
无论是结晶的还是非结晶的堇青石,其热膨胀系数和介电常数均低于上述的那些莫来石。因此期望在莫来石中添加堇青石能够降低莫来石的热膨胀系数和介电常数,同时也产生促进烧结效应。
在公开号139709/80中,当堇青石对莫来石的重量百分比由3.63%变化到36.2%时,得到的烧结体的热膨胀系数范围是4.2×10-6到3.8×10-6/℃,介电常数范围是6.7到6.5。
在公开号139709/80中,当把堇青石加到莫来石晶体基质中,得到上述特性的组成范围是用MgO,Al2O3+SiO2和Al2O3/SiO2重量比来表达的。这种组成表达式对于利用液相烧结机理使烧结体更致密显然不合适,对于烧结体的全部特性取决于Al2O3晶体基质的烧结体也显然不合适。由堇青石对莫来石的比例表示莫来石-堇青石烧结体的组成较为合理。
按照B.H.Mussler等人的文章具有热膨胀系数范围从4.5×10-6到3.2×10-6/℃,介电常数从5.7到4.8的烧结体是当结晶态堇青石对莫来石的重量比从17.1变化到76.8%而得到的。
在上述两个现有技术实例中,在作线路基片用时所得到的烧结体在气密、热膨胀系数和介电常数方面接近令人满意。
陶瓷的机械强度在两个现有技术实例中均未叙述,其实这也是线路基片要求的特性之一。所以当作线路基作用时,这些现有技术陶瓷在强度上是否能令人满意很值得怀疑。
荻原觉等人(日本公开特许公报昭58-95643)公开了一种用烧结莫来石和堇青石并加入玻璃以制备致密的烧结体,其热膨胀系数在莫来石和堇青石之间,且接近硅的热膨胀系数。所加的玻璃含量是烧结莫来石和堇青石所需的量,一般在5-30重量%的范围,在100份重量的莫来石中最好混以15至100份重量的堇青石。荻原觉等人的发明可以用来制备一种陶瓷布线电路板,并特别适用于制备多层的陶瓷布线电路板。
而且现在技术实例中,也未叙述有关金属化结合强度的研究结果。把导体金属同一种绝缘体陶瓷同时烧聚对制作包含若干个基片的多层线路尤为必要。尽管如此,在现有技术实例中关于金属化结合强度没有给出说明。较弱的金属化结合强度将是用这些种陶瓷作线路基本片的一个致命问题。
在现有技术实例中没有给出关于金属化结合强度结果之理由可能是实例中使用的助烧结剂具有影响莫来石基片金属化的主要缺点。
因为莫来石对任何高熔点金属,像W和Mo,不起化学反应,为使这类金属牢固地和莫来石结合在一起,应用于Al2O3基片和类似基片的液相渗透法也是必不可少的。
本发明的目的是提供一种能够克服上述现有技术之缺陷的陶瓷线路基片,它有致密的结构、和硅最为接近的热膨胀系数、和Al2O3比有足够低的介电常数、高的机械强度以及能够和像W和Mo这种高熔点金属牢固地结合在一起。
本发明的另一个目的是提供生产这种陶瓷基片的工艺方法。
本发明基于发现一种烧结莫来石用的新型助烧结剂,这对基于液相烧结机理的致密作用、陶瓷性质的改进和借助液相渗透作用使陶瓷和导体金属有力地相互结合几方面都能令人满意。
图1表示液体湿润固体的能力;
图2表示助烧结剂中SiO2的含量和助烧结剂熔点的关系;
图3表示助烧结剂中SiO2的含量和助烧结剂与莫来石接触角的关系;
图4表示助烧结剂中SiO2的含量和助烧结剂与W和Mo接触角的关系;
图5表示助烧结剂与莫来石的比例和莫来石助烧结剂烧结产物的热膨胀系数的关系;
图6表示助烧结剂与莫来石的比例和莫来石助烧结剂烧结产物的介电常数的关系;
图7表示助烧结剂中SiO2含量和莫来石助烧结剂烧结产物的介电常数的关系;
图8表示助烧结剂与莫来石的比例和莫来石助烧结剂烧结产物的抗弯强度的关系;
图9表示助烧结剂中SiO2含量和莫来石助烧结剂烧结产物的抗弯强度的关系;
图10表示助烧结剂中SiO2含量和莫来石助烧结剂烧结产物的气孔率的关系;
图11表示莫来石助烧结剂烧结体的烧结温度和抗弯强度的关系;
图12是一张显微镜照片表明根据本发明制作的陶瓷基片的微观结构;
图13是一张显微镜照片表明根据本发明制作的陶瓷基片和W导体接头的微观结构。
本发明的基本概念将在下面说明,本发明使用的助烧结剂需要满足下列要求:
(1)据液相烧结机理为使莫来石烧结致密,助烧结剂的熔点应当低于莫来石的熔点,在适宜的烧结温度下,莫来石和助烧结剂之间应稍有化学反应出现。熔化的助烧结剂应当充分地润湿莫来石晶粒。
(2)据液相渗透作用,为使导体金属和莫来石相结合,(1)中所述的熔化态助烧结剂应当充分地润湿导体金属。
(3)类似钴在WC-Co合金中的作用,助烧结剂应当有改进莫来石特性的作用,比如改进热膨胀系数,介电常数和机械强度等特性。
总结上述要求,使用以莫来石为基础的线路基片的助烧结剂的熔点要比莫来石低,熔化态的助烧结剂应当充分地润湿导体金属和莫来石晶粒。助烧结剂应当包含大量SiO2,换言之,助烧结剂基体应当是SiO2,它的热膨胀系数和介电常数在耐热无机普通材料中是最低的。
现在说明和本发明有重要关系的润湿性。图1表示位于固态平板1上方之熔滴2的形状。图中的θ叫作接触角。当θ>90°(图1(a))一般认为平板未润湿,当θ<90°(图1(b))一般认为平板已润湿。对于本发明,导体金属和莫来石晶粒对应图1中的固态平板,助烧结剂对应熔滴。
一般来说,为了采用液相烧结致密固体,θ≌90°的条件是不够的。通常要求θ<50°。因此用于莫来石线路基片的助烧结剂最好能呈现θ<50°。
借助参考下面实例,本发明可得到更详细说明。
实例1
图2表明按本发明在用于莫来石线路基片的助烧结剂组成中测出的SiO2含量(重量百分比)和熔点的关系。借助添加一种助烧结剂而减小莫来石的热胀系数和介电常数,SiO2在助烧结剂中的含量就重量而言必须少于50%,若SiO2含量是100%,熔点达1740℃,此值对线路基片烧结材料来说太高了。所以含SiO2为100%的助烧结剂是不适用的。
为使助烧结剂中SiO2含量至少保持50%和为使助烧结剂熔点处于通常的1550到1770℃烧结温度范围以便线路基片能够同钨或钼化合,利用在SiO2中施加第二种、第三种元素以降低熔点的原理是实用的。
鉴于上面原因,所制备助烧结剂中SiO2成分的重量变化是从50到90%,如图2所示,Al2O3成分的重量变化从35至4%,MgO成分的重量变化从15到1%。
由这些成分组成的助烧结剂被加热到1650℃,得到的熔融助烧结剂熔滴放到以单一方式烧结的莫来石平板上,从而测出接触角,其结果示于图3。每种助烧结剂中SiO2的重量含量在50到90%范围内,接触角即可达50°。
熔融的助烧结剂熔滴被放到钼、钨金属板上,并测出接触角,其结果示于图4,其中曲线1是钼的,曲线2是钨的。
将图2、图3和图4所示结果与上述对莫来石线路基片所用助烧结剂的要求进行对比,可以看出在图2所示的助烧结剂成分中,当烧结温度在1550到1660℃,那些包含SiO2重量比为50到90%的助烧结剂,在莫来石和在钼和钨金属上的接触角可达50°。在用助烧结剂烧结莫来石、钨或钼时,期望助烧结剂的接触角尽可能小。所以从图3和图4可得出如下结论,助烧结剂中SiO2重量比含量范围最好是从60%到80%。
其次,图5表示莫来石一助烧结剂烧结成分的热膨胀系数(室温-500℃),这些系数对所做出的线路基片和硅芯片间的连接影响极大。图5表示把莫来石和各种比例助烧结剂的混和物在1620℃条件下烧结1小时制备出来的烧结体的热膨胀系数,其中助烧结剂有一定的组成成分(按重量比例,SiO290%,Al2O37.0%、MgO3.0%)。从图5可看出助烧结剂对莫来石的理想重量比例是从10到30%。
从上面可以清楚地看出,热膨胀系数随加到莫来石的助烧结剂的比例而增大。K.S.Mazdiyasni和L.M.Brown测试过不包含助烧结剂的烧结体的系数。图5所示热膨胀系数的这种变化是由于助烧结剂的系数比莫来石大。
众所周知,物质的热膨胀系数一般决定于物质的成分和晶体结构,非结晶形或无定形物质的热膨胀系数大于结晶形物质的热膨胀系数。检查结果揭示在上述热膨胀系数测量中使用的助烧结剂是非结晶形的,在显微镜下呈现玻璃状态。据这些事实可以认为在本发明中使用的助烧结剂是非晶形的。
因此,只要保持莫来石对助烧结剂的比例在75∶25范围内,还可按在图2所示范围内改变助烧结剂的成份,同样能测出热膨胀系数。结果指出,当SiO2成分增加,热膨胀系数从5.7×10-6/℃降低到4.8×10-6/℃。
按照现有技术实例,即日本专利公开号139709/80,莫来石的热膨胀系数因添加堇青石助烧结剂而大大降低。这被认为是作为助烧结剂的结晶形堇青石热膨胀系数远比莫来石小造成的。
由上述可看出,据本发明的陶瓷热膨胀系数远比用现有技术做出的Al2O3基片的热膨胀系数为小,因之在增强线路基片和硅芯片间连接的可靠性方面十分有效。
图6表明同于图5所用的莫来石-助烧结剂烧结产物的介电常数测量结果(1兆赫)。图7表明在保持莫来石对助烧结剂的比例在75/25范围之内,如图2所示由改变助烧结剂成分而制备的莫来石-助烧结剂烧结产物的结果。从图6可见合适的助烧结剂与莫来石配合能使介电常数减小;可是考虑到介电常数和烧结产物的其他特性的平衡,上述比例的合适数值按重量比例是从10到30%。而从图7选择的合适的助烧结剂组成成分似乎也能减小介电常数,而助烧结剂中SiO2成分的合适重量比是从60-90%。在此成分范围,介电常数是稳定的,没有显著的变化。
如图6和图7所示,随着助烧结剂的比例和助烧结剂中SiO2成分的增加,介电常数从莫来石的原始值急剧下降。关于图6中的介电常数值,不加助烧结剂成分的介电常数值是K.S.Mazdiyasni和L.M.Brown测量的。
上面已提到,助烧结剂在所发明陶瓷基片中的作用,就对陶瓷的热膨胀系数和介电常数的影响而言,比上述两个现有技术实例中使用助烧结剂的作用稍差。这是由于本发明是使用非结晶态助烧结剂,而现有技术实例使用的是结晶态助烧结剂。
可是,热膨胀系数和介电常数的稍稍减小,从对线路基片要求特性的全面考虑来说,不是什么问题。亦即,将陶瓷线路基片实用的最重要课题是陶瓷基片的机械强度和陶瓷基片与导体金属间的结合强度,下面还将说明。
图8表示有关抗弯强度的三点抗弯试验结果,抗弯强度是线性基片所需的特性之一,试验是在如图5那种试样上做的。图9表示在图7那种试样上做上述抗弯试验的结果。当助烧结剂对莫来石的重量比例是10到35%,以15到30%更好,和当每种助烧结剂中SiO2成分重量比为50到95%,以65到90%更好,由图8和图9可知陶瓷至少具有线路基片所需的15公斤力/毫米2的抗弯强度。
当助烧结剂重量比超过30%,如图8所示,抗弯强度的减小似乎是由于助烧结剂本身的强度比莫来石低造成的。如图9所示,在每种助烧结剂中SiO2重量比超过90%,抗弯强度也减小,似乎是因为SiO2的增加,阻碍莫来石致密度的提高。
烧结陶瓷时,箝制陶瓷抗弯强度的因素之一是不够致密,烧结体内有气孔。众所周知,烧结体的强度随其气孔率的减小而增加。从图10可见,当每种助烧结剂中SiO2含量的重量比是在60到90%范围内时,气孔率可达5%;这些结果与图9所示的抗弯强度很好的吻合,因而SiO2含量的理想范围是65到90%。当然根据本发明,在图10表示的助烧结剂组成成分范围内是致密的。
众所周知,按本发明像陶瓷这样的复合材料的强度,除了取决于上述复合材料里的气孔以外,一般来说主要决定于基体和助烧结剂间热膨胀系数的差异。当基体的热膨胀系数远大于助烧结剂的热膨胀系数时,在烧结后冷却阶段助烧结剂上会产生很大的张力,这种内应力造成整个复合材料强度的显著降低。
根据上述强度降低的机理,就本发明陶瓷强度而论,所用助烧结剂的热膨胀系数肯定相当接近于基体莫来石,这是由于用在本发明中的助烧结剂的非结晶结构。这也是考虑前面堇青石实例的自然推论,它说明非结晶物质的热膨胀系数明显大于结晶物质的热膨胀系数。
最后,对陶瓷-导体金属连接,亦即金属化结合强度的试验结果进行解释。它是线路基片的一项基本要求。
因为在陶瓷莫来石和钨或是钼之间即使是在如前面所说的高达1650℃条件下(在还原气氛中)也不发生化学反应,所以需要一定量的液相,换言之,必须利用液相渗透机理,以使这些材料结合牢固。
通常,多层线路基片的结构是陶瓷绝缘层和导体金属层相互交替地重叠。对这种结构基片,较为理想的是结合陶瓷和导体金属的液相成分和使陶瓷烧结致密的助烧结剂的成分相同。图3、图4示出的上述结果揭示,按本发明助烧结剂对莫来石和钨或是钼均有足够的润湿性。陶瓷坯片是由以莫来石为基体的莫来石和重量比占28%的一种助烧结剂的混合物制备的,每种助烧结剂有如图4所示的同样组成。2毫米见方的标记是用钨或钼导体膏印制在这些坯片上。制成的片子在1630℃条件下,经2小时烧结以制备样品。这些样品的金属化结合强度已经过测量。钨的结合强度是1.5到5公斤,钼是1.0到4.0公斤。
线路基片金属化强度一般希望至少是1公斤。所以按本发明陶瓷是可以满足实际应用的。上述的高金属化结合强度是熔融助烧结剂的作用,按本发明助烧结剂在莫来石上的接触角比较小,和在钨或钼上一样,所以充分显示了液相渗透作用。
使用的膏由高熔点金属如钨或是钼、溶剂和有机载体构成。这三种成分的混合比例随所需的电导率可稍有变化。一般来说,按重量比例高熔点金属占70到85%、溶剂占10到29%、有机载体占1到5%。理想的高熔点金属的平均颗粒尺寸是0.5到2微米,纯度至少是99.9%。
同时烧结纯陶瓷绝缘体和导体的能力对控制生产多层布线的电子计算机线路基片的工艺过程和对降低生产成本极为优越。
实例2
图11表明在以莫来石为基体的陶瓷上检查抗弯强度和烧结温度之间的关系。测试样品是由重量比占80%的莫来石和20%的助烧结剂混合物制备的,助烧结剂由重量比占90%的SiO2,7%的Al2O3和3.0%的MgO组成的。样品在还原气氛中和在不同温度下,烧结60分钟。
如图11中所见,按照本发明在1550℃到1700℃条件下烧结的陶瓷抗弯强度至少是15公斤/毫米2,这是线路基片要求的。最佳烧结温度是1600℃到1700℃。这些结果也和莫来石及其类似物的助烧结剂-润湿性有关。当然,上述烧结温度的适当范围受到由图2所示组成的助烧结剂的熔融温度的限制,也受在不同温度下莫来石上助烧结剂的接触角限制。
实例3
关于用坯片叠合法制作本发明的线路基片在下面进行解释。
一种平均颗粒尺寸为2微米的商用莫来石粉和助烧结剂粉(颗粒尺寸1到3微米)按相对重量比例为70%和30%。用湿式球磨机充分的混合起来。助烧结剂粉是由重量比例为60%的SiO2,30%的Al2O3和10%的MgO组成的。加入一种有机的粘结剂、增塑剂和分散介质,作为成型助剂。这种有机助烧结剂是聚乙烯缩丁醛、丙烯酸脂或类似物;增塑剂是酞酯或类似物;分散介质是乙醇、三氯乙烯或类似物。
加入这些成型助剂而得到的稀浆可由,比如用流延法(doctor blade method)使之成型。该方法的实现是在载带上涂敷均匀厚度的稀浆,使涂层干燥成固态,而后自载带上分离固态涂层,于是得到陶瓷原料片,通常称为坯片。
由上述方法制备的以莫来石为基体的薄片,厚度为0.15至0.25毫米,以满足线路基片要求的介电常数。因为还要在多层基片上布线,所以得用冲压或其他适当的方法在坯片上做孔眼,这些穿孔里填满钨膏,把树脂和溶剂加到平均颗粒尺寸为1微米的钨粉中,即做成钨膏,例如这里用的钨膏由重量比为77.5%的钨粉(纯度至少为99.9%,平均颗粒尺寸为1±0.5微米),20%的二甘醇单丁基乙醚乙酸盐,2%的乙基纤维素和0.5%的聚乙烯醇缩丁醛构成。
然后,用同样的钨膏在坯片上印制最外电路层和里面电路层布线的预定图形。钼也可以用来代替钨膏中的钨。
经过布线的20个陶瓷坯片互相叠加起来,在110℃条件下,用50Kg/cm2左右的压力热压成陶瓷坯片迭层。在1580℃条件下,把迭层放在氢的含水蒸气中烧结5小时,做出用钨导体布线的莫来石为基体的多层线路基片。
做出的线路基片的吸水率为0%,热膨胀系数5.4×10-6/℃,介电常数6.1、抗弯强度20公斤力/毫米2。用显微镜观察基片横截面,以便检查精细结构。如图12所示,这些基片具有莫来石颗粒被助烧结剂所包围的结构。本发明的特性和作用很容易由图12证实。
实例4
多层线路基片的制备与例3中的方法相同,由重量比为80%的莫来石(和例3中使用的粉末一样)和20%的助烧结剂(重量比例是SiO290%、Al2O37.0%、MgO3.0%)的混合物制成坯片,在片上制作通孔和线路图形,把做出的25个片子叠起来,在1620℃条件下,把叠层放在氢的含水蒸汽中烧结2小时。
做出的基片的吸水率为0%,热膨胀系数5.2×10-6/℃,介电常数5.9,抗弯强度25公斤力/毫米2。用显微镜观察这些基片的横断面以检查基片层间内部布线,从那里可证明陶瓷层和导体金属层完全结合在一起,如图13所示。这种完全结合的状态是莫来石致密化和助烧结剂充分渗透钨层的结果,致使莫来石致密化是因为在烧结时加进了助烧结剂。
实例5
多层线路基片的制备与例3中的方法相同,由重量比85%的莫来石(和例3中使用的粉末一样)和15%的助烧结剂(重量比95%的SiO2,4%的Al2O3,1%的MgO)的混合物制成坯片,在其上制作通孔和线路图形,把做出的18个片子叠加起来,在1660℃条件下,把迭层放在氢的含水蒸汽中烧结1小时。
做出的基片的吸水率是0%,热膨胀系数4.6×10-6/℃,介电常数5.7,抗弯强度21公斤力/毫米2。科伐铁钴镍合金(KOVar)的输入和输出端用铜焊固定在基片的上表面。进行了拉力试验,在基片和每一端点之间都产生应力。结果表明在陶瓷基片内部发生的全部裂缝和破裂方式跟通常氧化铝基片相似,这说明这个实例中的基片充分满足实际应用的要求。
按本发明,生产比常规氧化铝基片致密的,且有极好热,电性能的线路基片是可能的。即具有4.5到5.5×10-6/℃的极低热膨胀系数和5.5到6.2的极低介电常数。此外该基片还具有15到25公斤力/毫米2的足够的抗弯强度,且能同时与钨、钼之类的导体金属同时烧结以使布线和所在处的基片结为一体。因此这种基片有特殊的效果,和通常的氧化铝基片相比信号传输速度至少增加25%,基片和硅芯片之间的连接以及基片和任一输入和输出端之间的连接的可靠性也提高了,经济性较好,产生过程稳定。
Claims (13)
1、一种生产陶瓷基片的工艺过程,其特征在于包括下列工序:
由重量比70至85%的莫来石陶瓷和30至15%的助烧结剂组成的混合物制作坯片,助烧结剂由重量比60至95%的SiO2,4至30%的Al2O3和1至10%的MgO构成的;
用具有高熔点金属的导体膏在坯片上印制线路图形;
在1550至1770℃条件下,把做出的片子放在还原气氛中烧结,
2、一种生产陶瓷基片工艺过程,其特征在于包括下列工序:
由重量比70至85%的莫来石陶瓷和30至15%的助烧结剂组成的混合物制作坯片,助烧结剂由重量比60至95%的SiO2,4至30%的Al2O3和1至10%的MgO构成的;
在坯片上制作孔眼;
用具有高熔点金属的导体膏在坯片上印刷线路图形;
用上述的导体膏填入孔眼;
叠加若干个做好的坯片,形成一个迭层;
在1550至1770℃条件下,把迭层放在还原气氛中烧结。
3、按照权利要求1生产陶瓷基片的工艺过程,其特征在于上述的高熔点金属是钨或钼。
4、按照权利要求2生产陶瓷基片的工艺过程,其特征在于所说的高熔点金属是钨或钼。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP70864/85 | 1985-04-05 | ||
JP7086485A JPH0610927B2 (ja) | 1985-04-05 | 1985-04-05 | セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN86102992A CN86102992A (zh) | 1986-11-05 |
CN1005369B true CN1005369B (zh) | 1989-10-04 |
Family
ID=13443850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN86102992.5A Expired CN1005369B (zh) | 1985-04-05 | 1986-03-28 | 微电子线路用陶瓷基片的制作方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US4817276A (zh) |
EP (1) | EP0196670B1 (zh) |
JP (1) | JPH0610927B2 (zh) |
KR (1) | KR900004344B1 (zh) |
CN (1) | CN1005369B (zh) |
DE (1) | DE3677033D1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0610927B2 (ja) * | 1985-04-05 | 1994-02-09 | 株式会社日立製作所 | セラミック基板の製造方法 |
JPH0632355B2 (ja) * | 1986-01-27 | 1994-04-27 | 株式会社日立製作所 | セラミツク配線基板とその製造方法 |
JPH0634442B2 (ja) * | 1986-11-25 | 1994-05-02 | 株式会社日立製作所 | ムライト配線基板の製造方法 |
JP2652014B2 (ja) * | 1987-03-19 | 1997-09-10 | 株式会社住友金属エレクトロデバイス | 複合セラミック基板 |
US4971856A (en) * | 1987-05-07 | 1990-11-20 | Arthur Karp | Microwave components with a surface coating which imparts a very high RF loss |
JP2760541B2 (ja) * | 1988-03-02 | 1998-06-04 | 新光電気工業株式会社 | セラミック組成物 |
US5224017A (en) * | 1989-05-17 | 1993-06-29 | The Charles Stark Draper Laboratory, Inc. | Composite heat transfer device |
JPH02304958A (ja) * | 1989-05-19 | 1990-12-18 | Hitachi Ltd | 電子回路装置 |
JP3166251B2 (ja) * | 1991-12-18 | 2001-05-14 | 株式会社村田製作所 | セラミック多層電子部品の製造方法 |
US6117367A (en) * | 1998-02-09 | 2000-09-12 | International Business Machines Corporation | Pastes for improved substrate dimensional control |
US20030057248A1 (en) * | 1999-09-10 | 2003-03-27 | Bruins Roger C. | Automatic washer feeder for automatic nailer |
DE69905322T2 (de) * | 1998-10-01 | 2003-10-16 | Corning Inc | Herstellung von porösen Mullitkörpern |
US20030236335A1 (en) * | 2002-05-13 | 2003-12-25 | Miller James D. | Thermally-conductive plastic substrates for electronic circuits and methods of manufacturing same |
KR100819876B1 (ko) * | 2006-09-19 | 2008-04-07 | 삼성전기주식회사 | 합금배선기판 및 그 제조방법 |
SE533070C2 (sv) * | 2008-11-10 | 2010-06-22 | Seco Tools Ab | Sätt att tillverka skärverktyg |
CN117326796A (zh) * | 2019-09-10 | 2024-01-02 | 日本板硝子株式会社 | 玻璃填料及其制造方法及包含玻璃填料的含树脂组合物 |
CN113130111A (zh) * | 2019-12-30 | 2021-07-16 | 郑州登电银河科技有限公司 | 一种htcc用填孔印刷浆料及其制备方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51127112A (en) * | 1975-04-30 | 1976-11-05 | Fujitsu Ltd | Method of producing multiilayered glass substrate |
US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
US4272500A (en) * | 1978-05-08 | 1981-06-09 | International Business Machines Corporation | Process for forming mullite |
JPS55139709A (en) * | 1979-04-18 | 1980-10-31 | Fujitsu Ltd | Method of fabricating mullite substrate |
JPS5828757B2 (ja) * | 1981-05-08 | 1983-06-17 | 太陽誘電株式会社 | 電気回路基板用磁器組成物 |
JPS58204871A (ja) * | 1982-05-24 | 1983-11-29 | 富士通株式会社 | セラミツク組成物 |
JPS59217392A (ja) * | 1983-05-25 | 1984-12-07 | 株式会社日立製作所 | 多層配線回路板 |
JPS60136294A (ja) * | 1983-12-23 | 1985-07-19 | 株式会社日立製作所 | セラミック多層配線回路板 |
US4528275A (en) * | 1984-06-04 | 1985-07-09 | General Electric Company | Mullite-cordierite composite ceramic and method for preparation |
US4526876A (en) * | 1984-07-30 | 1985-07-02 | General Electric Company | Mullite-beta spodumene composite ceramic |
JPH0610927B2 (ja) * | 1985-04-05 | 1994-02-09 | 株式会社日立製作所 | セラミック基板の製造方法 |
JPS61266350A (ja) * | 1985-05-21 | 1986-11-26 | 株式会社日立製作所 | 配線回路用セラミック基板 |
JPH0632355B2 (ja) * | 1986-01-27 | 1994-04-27 | 株式会社日立製作所 | セラミツク配線基板とその製造方法 |
-
1985
- 1985-04-05 JP JP7086485A patent/JPH0610927B2/ja not_active Expired - Lifetime
-
1986
- 1986-03-28 CN CN86102992.5A patent/CN1005369B/zh not_active Expired
- 1986-04-02 US US06/847,302 patent/US4817276A/en not_active Expired - Fee Related
- 1986-04-02 KR KR1019860002483A patent/KR900004344B1/ko not_active IP Right Cessation
- 1986-04-03 DE DE8686104526T patent/DE3677033D1/de not_active Expired - Lifetime
- 1986-04-03 EP EP19860104526 patent/EP0196670B1/en not_active Expired - Lifetime
-
1988
- 1988-12-06 US US07/280,346 patent/US4935285A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN86102992A (zh) | 1986-11-05 |
EP0196670A2 (en) | 1986-10-08 |
US4817276A (en) | 1989-04-04 |
KR900004344B1 (ko) | 1990-06-22 |
KR860008699A (ko) | 1986-11-17 |
EP0196670A3 (en) | 1988-01-13 |
EP0196670B1 (en) | 1991-01-23 |
US4935285A (en) | 1990-06-19 |
JPH0610927B2 (ja) | 1994-02-09 |
JPS61230204A (ja) | 1986-10-14 |
DE3677033D1 (de) | 1991-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1005369B (zh) | 微电子线路用陶瓷基片的制作方法 | |
US4812422A (en) | Dielectric paste and method of manufacturing the paste | |
US4749665A (en) | Low temperature fired ceramics | |
US4621066A (en) | Low temperature fired ceramics | |
US4788046A (en) | Method for producing materials for co-sintering | |
US5747396A (en) | Glass and ceramic substrate using the same | |
US5342674A (en) | Ceramic composition and ceramic circuit board | |
US5079194A (en) | Crystal growth inhibitor for glassy low dielectric inorganic composition | |
EP0472165A1 (en) | Low dielectric inorganic composition for multilayer ceramic package | |
CA2050095A1 (en) | Dielectric composition containing cordierite and glass | |
JPH05211005A (ja) | 誘電体組成物 | |
CN1005957B (zh) | 陶瓷布线基片及其制造方法 | |
JPS62278145A (ja) | ガラスセラミツク焼結体 | |
US5177034A (en) | Gallium crystal growth inhibitor for glassy low dielectric inorganic composition | |
JPH01141837A (ja) | 回路基板用誘電体材料 | |
Partridge et al. | Glass-ceramics in substrate applications | |
US5270268A (en) | Aluminum borate devitrification inhibitor in low dielectric borosilicate glass | |
JPH01179740A (ja) | ガラス−セラミックス複合体 | |
US5312784A (en) | Devitrification inhibitor in low dielectric borosilicate glass | |
JP3510945B2 (ja) | セラミック基板用グリーンシートの製造方法 | |
JPH05500584A (ja) | 改良された複合誘電体 | |
JP2892163B2 (ja) | 低温焼成ガラスセラミック体 | |
US5226959A (en) | Gallium-containing glassy low dielectric ceramic compositions | |
JP2686446B2 (ja) | 低温焼成セラミック焼結体 | |
JP3236759B2 (ja) | 絶縁性磁器並びにそれを用いた多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |