CN100533236C

CN100533236C - 像素结构

Info

Publication number: CN100533236C
Application number: CNB2005101242564A
Authority: CN
Inventors: 周瑞渊
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Priority date: 2005-11-29
Filing date: 2005-11-29
Publication date: 2009-08-26
Anticipated expiration: 2025-11-29
Also published as: CN1979314A

Abstract

一种像素结构，包括基板、第一金属层、介电层、半导体层、第二金属层、图案化浮动金属层以及像素电极。第一金属层设置于基板上，且包括栅极以及与栅极电连接的扫描配线。介电层设置于基板上，且覆盖第一金属层，而半导体层设置于栅极上方的介电层上。第二金属层包括源极和漏极与数据配线，源极和漏极设置于半导体层上，且与栅极部分重叠。数据配线与源极电连接，且与扫描配线部分重叠。像素电极与漏极电连接。图案化浮动金属层设置于介电层与半导体层之间，且位于源极和漏极下方，其中部分图案化浮动金属层位于栅极上方的区域，且未完全覆盖栅极上方的区域。

Description

像素结构

技术领域

本发明涉及一种薄膜晶体管阵列基板(TFT array substrate)的像素结构(pixel structure)，且特别是涉及一种可降低第一金属层与第二金属层之间的寄生电容(parasitic capacitor)的像素结构。

背景技术

针对多媒体社会的快速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(cathode ray tube，CRT)因具有优异的显示质量与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多个终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应设置的像素电极(pixel electrode)所组成。而薄膜晶体管是用来作为液晶显示单元的开关元件。此外，为了控制个别的像素，通常会通过扫描配线(scan line)与数据配线(data line)以选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。

图1为一种公知的薄膜晶体管阵列基板的像素结构的俯视图，而图2为图1中I-I’线的剖面视图。请参照图1与图2，公知薄膜晶体管阵列基板的像素结构100包括基板110、第一金属层120、介电层130、半导体层140、第二金属层150、保护层160以及像素电极170。其中，第一金属层120设置于基板110上，且第一金属层120包括栅极122以及与栅极122电连接的扫描配线124。介电层130设置于基板110上，且覆盖第一金属层120，而半导体层140设置于栅极122上方的介电层130上。此外，第二金属层150包括源极152和漏极154与数据配线156，源极152和漏极154设置于半导体层140上，且与栅极122有部分重叠。数据配线156与源极152电连接，且与扫描配线124有部分重叠。另外，保护层160设置于基板110上，且覆盖第一金属层120与第二金属层150。保护层160具有开口162，以暴露出漏极154，而像素电极170通过保护层160的开口162与漏极154电连接。

公知的像素结构100中，第一金属层120与第二金属层150之间有部分重叠，因此在第一金属层120与第二金属层150的重叠处会产生寄生电容。换言之，栅极122与源极152和漏极154之间以及扫描配线124与数据配线156之间皆会存在寄生电容，而这些寄生电容除了会造成信号失真外，还会影响像素电压，进而降低液晶显示器的显示质量。

发明内容

本发明的目的就是提供一种像素结构，以降低第一金属层与第二金属层之间的寄生电容效应，进而提高液晶显示器的显示质量。

基于上述与其他目的，本发明提出一种像素结构，其包括基板、第一金属层、介电层、半导体层、第二金属层、图案化浮动金属层以及像素电极。其中，第一金属层设置于基板上，且第一金属层包括栅极以及与栅极电连接的扫描配线。介电层设置于基板上，且覆盖第一金属层，而半导体层设置于栅极上方的介电层上。此外，第二金属层包括源极和漏极与数据配线，源极和漏极设置于半导体层上，且与栅极有部分重叠。数据配线与源极电连接，且与扫描配线有部分重叠。像素电极与漏极电连接。另外，图案化浮动金属层设置于介电层与半导体层之间，且位于源极和漏极下方，其中部分图案化浮动金属层位于栅极上方的区域，且未完全覆盖栅极上方的区域。

上述像素结构例如还包括垫层，其设置于扫描配线与数据配线之间的介电层上方，且图案化浮动金属层还包括设置于垫层与介电层之间。此外，垫层与半导体层例如是属于同一膜层。

上述像素结构中，第一金属层例如还包括共用配线，此共用配线实质上平行于扫描配线，且与数据配线有部分重叠。此外，上述的像素结构例如还包括垫层，其设置于扫描配线与数据配线之间的介电层上方以及共用配线与数据配线之间的介电层上方，且图案化浮动金属层还包括设置于垫层与介电层之间。另外，垫层与半导体层例如是属于同一膜层。

上述像素结构中，图案化浮动金属层的图案例如是与第二金属层的图案相同，且半导体层延伸覆盖漏极下方的图案化浮动金属层。此外，像素结构例如还包括垫层，其设置于图案化浮动金属层与数据配线之间。另外，垫层与半导体层例如属于同一膜层。

上述像素结构中，图案化浮动金属层的材料例如是透明金属。

上述像素结构中，图案化浮动金属层的材料例如是不透明金属。

上述像素结构中，图案化浮动金属层的厚度例如是介于100埃(angstrom)～1800埃。

上述像素结构中，图案化浮动金属层的厚度例如是介于500埃～1500埃。

上述像素结构中，半导体层例如包括通道层以及设置于通道层上的欧姆接触层。

上述像素结构例如还包括保护层，其设置于基板上，且覆盖第一金属层与第二金属层。此外，保护层例如具有开口，暴露出漏极，而像素电极通过开口与漏极电连接。

本发明在第一金属层与第二金属层之间设置图案化浮动金属层，以于第一金属层与图案化浮动金属层之间以及第二金属层与图案化浮动金属层之间分别产生寄生电容，且此两寄生电容互相串联。因此，本发明可降低第一金属层与第二金属层之间的寄生电容效应，进而提高液晶显示器的显示质量。

为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为一种公知的薄膜晶体管阵列基板的像素结构的俯视图。

图2为图1中I-I’线的剖面视图。

图3为本发明第一实施例的像素结构的俯视图。

图4A为图3中II-II’线的剖面视图。

图4B为图3中III-III’线的剖面视图。

图5为本发明第一实施例的另一种像素结构的俯视图。

图6为图5中IV-IV’线的剖面视图。

图7为本发明第二实施例的像素结构的俯视图。

图8为图7中V-V’线的剖面视图。

主要元件标记说明

100、200、200a、200b：像素结构

110、210：基板

120、220：第一金属层

122、222：栅极

124、224：扫描配线

130、230：介电层

140、240、240a：半导体层

150、250：第二金属层

152、252：源极

154、254：漏极

156、256：数据配线

160、280：保护层

162、282：开口

170、270：像素电极

226：共用配线

245、245a：垫层

260：图案化浮动金属层

具体实施方式

第一实施例

图3为本发明第一实施例的像素结构的俯视图，而图4A为图3中II-II’线的剖面视图。请参照图3及图4A，本实施例的像素结构200包括基板210、第一金属层220、介电层230、半导体层240、第二金属层250、图案化浮动金属层260以及像素电极270。其中，第一金属层220设置于基板210上，且第一金属层220包括栅极222以及与栅极222电连接的扫描配线224。介电层230设置于基板210上，且覆盖第一金属层230，而半导体层240设置于栅极222上方的介电层230上。此外，第二金属层250包括源极252和漏极254与数据配线256，源极252和漏极254设置于半导体层240上，且与栅极222有部分重叠。数据配线256与源极252电连接，且与扫描配线224有部分重叠。像素电极270与漏极254电连接。另外，图案化浮动金属层260设置于介电层230与半导体层240之间，且位于源极252和漏极和254下方，其中部分图案化浮动金属层260位于栅极222上方的区域，且未完全覆盖栅极222上方的区域。

上述像素结构200例如还包括保护层280，其设置于基板210上，且覆盖第一金属层220与第二金属层250。此保护层280例如具有开口282，此开口282暴露出漏极254，而像素电极270通过开口282与漏极254电连接。此外，像素电极270的材料例如是铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)或其他透明导电材料。半导体层240例如包括通道层以及设置于通道层上的欧姆接触层。另外，图案化浮动金属层260的材料例如是透明金属(如ITO、IZO等)或不透明金属(如铝、镍、铬等)，其厚度例如是介于100埃～1800埃，更佳的是介于500埃～1500埃。

由于栅极222与源极252和漏极254之间会存有寄生电容，而这些寄生电容不仅会造成信号失真，还会影响像素电压，进而降低液晶显示器的显示质量。有鉴于此，本实施例于栅极222与源极252之间以及栅极222与漏极254之间设置图案化浮动金属层260，以使图案化浮动金属层260与栅极222之间以及图案化浮动金属层260与源极252之间分别产生寄生电容，且此两寄生电容互相串联。同时，图案化浮动金属层260与栅极222之间以及图案化浮动金属层260与漏极254之间也会分别产生寄生电容，且此两寄生电容亦互相串联。

承上述，因为两电容串联后的电容值小于此两电容个别的电容值，故本实施例的像素结构200可改善公知技术中栅极与源极和漏极之间的寄生电容效应。从而，不仅可提高液晶显示器的显示质量，还可提高显示面板设计的裕度。

图4B为图3中III-III’线的剖面视图。请参照图3与图4B，上述利用电容串联的概念除了可应用在栅极222与源极252和漏极254之间外，还可广泛地应用于第一金属层220与第二金属层250的重叠处。换言之，图案化浮动金属层260亦可设置于扫描配线224与数据配线256的重叠处。更详细地说，像素结构200例如还包括垫层245，其设置于扫描配线224与数据配线256之间的介电层230上方，而图案化浮动金属层260还包括设置于垫层245与介电层230之间。从而可使扫描配线224与数据配线256之间的寄生电容对信号传输所造成的影响降低，以进一步提高液晶显示器的显示质量。另外，在本实施例中，垫层245与半导体层240例如是属于同一膜层。

图5为本发明第一实施例的另一种像素结构的俯视图，而图6为图5中IV-IV’线的剖面视图。请参照图5与图6，本实施例的像素结构200a与像素结构200相似，不同处在于像素结构200a的第一金属层220还包括共用配线226，此共用配线226实质上平行于扫描配线224，且与数据配线256有部分重叠。此外，为了降低共用配线226与数据配线256之间的寄生电容对信号传输所造成的影响。在像素结构200a中，垫层245还包括设置于共用配线226与数据配线256之间的介电层230上方，且图案化浮动金属层260还包括设置于垫层245与介电层230之间。

第二实施例

图7为本发明第二实施例的像素结构的俯视图，而图8为图7中V-V’线的剖面视图。请参照图7与图8，为了节省光刻掩膜成本，在本实施例中形成图案化浮动金属层260时所使用的光刻掩膜与形成第二金属层250时所使用的光刻掩膜相同，故图案化浮动金属层260的图案与第二金属层250的图案相同。此外，由于图案化浮动金属层260的图案与第二金属层250的图案相同，故与第一实施例的半导体层240相比，本实施例的半导体层240a需延伸覆盖位于漏极254下方的图案化浮动金属层260，以防止图案化浮动金属层260与漏极254电连接。另外，本实施例的垫层245a需覆盖位于数据配线256下方的图案化浮动金属层260，以防止图案化浮动金属层260与数据配线256电连接。

承上述，当图案化浮动金属层260的材料选用透明金属时，位于漏极254下方的半导体层240有大部分的区域因没有栅极222的遮蔽，而会直接受光线(如液晶显示器之背光源所发出的光线)照射而劣化，导致光漏电流的现象。因此，本实施例的图案化浮动金属层260所选用的材料为不透明金属，以通过图案化浮动金属层260遮蔽光线，使得位于漏极254下方的半导体层240不易劣化，进而改善光漏电流的现象，提高液晶显示器的显示质量。

综上所述，本发明的像素结构至少具有下列优点：

1.本发明利用两电容串联后的电容值小于此两电容各自的电容值的原理，于第一金属层与第二金属层之间设置图案化浮动金属层，以产生互相串联的两寄生电容。所以，本发明可降低第一金属层与第二金属层之间的寄生电容效应，如此不仅可提高液晶显示器的显示质量，还可提高显示面板设计的裕度。

2.在第二实施例中，使用相同的光刻掩膜来形成图案化浮动金属层与第二金属层，可节省光刻掩膜的成本，因此可在降低第一与第二金属层之间的寄生电容效应的前提下，降低生产成本。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改动，因此本发明之保护范围当视权利要求所界定者为准。

Claims

1.一种像素结构，其特征是包括：

基板；

第一金属层，设置于该基板上，该第一金属层包括：

栅极；

扫描配线，与该栅极电连接；

介电层，设置于该基板上，且覆盖该第一金属层；

半导体层，设置于该栅极上方的该介电层上；

第二金属层，包括：

源极和漏极，设置于该半导体层上，且该源极和漏极与该栅极有部分重叠；

数据配线，与该源极电连接，其中该扫描配线与该数据配线有部分重叠；

图案化浮动金属层，设置于该介电层与该半导体层之间，且位于该源极和漏极下方，其中部分该图案化浮动金属层位于该栅极上方的区域，且未完全覆盖该栅极上方的区域；以及

像素电极，与该漏极电连接。

2.根据权利要求1所述的像素结构，其特征是还包括垫层，设置于该扫描配线与该数据配线之间的该介电层上方，且该图案化浮动金属层还包括设置于该垫层与该介电层之间。

3.根据权利要求2所述的像素结构，其特征是该垫层与该半导体层属于同一膜层。

4.根据权利要求1所述的像素结构，其特征是该第一金属层还包括共用配线，实质上平行于该扫描配线，且该共用配线与该数据配线有部分重叠。

5.根据权利要求4所述的像素结构，其特征是还包括垫层，设置于该扫描配线与该数据配线之间的该介电层上方以及该共用配线与该数据配线之间的该介电层上方，且该图案化浮动金属层还包括设置于该垫层与该介电层之间。

6.根据权利要求5所述的像素结构，其特征是该垫层与该半导体层属于同一膜层。

7.根据权利要求1所述的像素结构，其特征是该图案化浮动金属层的图案与该第二金属层的图案相同，该半导体层延伸覆盖该漏极下方的该图案化浮动金属层，且該像素结构更包括垫层，该垫层设置于该图案化浮动金属层与该数据配线之间。

8.根据权利要求7所述的像素结构，其特征是该垫层与该半导体层属于同一膜层。

9.根据权利要求1所述的像素结构，其特征是该图案化浮动金属层的材料包括透明金属。

10.根据权利要求1所述的像素结构，其特征是该图案化浮动金属层的材料包括不透明金属。

11.根据权利要求1所述的像素结构，其特征是该图案化浮动金属层的厚度介于100埃～1800埃。

12.根据权利要求1所述的像素结构，其特征是该图案化浮动金属层的厚度介于500埃～1500埃。

13.根据权利要求1所述的像素结构，其特征是该半导体层包括：

通道层；以及

欧姆接触层，设置于该通道层上。

14.根据权利要求1所述的像素结构，其特征是还包括保护层，设置于该基板上，且覆盖该第一金属层与该第二金属层。

15.根据权利要求14所述的像素结构，其特征是该保护层具有开口，暴露出该漏极，而该像素电极通过该开口与该漏极电连接。