CN108258060A - 薄膜晶体管及制备方法、显示装置 - Google Patents
薄膜晶体管及制备方法、显示装置 Download PDFInfo
- Publication number
- CN108258060A CN108258060A CN201810040934.6A CN201810040934A CN108258060A CN 108258060 A CN108258060 A CN 108258060A CN 201810040934 A CN201810040934 A CN 201810040934A CN 108258060 A CN108258060 A CN 108258060A
- Authority
- CN
- China
- Prior art keywords
- substrate
- orthographic projection
- metal unit
- over
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 158
- 238000010276 construction Methods 0.000 claims abstract description 64
- 238000009413 insulation Methods 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims description 175
- 229910052751 metal Inorganic materials 0.000 claims description 175
- 238000000034 method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 48
- 230000014759 maintenance of location Effects 0.000 abstract description 28
- 239000003990 capacitor Substances 0.000 description 31
- 239000010408 film Substances 0.000 description 11
- 230000005611 electricity Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了薄膜晶体管及制备方法、显示装置。该薄膜晶体管包括：衬底；栅极，栅极设置在衬底上；栅绝缘层，栅绝缘层设置在栅极远离衬底的一侧；屏蔽结构，屏蔽结构设置在栅绝缘层远离栅极的一侧；有源层，有源层设置在屏蔽结构远离栅绝缘层的一侧，有源层具有沟道区；源极以及漏极，源极以及漏极设置在有源层远离屏蔽结构的一侧，其中，屏蔽结构在衬底上的正投影，与沟道区在衬底上的正投影具有重叠区域，且屏蔽结构在衬底上的正投影，与漏极和源极的至少之一在衬底上的正投影，也具有重叠区域。由此，可以缓解或防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，提升应用该薄膜晶体管的液晶显示屏的显示品质。
Description
技术领域
本发明涉及显示领域，具体地，涉及薄膜晶体管及制备方法、显示装置。
背景技术
随着显示行业的迅速发展，液晶显示屏已经遍布人们生活的方方面面，例如手机、电脑、电视、手表、电子标签等。由于薄膜晶体管(TFT)的设计可以控制单个像素的状态，进而可以实现高分辨率、高清晰度的液晶显示，目前市面上常用的液晶显示屏一般均为薄膜晶体管-液晶显示屏。
然而，目前的薄膜晶体管及制备方法、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，液晶显示屏仍存在闪烁不良以及残像不良等问题。发明人经过深入研究以及大量实验发现，这主要是由于液晶显示屏中的像素电极的电压发生跳变导致的。如前所述，目前常用的液晶显示屏为薄膜晶体管-液晶显示屏，发明人发现，液晶显示屏中的薄膜晶体管在栅极充电信号关断的瞬间，栅极和漏极的重叠部分会产生耦合电容，在该耦合电容的分压作用下，像素电极的电压产生跳变，使得正帧以及负帧加载到像素电极上的电压不同，同时由于不同灰阶产生的跳变电压不同，导致液晶显示屏产生闪烁不良。此外，在不同灰阶下，像素电极的跳变电压不同，导致不同灰阶直流残留电压不同，当切换画面时导致不同区域实际加载电压不同，从而加重液晶显示屏的残像不良。上述不良问题严重影响液晶显示屏的显示品质，影响用户的使用体验。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种薄膜晶体管。该薄膜晶体管包括：衬底；栅极，所述栅极设置在所述衬底上；栅绝缘层，所述栅绝缘层设置在所述栅极远离所述衬底的一侧；屏蔽结构，所述屏蔽结构设置在所述栅绝缘层远离所述栅极的一侧；有源层，所述有源层设置在所述屏蔽结构远离所述栅绝缘层的一侧，所述有源层具有沟道区；源极以及漏极，所述源极以及所述漏极设置在所述有源层远离所述屏蔽结构的一侧，其中，所述屏蔽结构在所述衬底上的正投影，与所述沟道区在所述衬底上的正投影具有重叠区域，且所述屏蔽结构在所述衬底上的正投影，与所述漏极和所述源极的至少之一在所述衬底上的正投影，也具有重叠区域。由此，可以缓解或防止栅极和漏极之间，在关断时产生耦合电容，进而防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，提升应用该薄膜晶体管的液晶显示屏的显示品质。
根据本发明的实施例，所述屏蔽结构包括金属单元以及绝缘层，其中，所述金属单元设置在所述栅绝缘层远离所述栅极的一侧，所述绝缘层设置在所述金属单元远离所述栅绝缘层的一侧。由此，可以利用屏蔽结构缓解或防止漏极以及栅极之间，在关断时产生耦合电容，从而避免应用该薄膜晶体管的液晶显示屏中的像素电极的电压发生跳变，进而防止闪烁不良以及残像不良等问题的发生。
根据本发明的实施例，所述栅极在所述衬底上的正投影，与所述漏极和所述源极的至少之一，在所述衬底上的正投影具有交叠区域，所述交叠区域位于所述金属单元在所述衬底上的正投影之内。由此，该金属单元可以完全屏蔽漏极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及防残像不良的问题。
根据本发明的实施例，所述金属单元进一步包括：第一金属单元，所述第一金属单元靠近所述漏极设置；以及第二金属单元，所述第二金属单元与所述第一金属单元同层设置，且所述第二金属单元靠近所述源极设置。由此，设置两个金属单元，并分别对应漏极以及源极，可以屏蔽漏极与栅极之间的耦合电容，同时还可以屏蔽源极与栅极之间的耦合电容。
根据本发明的实施例，所述第一金属单元在所述衬底上正投影一侧的边缘，与所述栅极在所述衬底上正投影一侧的边缘相齐平，所述第一金属单元在所述衬底上正投影的另一侧的边缘，位于所述沟道区在所述衬底上的正投影之内，所述第二金属单元在所述衬底上正投影一侧的边缘，与所述栅极在所述衬底上正投影的另一侧的边缘相齐平，所述第二金属单元在所述衬底上正投影的另一侧的边缘位于所述沟道区在所述衬底上的正投影之内。由此，第一金属单元以及第二金属单元可以分别有效的屏蔽漏极与栅极、源极与栅极之间的耦合电容，防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并能够提高上述液晶显示屏的亮度。
根据本发明的实施例，所述栅极在所述衬底上正投影和所述漏极在所述衬底上正投影之间的交叠区域，位于所述第一金属单元在所述衬底上的正投影区域内，且所述第一金属单元在所述衬底上正投影与所述沟道区在所述衬底上的正投影之间具有部分重叠，所述栅极在所述衬底上正投影和所述源极在所述衬底上正投影之间的交叠区域，位于所述第二金属单元在所述衬底上的正投影区域内，且所述第二金属单元在所述衬底上正投影与所述沟道区在所述衬底上的正投影之间具有部分重叠。由此，第一金属单元以及第二金属单元可以分别完全屏蔽漏极与栅极、源极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并可以更加精确的控制液晶分子的偏转。
根据本发明的实施例，所述第一金属单元以及所述第二金属单元分别是由孤岛状的条形金属形成的。由此，第一金属单元以及第二金属单元不与任何电极相连，不影响薄膜晶体管的使用性能。
在本发明的一个方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的薄膜晶体管，由此，该显示装置具有前面所述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该显示装置不存在闪烁不良以及残像不良的问题，具有较高的显示品质。
在本发明的另一方面，本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例，该方法包括：提供衬底；在所述衬底上设置栅极；在所述栅极远离所述衬底的一侧设置栅绝缘层；在所述栅绝缘层远离所述栅极的一侧设置屏蔽结构；在所述屏蔽结构远离所述栅绝缘层的一侧设置有源层，所述有源层具有沟道区；在所述有源层远离所述屏蔽结构的一侧设置源极以及漏极，其中，所述屏蔽结构在所述衬底上的正投影，与所述沟道区在所述衬底上的正投影具有重叠区域，且所述屏蔽结构在所述衬底上的正投影，与所述漏极和所述源极的至少之一在所述衬底上的正投影，也具有重叠区域。利用该方法获得的薄膜晶体管可缓解关断时源漏极与栅极之间存在耦合电容的问题，从而具有较好的使用性能。
根据本发明的实施例，所述屏蔽结构包括金属单元以及绝缘层，所述金属单元包括第一金属单元以及第二金属单元，所述设置屏蔽结构是通过以下步骤实现的：在所述栅绝缘层远离所述栅极的一侧沉积金属层；基于所述金属层，利用构图工艺，形成所述第一金属单元以及所述第二金属单元；以及在所述第一金属单元以及所述第二金属单元远离所述栅绝缘层的一侧设置所述绝缘层，其中，所述第一金属单元靠近所述漏极设置，所述第二金属单元靠近所述源极设置。由此，可以利用简单的生产工艺获得屏蔽结构，使应用该薄膜晶体管的液晶显示屏具有较高的显示品质。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图2显示了传统薄膜晶体管的结构示意图；
图3显示了传统薄膜晶体管充电时像素电极的电压曲线图；
图4显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图5显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图6显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图7显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图8显示了根据本发明一个实施例的薄膜晶体管充电时像素电极的电压曲线图；以及
图9显示了根据本发明一个实施例的制备薄膜晶体管的方法的流程示意图。
附图标记说明：
100：衬底；200：栅极；300：栅绝缘层；400：屏蔽结构；410：金属单元；411：第一金属单元；412：第二金属单元；420：绝缘层；500：有源层；600：漏极；700：源极；10：沟道区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种薄膜晶体管。根据本发明的实施例，参考图1，该薄膜晶体管包括：衬底100、栅极200、栅绝缘层300、屏蔽结构400、有源层500、漏极600以及源极700。其中，栅极200设置在衬底100上，栅绝缘层300设置在栅极200远离衬底100的一侧，屏蔽结构400设置在栅绝缘层300远离栅极200的一侧，有源层500设置在屏蔽结构400远离栅绝缘层300的一侧，有源层500具有沟道区10，漏极600以及源极700设置在有源层500远离屏蔽结构400的一侧，屏蔽结构400在衬底100上的正投影，与沟道区10在衬底100上的正投影具有重叠区域，且屏蔽结构400在衬底100上的正投影，与漏极600以及源极700的至少之一在衬底100上的正投影，也具有重叠区域。由此，可以缓解或防止栅极和漏极之间，在关断时产生耦合电容，进而防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，提升应用该薄膜晶体管的液晶显示屏的显示品质。
需要说明的是，图1中的屏蔽结构400为示意性的，屏蔽结构400以外的区域(如图1中示出的与屏蔽结构400同层设置的空白区域)可以设置绝缘层，以便对该层结构进行平坦化处理。
为了便于理解，下面首先对根据本发明实施例的薄膜晶体管进行简单说明：
如前所述，传统薄膜晶体管在栅极充电信号关断的瞬间，栅极和漏极的重叠部分会产生耦合电容，在该耦合电容的分压作用下，应用传统薄膜晶体管的液晶显示屏的像素电极的电压会产生跳变，使得正帧以及负帧加载到像素电极上的电压不同，同时由于不同灰阶产生的跳变电压不同，进而导致液晶显示屏产生闪烁不良。此外，在不同灰阶下，像素电极的跳变电压不同，导致不同灰阶直流残留电压不同，当切换画面时导致不同区域实际加载电压不同，从而加重液晶显示屏的残像不良。上述不良问题严重影响液晶显示屏的显示品质，影响用户的使用体验。
具体的，参考图2，传统薄膜晶体管包括衬底100、栅极200、栅绝缘层300、有源层500、漏极600以及源极700，有源层500具有沟道区10。传统薄膜晶体管充电时像素电极上的电压变化，参考图3，当开启薄膜晶体管时，栅极施加高电压(如图中示出的Vgh)，源极的电压(如图中示出的Vd)小于栅极的电压，在沟道区靠近栅绝缘层的截面处形成大量电子，该电子从源极流向漏极，从而对液晶显示屏中的像素电极充电。正帧下加载到像素电极上的电压为Vd+，负帧下加载到像素电极上的电压为Vd—，为了便于调节不同灰阶下的公共电压值，通常设计公共电压值
在栅极信号关断的瞬间，栅极的电压变为负电压(如图中示出的Vgl)，且小于漏极的电压，漏极的初始电压为图中示出的Vp，且漏极的初始电压Vp等于源极的电压Vd。由于栅极和漏极耦合电容的作用，漏极的电压会发生跳变，跳变电压为ΔVp，使实际施加到像素电极上的电压(如图中示出的Vp’)小于源极施加的电压Vd，也即是说，实际加载到像素电极上的电压Vp’小于漏极的初始电压Vp，且Vp-Vp’＝ΔVp，且像素电极上的跳变电压为ΔVp。
正帧实际加载到像素电极上的电压绝对值为Vp-ΔVp，负帧实际加载到像素电极上的电压绝对值为Vp+ΔVp，从而使正负帧加载到像素电极上的电压的绝对值大小不同，导致最佳公共电压值(如图中示出的Vcom1)与设计公共电压值(如图中示出的Vcom2)不一致。同时由于不同灰阶下，像素电极的跳变电压ΔVp不同，调节公共电压Vcom时只能针对某一个灰阶调到最佳，而对于其他灰阶均不是最佳，从而引起闪烁不良。此外，由于不同灰阶下像素电极跳变电压ΔVp不同，导致不同灰阶直流残留电压不同，当切换画面时导致不同区域实际加载电压不同，从而加重残像不良。也即是说，当栅极以漏极之间存在耦合电容时，即便是针对某一灰阶下的公共电压值进行补偿，令实际施加到像素电极上的公共电压值可以等于设计公共电压值，也不能够保证该补偿可以适用于其他灰阶：不同灰阶的公共电压值(Vcom1)并不相等，而针对每一个灰阶分别进行补偿调节，显然会大幅增大整个显示电路的复杂程度。
根据本发明的实施例，在薄膜晶体管中设置屏蔽结构400，当开启薄膜晶体管时，大量电子从源极700流向漏极600，由于电子密度大，部分电子可以到达屏蔽结构400以及沟道区10之间的结构中，同时由于栅极200施加有高电压，在电场的作用下，上述部分电子可以到达屏蔽结构400中，在屏蔽结构400上形成电子团。当栅极信号关断的瞬间，栅极200的电压变为负电压，由于漏极600与栅极200之间电子团的屏蔽作用，从而防止栅极200与漏极600之间形成耦合电容，漏极600的电压不发生跳变，进而防止液晶显示屏发生闪烁、残像等不良现象。
下面根据本发明的具体实施例，对该薄膜晶体管的各个部分进行详细说明：
根据本发明的实施例，参考图4，屏蔽结构400(图中未示出)包括金属单元410以及绝缘层420，其中，金属单元410设置在栅绝缘层300远离栅极200的一侧，绝缘层420设置在金属单元410远离栅绝缘层300的一侧。金属单元410在衬底100上的正投影，与沟道区10在衬底100上的正投影，以及漏极600在衬底100上的正投影均具有重叠区域。金属单元410与沟道区10在衬底100上的正投影具有重叠区域(如图中示出的A)，可以在栅极200充电时，使电子能够通过沟道区10转移到金属单元410中，进而在金属单元410上形成电子团。金属单元410与漏极600在衬底100上的正投影具有重叠区域，可以使与漏极600对应区域的金属单元410上也具有上述电子团。由此，在栅极信号关断时，金属单元上的电子团能够起到屏蔽作用，防止漏极以及栅极之间产生耦合电容，从而避免应用该薄膜晶体管的液晶显示屏中的像素电极的电压发生跳变，进而防止闪烁不良以及残像不良等问题的发生。
关于绝缘层的具体材料不受特别限制，只要能够实现绝缘效果即可，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，绝缘层420可以是由二氧化硅或氮化硅形成的。
根据本发明的实施例，屏蔽结构400可以具有较薄的厚度，由此，屏蔽结构可以实现屏蔽作用，且不会影响栅极对沟道区的控制。关于屏蔽结构的具体厚度不受特别限制，本领域技术人员可以根据具体情况进行设计。
根据本发明的实施例，栅极200在衬底100上的正投影，与漏极600在衬底100上的正投影具有交叠区域，该交叠区域位于金属单元410在衬底100上的正投影之内。由此，该金属单元可以完全屏蔽漏极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及防残像不良的问题。
关于金属单元的具体长度不受特别限制，只要不与薄膜晶体管中的其他任何电极接触即可，本领域的技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，参考图4，金属单元410在衬底100上的正投影一侧的边缘，与栅极200在衬底100上的正投影一侧的边缘相齐平(如图中所示出的虚线)，金属单元410在衬底100上的正投影的另一侧的边缘，位于沟道区10在衬底100上的正投影之内。由此，金属单元可以有效的屏蔽漏极与栅极之间的耦合电容，防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题。
根据本发明的另一些实施例，参考图5，金属单元410在衬底100上的正投影，覆盖栅极200在衬底100上正投影和漏极600在衬底100上正投影之间的交叠区域(覆盖区域如图中所示出的B)，且金属单元410在衬底100上的正投影与沟道区10在衬底100上的正投影之间具有部分重叠。由此，金属单元可以完全屏蔽漏极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题。
根据本发明的实施例，参考图6，金属单元410(图中未示出)还可以包括第一金属单元411以及第二金属单元412，其中，第一金属单元411靠近漏极600设置，第二金属单元412与第一金属单元411同层设置，且靠近源极700设置。由此，设置两个金属单元，并分别对应漏极以及源极，可以屏蔽漏极与栅极之间的耦合电容，同时还可以屏蔽源极与栅极之间的耦合电容。
本领域技术人员能够理解的是，薄膜晶体管-液晶显示屏中薄膜晶体管的源极与数据线相连，漏极与像素电极相连。发明人发现，源极700与栅极200之间也会形成耦合电容，由于耦合电容的作用，使得实际施加到源极700上的电压低于数据线写入源极700的电压，进而影响最终施加到像素电极上的电压，使得像素电极的亮度降低。根据本发明的实施例，分别在靠近漏极600的位置设置第一金属单元411、在靠近源极700的位置设置第二金属单元412，可以同时屏蔽漏极与栅极之间的耦合电容，以及源极与栅极之间的耦合电容，由此，可以防止应用该薄膜晶体管的液晶显示屏发生闪烁、残像等不良，并可以更加精确的控制液晶分子的偏转。
关于第一金属单元以及第二金属单元的具体长度不受特别限制，只要不与薄膜晶体管中的其他任何电极接触即可，本领域的技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，参考图6，第一金属单元411在衬底100上的正投影一侧的边缘，与栅极200在衬底100上的正投影一侧的边缘相齐平(如图中所示出的虚线)，第一金属单元411在衬底100上的正投影另一侧的边缘，位于沟道区10在衬底100上的正投影之内。第二金属单元412在衬底100上的正投影一侧的边缘，与栅极200在衬底100上的正投影另一侧的边缘相齐平(如图中所示出的虚线)，第二金属单元412在衬底100上的正投影另一侧的边缘，位于沟道区10在衬底100上的正投影之内。由此，第一金属单元以及第二金属单元可以分别有效的屏蔽漏极与栅极、源极与栅极之间的耦合电容，防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并可以更加精确的控制液晶分子的偏转。
根据本发明的另一些实施例，参考图7，第一金属单元411在衬底100上的正投影，覆盖栅极200在衬底100上正投影和漏极600在衬底100上正投影之间的交叠区域(覆盖区域如图中所示出的B1)，且第一金属单元411在衬底100上的正投影与沟道区10在衬底100上的正投影之间具有部分重叠。第二金属单元412在衬底100上的正投影，覆盖栅极200在衬底100上正投影和源极700在衬底100上正投影之间的交叠区域(覆盖区域如图中所示出的B2)，且第二金属单元412在衬底100上的正投影与沟道区10在衬底100上的正投影之间具有部分重叠。由此，第一金属单元以及第二金属单元可以分别完全屏蔽漏极与栅极、源极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并可以更加精确的控制液晶分子的偏转。
关于第一金属单元以及第二金属单元与沟道区在衬底上正投影的重叠区域的大小不受特别限制，只要第一金属单元以及第二金属单元可以有效地屏蔽漏极与栅极、源极与栅极之间的耦合电容，且不影响栅极对沟道的控制即可。
根据本发明的实施例，第一金属单元411以及第二金属单元412分别是由孤岛状的条形金属形成的。由此，第一金属单元以及第二金属单元不与任何电极相连，不影响薄膜晶体管的使用性能。
根据本发明的实施例，该薄膜晶体管还可以包括欧姆接触层(图中未示出)，欧姆接触层设置在有源层500与源极700、漏极600之间，由此，可以使大部分电压分布在有源层，使大量的电子经过沟道区。
下面根据本发明的具体实施例，对该薄膜晶体管的工作原理进行详细说明：
根据本发明的实施例，参考图8，当开启该薄膜晶体管时，栅极施加高电压(如图中所示出的Vgh)，源极电压(如图中所示出的Vd)小于栅极电压，从而在沟道区靠近栅绝缘层的截面处形成大量电子，该电子从源极流向漏极，由于电子密度大，部分电子可以到达第一金属单元以及第二金属单元与沟道区之间的结构中，由于栅极施加有高电压，在电场的作用下，上述部分电子可以到达第一金属单元以及第二金属单元中，在第一金属单元以及第二金属单元上形成电子团。
在栅极信号关断的瞬间，栅极的电压变为负电压(如图中示出的Vgl)，且小于漏极的电压，漏极的初始电压为图中示出的Vp，且漏极的初始电压Vp等于源极的电压Vd。由于第一金属单元以及第二金属单元上电子团的屏蔽作用，使得漏极与栅极之间以及源极与栅极之间不能形成耦合电容，漏极电压以及源极电压不发生跳变，也即是说，漏极电压保持Vp不变，实际加载到像素电极上的电压等于漏极电压Vp。
正帧实际加载到像素电极上的电压绝对值为Vp，负帧实际加载到像素电极上的电压绝对值也为Vp，也即是说，正负帧实际加载到像素电极上的电压绝对值相同，最佳公共电压值Vcom1即为设计公共电压值Vcom2。如前所述，设计公共电压值不同灰阶的设计公共电压值相同，由此，在不同灰阶下，根据本发明实施例的薄膜晶体管各像素电极的最佳公共电压值也相同，从而可以防止应用该薄膜晶体管的液晶显示屏发生闪烁、残像等不良。同时，根据本发明实施例的薄膜晶体管的漏极不发生电压的跳变，由此，不同灰阶都不存在跳变电压，无直流残留电压，从而可以大幅减轻残像不良。
在本发明的一个方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面描述的薄膜晶体管，由此，该显示装置具有前面描述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该显示装置不存在闪烁不良以及残像不良的问题，具有较高的显示品质。根据本发明的实施例，该显示装置可以为薄膜晶体管-液晶显示屏。
在本发明的另一方面，本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例，由该方法制备的薄膜晶体管可以为前面描述的薄膜晶体管，由此，由该方法制备的薄膜晶体管可以具有与前面描述的薄膜晶体管相同的特征以及优点，在此不再赘述。根据本发明的实施例，参考图9，该方法包括：
S100：提供衬底
根据本发明的实施例，在该步骤中，提供衬底。关于衬底的具体材料不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，衬底可以是由玻璃构成的。
S200：在衬底上设置栅极
根据本发明的实施例，在该步骤中，在衬底上设置栅极。关于栅极的具体材料不受特别限制，只要为金属材料即可，本领域技术人员可以根据具体情况进行设计。关于栅极的形成方式也不受特别限制，本领域的技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，栅极可以是通过构图工艺形成的，具体的，可以通过光刻工艺形成。
S300：在栅极远离衬底的一侧设置栅绝缘层
根据本发明的所述，在该步骤中，在栅极远离衬底的一侧设置栅绝缘层。关于栅绝缘层的具体材料以及形成方式不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，栅绝缘层可以是由氧化硅或氮化硅构成的，栅绝缘层也可以是通过构图工艺形成的，具体的，可以通过光刻工艺形成。
S400：在栅绝缘层远离栅极的一侧设置屏蔽结构
根据本发明的实施例，在该步骤中，在栅绝缘层远离栅极的一侧设置屏蔽结构。根据本发明的实施例，屏蔽结构在衬底上的正投影，与后续步骤形成的沟道区在衬底上的正投影具有重叠区域，且屏蔽结构在衬底上的正投影，与后续步骤形成的漏极和源极的至少之一在衬底上的正投影，也具有重叠区域。由此，可以利用屏蔽结构屏蔽漏极与栅极、源极与栅极之间的耦合电容。
关于屏蔽结构的具体组成前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，该屏蔽结构可以包括金属单元以及绝缘层，其中，金属单元可以包括第一金属单元以及第二金属单元，第一金属单元与后续步骤形成的漏极相对应，第二金属单元与后续步骤形成的源极相对应。由此，第一金属单元以及第二金属单元可以分别有效地屏蔽漏极与栅极、源极与栅极之间的耦合电容，防止应用该薄膜晶体管的液晶显示屏发生闪烁、残像不良等问题，并能够提高上述液晶显示屏的亮度。
根据本发明的实施例，屏蔽结构可以是通过以下步骤形成的：首先在栅绝缘层远离栅极的一侧沉积金属层，随后基于该金属层，利用构图工艺，形成第一金属单元以及第二金属单元，最后在第一金属单元以及第二金属单元远离栅绝缘层的一侧设置绝缘层。由此，可以利用简单的生产工艺获得屏蔽结构，使应用该薄膜晶体管的液晶显示屏具有较高的显示品质。关于绝缘层的具体材料前面已经进行了详细描述，在此不再赘述。关于构图工艺的具体方式不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，可以采用光刻工艺形成第一金属单元以及第二金属单元，由此，可以同步形成第一金属单元以及第二金属单元。
关于第一金属单元以及第二金属单元的具体位置前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，参考图6，第一金属单元411在衬底100上的正投影一侧的边缘，与栅极200在衬底100上的正投影一侧的边缘相齐平(如图中所示出的虚线)，第一金属单元411在衬底100上的正投影另一侧的边缘，位于沟道区10在衬底100上的正投影之内。第二金属单元412在衬底100上的正投影一侧的边缘，与栅极200在衬底100上的正投影另一侧的边缘相齐平(如图中所示出的虚线)，第二金属单元412在衬底100上的正投影另一侧的边缘，位于沟道区10在衬底100上的正投影之内。由此，第一金属单元以及第二金属单元可以分别有效的屏蔽漏极与栅极、源极与栅极之间的耦合电容，防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并可以更加精确的控制液晶分子的偏转。
根据本发明的另一些实施例，参考图7，第一金属单元411在衬底100上的正投影，覆盖栅极200在衬底100上正投影和漏极600在衬底100上正投影之间的交叠区域(覆盖区域如图中所示出的B1)，且第一金属单元411在衬底100上的正投影与沟道区10在衬底100上的正投影之间具有部分重叠。第二金属单元412在衬底100上的正投影，覆盖栅极200在衬底100上正投影和源极700在衬底100上正投影之间的交叠区域(覆盖区域如图中所示出的B2)，且第二金属单元412在衬底100上的正投影与沟道区10在衬底100上的正投影之间具有部分重叠。由此，第一金属单元以及第二金属单元可以分别完全屏蔽漏极与栅极、源极与栅极之间的耦合电容，进一步防止应用该薄膜晶体管的液晶显示屏发生闪烁不良以及残像不良的问题，并可以更加精确的控制液晶分子的偏转。
S500：在屏蔽结构远离栅绝缘层的一侧设置有源层，有源层具有沟道区
根据本发明的实施例，在该步骤中，在屏蔽结构远离栅绝缘层的一侧设置有源层，有源层具有沟道区。根据本发明的实施例，第一金属单元以及第二金属单元在衬底上的正投影，与沟道区在衬底上的正投影均具有重叠区域，由此，在薄膜晶体管开启时，产生的电子可以通过沟道区转移到第一金属单元以及第二金属单元中，从而在第一金属单元以及第二金属单元上形成电子团。在栅极信号关断的瞬间，由于第一金属单元以及第二金属单元上电子团的屏蔽作用，可以防止漏极以及源极的电压发生跳变，进而可以防止应用该薄膜晶体管的液晶显示屏发生闪烁、残像等不良。
S600：在有源层远离屏蔽结构的一侧设置源极以及漏极
根据本发明的实施例，在该步骤中，在有源层远离屏蔽结构的一侧设置源极以及漏极。根据本发明的实施例，漏极在衬底上的正投影，以及源极在衬底上的正投影，分别与栅极在衬底上的正投影具有交叠区域，上述交叠区域分别位于第一金属单元在衬底上的正投影之内以及第二金属单元在衬底上的正投影之内。由此，第一金属单元以及第二金属单元可以完全屏蔽漏极与栅极、源极与栅极之间的耦合电容。
根据本发明的实施例，该方法还可以包括在源极、漏极与有源层之间设置欧姆接触层，由此，可以使大部分电压分布在有源层，使大量的电子经过沟道区。
关于由该方法制备的薄膜晶体管的工作原理前面已经进行了详细描述，在此不再赘述。
综上，由该方法制备的薄膜晶体管能够防止液晶显示屏发生闪烁不良以及残像不良问题。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
衬底；
栅极，所述栅极设置在所述衬底上；
栅绝缘层，所述栅绝缘层设置在所述栅极远离所述衬底的一侧；
屏蔽结构，所述屏蔽结构设置在所述栅绝缘层远离所述栅极的一侧；
有源层，所述有源层设置在所述屏蔽结构远离所述栅绝缘层的一侧，所述有源层具有沟道区；
源极以及漏极，所述源极以及所述漏极设置在所述有源层远离所述屏蔽结构的一侧，
其中，所述屏蔽结构在所述衬底上的正投影，与所述沟道区在所述衬底上的正投影具有重叠区域，且所述屏蔽结构在所述衬底上的正投影，与所述漏极和所述源极的至少之一在所述衬底上的正投影，也具有重叠区域。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述屏蔽结构包括金属单元以及绝缘层，
其中，所述金属单元设置在所述栅绝缘层远离所述栅极的一侧，
所述绝缘层设置在所述金属单元远离所述栅绝缘层的一侧。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极在所述衬底上的正投影，与所述漏极和所述源极的至少之一，在所述衬底上的正投影具有交叠区域，所述交叠区域位于所述金属单元在所述衬底上的正投影之内。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述金属单元进一步包括：
第一金属单元，所述第一金属单元靠近所述漏极设置；以及
第二金属单元，所述第二金属单元与所述第一金属单元同层设置，且所述第二金属单元靠近所述源极设置。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一金属单元在所述衬底上正投影一侧的边缘，与所述栅极在所述衬底上正投影一侧的边缘相齐平，所述第一金属单元在所述衬底上正投影的另一侧的边缘，位于所述沟道区在所述衬底上的正投影之内，
所述第二金属单元在所述衬底上正投影一侧的边缘，与所述栅极在所述衬底上正投影的另一侧的边缘相齐平，所述第二金属单元在所述衬底上正投影的另一侧的边缘位于所述沟道区在所述衬底上的正投影之内。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅极在所述衬底上正投影和所述漏极在所述衬底上正投影之间的交叠区域，位于所述第一金属单元在所述衬底上的正投影区域内，且所述第一金属单元在所述衬底上正投影与所述沟道区在所述衬底上的正投影之间具有部分重叠，
所述栅极在所述衬底上正投影和所述源极在所述衬底上正投影之间的交叠区域，位于所述第二金属单元在所述衬底上的正投影区域内，且所述第二金属单元在所述衬底上正投影与所述沟道区在所述衬底上的正投影之间具有部分重叠。
7.根据权利要求4-6任一项所述的薄膜晶体管，其特征在于，所述第一金属单元以及所述第二金属单元分别是由孤岛状的条形金属形成的。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的薄膜晶体管。
9.一种制备薄膜晶体管的方法，其特征在于，包括：
提供衬底；
在所述衬底上设置栅极；
在所述栅极远离所述衬底的一侧设置栅绝缘层；
在所述栅绝缘层远离所述栅极的一侧设置屏蔽结构；
在所述屏蔽结构远离所述栅绝缘层的一侧设置有源层，所述有源层具有沟道区；
在所述有源层远离所述屏蔽结构的一侧设置源极以及漏极，
其中，所述屏蔽结构在所述衬底上的正投影，与所述沟道区在所述衬底上的正投影具有重叠区域，且所述屏蔽结构在所述衬底上的正投影，与所述漏极和所述源极的至少之一在所述衬底上的正投影，也具有重叠区域。
10.根据权利要求9所述的方法，其特征在于，所述屏蔽结构包括金属单元以及绝缘层，所述金属单元包括第一金属单元以及第二金属单元，所述设置屏蔽结构是通过以下步骤实现的：
在所述栅绝缘层远离所述栅极的一侧沉积金属层；
基于所述金属层，利用构图工艺，形成所述第一金属单元以及所述第二金属单元；以及
在所述第一金属单元以及所述第二金属单元远离所述栅绝缘层的一侧设置所述绝缘层，
其中，所述第一金属单元靠近所述漏极设置，所述第二金属单元靠近所述源极设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810040934.6A CN108258060B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管及制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810040934.6A CN108258060B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管及制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108258060A true CN108258060A (zh) | 2018-07-06 |
| CN108258060B CN108258060B (zh) | 2022-02-08 |
Family
ID=62741329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810040934.6A Active CN108258060B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管及制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108258060B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415994A (zh) * | 2020-03-16 | 2020-07-14 | 中国科学院微电子研究所 | 一种薄膜晶体管及其制作方法 |
| WO2024066164A1 (zh) * | 2022-09-29 | 2024-04-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100533236C (zh) * | 2005-11-29 | 2009-08-26 | 中华映管股份有限公司 | 像素结构 |
| US20100270550A1 (en) * | 2009-04-27 | 2010-10-28 | Ssu-Lin Yen | Pixel Structure and the Method of Forming the Same |
| CN105097898A (zh) * | 2015-06-02 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
-
2018
- 2018-01-16 CN CN201810040934.6A patent/CN108258060B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100533236C (zh) * | 2005-11-29 | 2009-08-26 | 中华映管股份有限公司 | 像素结构 |
| US20100270550A1 (en) * | 2009-04-27 | 2010-10-28 | Ssu-Lin Yen | Pixel Structure and the Method of Forming the Same |
| CN105097898A (zh) * | 2015-06-02 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415994A (zh) * | 2020-03-16 | 2020-07-14 | 中国科学院微电子研究所 | 一种薄膜晶体管及其制作方法 |
| CN111415994B (zh) * | 2020-03-16 | 2024-01-19 | 中国科学院微电子研究所 | 一种薄膜晶体管及其制作方法 |
| WO2024066164A1 (zh) * | 2022-09-29 | 2024-04-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108258060B (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW584827B (en) | Electro-optic device and the driving method thereof, electronic machine and projection type display device | |
| US8304769B2 (en) | Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same | |
| CN104483792B (zh) | 阵列基板及显示装置 | |
| CN104865763B (zh) | 阵列基板 | |
| CN105278194B (zh) | 一种阵列基板及其制备方法、显示装置及其控制方法 | |
| CN102754021B (zh) | 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机 | |
| CN108831302A (zh) | 显示面板及显示装置 | |
| CN103513484B (zh) | 液晶阵列基板及液晶阵列基板测试方法 | |
| CN107121852B (zh) | 一种阵列基板及液晶面板 | |
| JP2001075127A (ja) | アクティブマトッリクス型液晶表示素子及びその製造方法 | |
| CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
| CN106992214A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| JP2003186050A (ja) | 低ちらつき液晶パネル | |
| CN108258060A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| CN104536225B (zh) | 液晶显示面板及液晶显示装置 | |
| CN109560111A (zh) | 有机发光显示面板和显示装置 | |
| CN106802524A (zh) | 阵列基板和液晶显示面板 | |
| CN108389557A (zh) | 显示装置及其驱动方法 | |
| CN107579079A (zh) | 一种薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| WO2011104947A1 (ja) | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 | |
| US9449562B2 (en) | Display apparatus having a micro-electro-mechanical system | |
| CN108873531A (zh) | 阵列基板及其驱动方法、液晶显示装置 | |
| CN205452295U (zh) | 薄膜晶体管、阵列基板及显示装置 | |
| CN109300920A (zh) | 阵列基板、显示面板和显示装置 | |
| CN105931606B (zh) | 栅极驱动结构和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |