CN107579079A - 一种薄膜晶体管及其制备方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN107579079A
CN107579079A CN201710854302.9A CN201710854302A CN107579079A CN 107579079 A CN107579079 A CN 107579079A CN 201710854302 A CN201710854302 A CN 201710854302A CN 107579079 A CN107579079 A CN 107579079A
Authority
CN
China
Prior art keywords
pole
bar shaped
shaped arm
tft
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710854302.9A
Other languages
English (en)
Other versions
CN107579079B (zh
Inventor
王小元
杨妮
王武
方琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710854302.9A priority Critical patent/CN107579079B/zh
Publication of CN107579079A publication Critical patent/CN107579079A/zh
Priority to US15/993,804 priority patent/US20190088751A1/en
Application granted granted Critical
Publication of CN107579079B publication Critical patent/CN107579079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板及显示装置，涉及显示技术领域，可解决提高薄膜晶体管的充电率，而导致的显示面板透光率降低的问题。该薄膜晶体管包括第一极、第二极、有源层、栅极以及栅绝缘层；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层在所述第一极或所述第二极上的正投影位于所述第一区域的部分至少部分镂空。用于提高薄膜晶体管的充电率。

Description

一种薄膜晶体管及其制备方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板及显示装置。
背景技术
目前，在液晶显示装置(Liquid Crystal Display，简称LCD)和有机电致发光二极管显示装置(Organic Light Eimtting Diode，简称OLED)中均设置有薄膜晶体管(ThinFilm Transistor，简称TFT)，用于对像素的显示进行控制，因此显示装置的性能与薄膜晶体管的性能密切相关。
为了保证显示装置的高分辨率和显示图像的变化流畅，薄膜晶体管的开态充电时间较短，短时间内像素电容的充电不足是影响显示器显示品质的一大难题。尤其是对GOA(Gate Driver on Array，阵列基板行驱动)产品，因充电时间短，加之GOA驱动能力限制，充电不足是一大难题。现有技术中常通过增大薄膜晶体管的宽长比W/L值，如增大沟道宽度W来增大开态电流Ion以提高充电率。示例的，参考图1，U型结构的薄膜晶体管的第一极10包括两个条形臂100，以及将两个条形臂100的端部相连接的连接臂200，位于第二极20和第一极10之间的有源层30形成沟道40，沟道40为U型结构，目前常通过增加条形臂100自由端的长度，即增大沟道宽度W使W/L增加。
然而，增加沟道宽度W会导致像素的像素开口率降低，从而影响显示面板的透过率，进而增加背光功耗。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板及显示装置，可解决提高薄膜晶体管的充电率，而导致的显示面板透光率降低的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，包括：第一极、第二极、有源层、栅极以及栅绝缘层；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层在所述第一极或所述第二极上的正投影位于所述第一区域的部分至少部分镂空。
优选的，所述第一极包括两个所述条形臂和一个所述连接臂，所述连接臂与两个所述条形臂的端部相连接组成U型结构；所述第二极包括一个所述条形臂，且所述条形臂位于所述U型结构的开口内。
优选的，所述第一极包括一个所述连接臂和一个所述条形臂，所述连接臂和所述条形臂相连组成L型结构；所述第二极包括一个所述条形臂，所述条形臂位于所述L型结构的开口内。
进一步优选的，所述第二极条形臂的个数少于所述第一极条形臂的个数；所述第二极为信号输入电极。
第二方面，提供一种阵列基板，包括多个上述的薄膜晶体管。
优选的，所述薄膜晶体管的第一极通过过孔与像素电极电连接，第二极与数据线电连接；或者，所述薄膜晶体管的所述第二极通过过孔与所述像素电极电连接，所述第一极与数据线电连接。
第三方面，提供另一种薄膜晶体管，包括：第一极、第二极、有源层、栅极以及栅绝缘层；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第二极条形臂的个数少于所述第一极条形臂的个数或者所述第二极不包括所述连接臂，所述第二极为信号输入电极。
优选的，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层在所述第一极或所述第二极上的正投影位于所述第一区域的部分至少部分镂空。
进一步优选的，所述第一极包括两个所述条形臂和一个所述连接臂，所述连接臂与两个所述条形臂的端部相连接组成U型结构；所述第二极包括一个所述条形臂，所述条形臂位于所述U型结构的开口内。
第四方面，提供一种阵列基板，包括多个上述的薄膜晶体管。
优选的，所述薄膜晶体管的第一极通过过孔与像素电极电连接，第二极与数据线电连接。
第五方面，提供一种显示装置，包括上述的阵列基板。
第六方面，提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层、第一极以及第二极；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向依次排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层中与所述第一区域正对的部分镂空。
优选的，在衬底基板上形成有源层、第一极以及第二极，包括：衬底基板上形成有源层薄膜；在所述有源层薄膜上形成导电薄膜；利用半透掩膜板对所述有源层薄膜和所述导电薄膜进行掩膜、曝光，并通过刻蚀工艺形成所述有源层和所述第一极、所述第二极。
第七方面，提供另一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层、第一极以及第二极；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向依次排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第二极条形臂的个数少于所述第一极条形臂的个数或者所述第二极不包括所述连接臂，所述第二极为信号输入电极。
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板及显示装置，当薄膜晶体管第一极的连接臂在栅极上的投影与栅极无重叠区域，且该连接臂与第二极的条形臂之间的区域为第一区域，有源层中与第一区域正对的部分镂空时，由于相对于现有技术，有源层在栅极上的投影与栅极的重叠面积减小，即栅线的寄生电容减小，而数据线的寄生电容不变或较小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。当薄膜晶体管第二极条形臂的个数少于第一极条形臂的个数或者第二极不包括连接臂，第二极为信号输入电极时，相对于现有技术，本发明实施例的栅线的寄生电容不变或减小，数据线的寄生电容大幅度减小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图3(a)为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图3(b)为图3(a)中AA′向剖视示意图；
图4为本发明实施例提供的一种薄膜晶体管的结构示意图三；
图5为本发明实施例提供的薄膜晶体管和现有技术提供的薄膜晶体管的栅线寄生电容的对照示意图；
图6为本发明实施例提供的薄膜晶体管和现有技术提供的薄膜晶体管的漏极与栅极的寄生电容的对照示意图；
图7为本发明实施例提供的薄膜晶体管和现有技术提供的薄膜晶体管的源极与栅极的寄生电容的对照示意图；
图8为本发明实施例提供的一种薄膜晶体管的结构示意图四；
图9为本发明实施例提供的一种薄膜晶体管的结构示意图五。
附图标记：
10-第一极；100-条形臂；20-第二极；200-连接臂；30-有源层；40-沟道；50-栅极；60-过孔；70-数据线；80-衬底基板；90-栅绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据电容公式可知，其中，ε为介电常数，S为交叠面积，d为介质厚度，在ε和d的大小不变的情况下，电容C的大小与两个电极的交叠面积成正比。本发明实施例以交叠面积来表示电容。
显示面板的寄生电容包括栅线(Gate)寄生电容Cg和数据线(Data)寄生电容Cd。通常以交叠面积产生的交叠电容代替寄生电容。
本发明实施例提供一种薄膜晶体管，如图2所示，包括：第一极10、第二极20、有源层30、栅极50以及栅绝缘层(本发明实施例附图中未示意出栅绝缘层)；第一极10包括条形臂100和与条形臂100相连的连接臂200，第二极20包括条形臂100；条形臂100沿第一方向依次排列，第一方向垂直于条形臂100的延伸方向；其中，第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且该连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30在第一极10或第二极20上的正投影位于第一区域的部分至少部分镂空。
需要说明的是，第一，对于薄膜晶体管中的第一极10和第二极20，可以是如图2所示，薄膜晶体管中的第一极10与数据线70相连，第二极20通过过孔(Via)60与像素电极相连；也可以是如图3(a)所示，第一极10通过过孔60与像素电极相连，第二极20与数据线70相连。
此处，对于第一极10和第二极20为源极还是漏极，具体与电流的流向有关。薄膜晶体管中当电流由第一极10向第二极20输入时，第一极10为源极，第二极20为漏极；当电流由第二极20向第一极10输入时，第二极20为源极，第一极10为漏极。示例的，第一极10与数据线70相连，第二极20与像素电极相连，当薄膜晶体管充电时，电流由第一极10流向第二极20，此时第一极10为源极，第二极20为漏极；当薄膜晶体管放电时，电流由第二极20流向第一极10，此时第二极20为源极，第一极10为漏极。
第二，条形臂100沿第一方向依次排列是指所有的条形臂100沿第一方向依次排列，即第一极10的条形臂100和第二极20的条形臂100都是沿第一方向依次排列。
第一极10和第二极20中与数据线70或与像素电极连接的部分为连接电极，既不是条形臂100，也不是连接臂200。在此基础上，除连接电极外，第一极10和第二极20中与条形臂100的延伸方向交叉的为连接臂200。
第三，对于第一极10包括的条形臂100的个数和连接臂200的个数不进行限定，例如可以如图2和图3(a)所示，第一极10包括两个条形臂100和一个连接臂200，连接臂200与条形臂100的两个端部相连接；也可以是如图4所示，第一极10包括一个条形臂100和一个连接臂200。
第二极20除包括条形臂100外，也可以包括连接臂200(本发明实施例附图中未示意出)。当第二极20包括连接臂200时，对于第二极20包括的条形臂100的个数不进行限定，可以根据需要进行相应设置。
第四，有源层30在第一极10或第二极20上的正投影位于第一区域的部分至少部分镂空，可以是有源层30位于第一区域的部分是全部镂空的，也可以是有源层30位于第一区域的部分是部分镂空的。
第五，本发明实施例为了便于描述，以下将与数据线70相连的一极称为漏极，将与像素电极相连的一极称为源极。
栅线的寄生电容Cg主要包括源极(S极)与栅极的寄生电容Cgs和漏极(D极)与栅极的寄生电容Cgd。由于栅线打开时，有源层(Active)处于导通状态，因而栅线的寄生电容Cg可认为是TFT处有源层30和栅线的寄生电容Cg。
由于第一极10的连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30中与第一区域正对的部分镂空，因而相对于现有技术，本发明实施例中有源层30与栅极的交叠面积减小，即栅线的寄生电容Cg减小。具体的，参考图5，栅线打开时，现有技术中如图1所示的薄膜晶体管的栅线的寄生电容Cg为图5中A所示；本发明实施例如图2所示的薄膜晶体管的栅线的寄生电容Cg为图5中B所示；本发明实施例如图3(a)所示的薄膜晶体管的栅线的寄生电容Cg为图5中C所示。从图5可以看出，图5中A的面积大于图5中B的面积和图5中C的面积。基于上述可知，相对于现有技术，本发明实施的栅线的寄生电容Cg减小。
数据线的寄生电容Cd，即为TFT处于关闭状态时，漏极与栅极的寄生电容Cdg。参考图6，现有技术中如图1所示的薄膜晶体管的数据线的寄生电容Cdg为图6中D所示；本发明实施例如图2所示的薄膜晶体管的数据线的寄生电容Cdg为图6中E所示；本发明实施例如图3(a)所示的薄膜晶体管的数据线的寄生电容Cdg为图6中F所示。从图6可以看出，图6中D的面积和图6中E的面积基本相同，但是图6中F的面积均比图6中D的面积或图6中E的面积小。基于上述可知，相对于现有技术，本发明实施例的数据线的寄生电容Cdg不变或减小。
第六，以下以第一极10包括两个条形臂100，一个连接臂200，第二极20包括一个条形臂100为例，对现有技术中的薄膜晶体管和本发明实施例的薄膜晶体管进行对比。
现有技术中，如图1所示的薄膜晶体管的沟道宽度W可近似表示为2a+b，其中，a为第二极20的条形臂100和第一极10的条形臂100沿图1中所示的横向的重叠部分在纵向的长度，b为第二电极20的条形臂100和第一电极10的连接臂200沿图1中所示的纵向的重叠部分在横向的长度。本发明实施例中如图2和图3(a)所示，由于第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且第一极10的连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30中与第一区域正对的部分镂空，因此薄膜晶体管的沟道宽度为2a′。此处，虽然本发明实施例计算沟道宽度W时，没有第一极10的连接臂200和第二极20的条形臂100之间的沟道b，但是由于第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，因而可以通过适当增加第一极10条形臂100的长度来弥补沟道宽度W中的b值，本发明实施相当于W值没有减小。由于b值较小，因而用来弥补W而增加的条形臂100的长度也很小，因此对透过率的影响可以忽略不考虑。
示例的，以55UHD Dual Gate GOA产品为例，现有技术中通常TFT的W/L设置为22μm/3.5μm。沟道长度(Length)按目前工艺能力一般取值为3.5～5μm，TFT的第一极10或第二极20的宽度(即b值)一般取值为3.5～4μm。对于55UHD Dual Gate GOA产品来说，为了降低TFT与栅线的交叠电容，b值和沟道长度均取目前工艺能力最小值3.5μm(由于不同的工厂和设备存在差异，b值和沟道长度可能取3.5μm左右)，由于W为22μm，因此a值为9.25μm，本发明实施例可以设计a′值为11μm，这样由于本发明实施例即使无沟道b，但是可以通过设计a′值为11μm弥补W值。
基于上述，参考图1和图3(a)，以现有技术中TFT的a值为9.25，b值为3.5μm和本发明实施例TFT的a′值为11μm时为例，通过计算对栅线的寄生电容Cg、源极与栅极的寄生电容Cgs以及漏极与栅极的寄生电容Cdg进行对比(寄生电容均以交叠面积表示)。现有技术中TFT的栅线的寄生电容Cg为409.6μm2，本发明实施例TFT的栅线的寄生电容Cg为345.2μm2；现有技术中TFT的源极与栅极的寄生电容Cgs为112.0μm2，本发明实施例TFT的源极与栅极的寄生电容Cgs为217.4μm2；现有技术中TFT的漏极与栅极的寄生电容Cdg为169.3μm2，本发明实施例TFT的漏极与栅极的寄生电容Cdg为60.3μm2。可以看出，本发明实施例相对于现有技术，栅线的寄生电容Cg大幅度减小。当本发明实施例的薄膜晶体管如图3(a)所示，第二极20条形臂100的个数少于第一极10条形臂100的个数，且第二极20为信号输入电极时，本发明实施例相对于现有技术，漏极与栅极的寄生电容Cdg也大幅度减小。
此外，本领域技术人员应该明白，电容对充电率的影响远大于电阻对充电率的影响。
本发明实施例提供一种薄膜晶体管，由于第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且第一极10的连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30中与第一区域对应的部分镂空，因而有源层30在栅极50上的投影与栅极50的重叠面积减小，即栅线的寄生电容Cg减小，而数据线的寄生电容Cdg不变或减小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率，且不会增加显示面板的透过率。
在此基础上，由于本发明实施例可以提高薄膜晶体管的充电率，因而在满足充电率要求的前提下，还可以适当减小条形臂100的长度，即减小沟道宽度W，增加开口率，降低背光功耗。
可选的，如图2和图3(a)所示，第一极10包括两个条形臂100和一个连接臂200，连接臂200与两个条形臂100的端部相连接组成U型结构；第二极20包括一个条形臂100，且条形臂100位于U型结构的开口内。
图2和图3(a)所示的TFT为U型TFT结构，即第一极10包围第二极20。
其中，有源层30中与所述U型结构底部正对的部分镂空，因而有源层30在栅极50上的投影与栅极50的重叠面积减小，即栅线的寄生电容Cg减小。
此处，可以如图2所示，第一极10与数据线70相连，第二极20通过过孔60与像素电极相连；也可以是如图3(a)所示，第一极10通过过孔60与像素电极相连，第二极20与数据线70相连。
在此基础上，需要说明的是，当第二极20与数据线70相连，第一极10与像素电极相连，则相对现有技术数据线70的寄生电容Cdg减小；当第二极20与像素电极相连，第一极10与数据线70相连，则相对现有技术数据线70的寄生电容Cdg不变。
本发明实施例，第一极10包括两个条形臂100和一个连接臂200组成U型结构，第二极20包括一个条形臂100时，由于有源层30中与U型结构的底部正对的部分镂空，因而相对于现有技术，本发明实施例，有源层30与栅极50的重叠面积减小，即栅线的寄生电容Cg减小，而数据线70上的寄生电容Cdg不变或减小，因而本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。
可选的，如图4所示，第一极10包括一个连接臂200和一个条形臂100，连接臂200和条形臂100相连组成L型结构；第二极20包括一个条形臂100，条形臂100位于L型结构的开口内。
其中，可以第一极10与数据线70相连，第二极20通过过孔60与像素电极相连(本发明实施例附图未示意出)；也可以是如图4所示，第一极10通过过孔60与像素电极相连，第二极20与数据线70相连。
在此基础上，需要说明的是，当第二极20与数据线70相连，第一极10与像素电极相连，则相对现有技术数据线70的寄生电容Cdg减小；当第二极20与像素电极相连，第一极10与数据线70相连，则相对现有技术数据线70的寄生电容Cdg不变。
此处，第二极20可以仅包括一个条形臂100，也可以是包括一个条形臂100和一个连接臂200，连接臂200和条形臂100相连组成L型结构。
本发明实施例，第一极10包括一个条形臂100和一个连接臂200组成L型结构，第二极20包括一个条形臂100时，由于有源层30中与L型结构的底部正对的部分镂空，因而相对于现有技术，本发明实施例，有源层30与栅极50的重叠面积减小，即栅线的寄生电容Cg减小，而数据线70上的寄生电容Cdg不变或减小，因而本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。
基于上述，需要说明的是，本发明实施例提供的薄膜晶体管中第一极10并不限于是上述的U型结构或L型结构，还可以是其它形状，例如山字型等。
优选的，如图3(a)所示，第二极20条形臂100的个数少于第一极10条形臂100的个数；第二极20为信号输入电极。
此处，第二极20为信号输入电极，即指第二极20与数据线70连接。
现有技术中，第二极20条形臂100的个数少于第一极10条形臂100的个数，第一极10为信号输入电极。本发明实施例与现有技术相比，相当于将第一极10和第二极20位置互换。
其中，数据线70的寄生电容Cdg为与数据线70相连的一极与有源层30的重叠面积。如图3(a)所示，当第一极10包括两个条形臂100和一个连接臂200，第二极20包括一个条形臂100时，参考图6，现有技术中如图1所示的薄膜晶体管的数据线70的寄生电容Cdg为图6中D所示，本发明实施例如图3(a)所示的薄膜晶体管的数据线70的寄生电容Cdg为图6中F所示。从图6可以看出，图6中F的面积比图6中D的面积小，因而相对于现有技术，本发明实施例与数据线70相连的一极与有源层30的重叠面积大幅度减小，因此数据线的寄生电容Cdg大幅度减小。
本发明实施例，由于第二极20条形臂100的个数少于第一极10条形臂100的个数，第二极20为信号输入电极，因而相对于现有技术，数据线的寄生电容Cdg减小，从而可以进一步提高薄膜晶体管的充电率。
基于上述，需要说明的是，当第二极20条形臂100的个数少于第一极10条形臂100的个数，第二极20为信号输入电极时，相对于现有技术，与数据线70相连的一极与栅极50的重叠面积减小，与像素电极相连的一极与栅极50的重叠面积增大。参考图7，当栅线打开时，现有技术中如图1所示的薄膜晶体管的源极(与像素电极相连的一极)与栅极50的寄生电容Cgs为图7中G所示，本发明实施例如图3(a)所示的薄膜晶体管的源极与栅极50寄生电容Cgs为图7中H所示。从图7中可以看出，图7中G的面积比图7中H的面积小，因而相对于现有技术，本发明实施例源极与栅极50的寄生电容Cgs增大。
像素的跳变电压Δvp为：Δvp＝Cgs(Vgh-Vgl)/(Cgs+Cst+CIc)其中，Δvp为像素的跳变电压，Vgh为栅线打开时的电压，Vgl为栅线关闭时的电压，Cst为存储电容，CIc为液晶电容。根据像素的跳变电压Δvp公式可知，源极与栅极50的寄生电容Cgs会影响像素的跳变电压Δvp，但是对于显示面板(例如ADS模式显示面板或HADS模式显示面板)而言，由于Cst很大，一般在PF级别，而Cgs在fF级别，因而即使本发明实施例中源极与栅极50的寄生电容Cgs增加，但是对于Δvp也无实质影响，并不会影响画质。
本发明实施例提供另一种薄膜晶体管，如图8所示，包括：第一极10、第二极20、有源层30、栅极50以及栅绝缘层；第一极10包括条形臂100和与条形臂100相连的连接臂200，第二极20包括条形臂100；条形臂100沿第一方向排列，第一方向垂直于条形臂100的延伸方向；其中，第二极20条形臂100的个数少于第一极10条形臂100的个数或者第二极20不包括连接臂200，第二极20为信号输入电极。
需要说明的是，第一，第二极20为信号输入电极，即指第二极20与数据线70连接。
第二，第二极20可以包括连接臂200，也可以不包括连接臂200，对此不进行限定。当第二极20不包括连接臂200时，此时第二极20只包括一个条形臂100。
此处，对于第一极10包括的条形臂100的个数和连接臂200的个数不进行限定
第三，现有技术中，第二极20条形臂100的个数少于第一极10条形臂100的个数，第一极10为信号输入电极。本发明实施例与现有技术相比，相当于将第一极10和第二极20位置互换。
栅线打开时，栅线的寄生电容Cg为有源层30和栅极50的重叠面积。以下第一极10包括两个连接臂200，一个条形臂100，第二极20包括一个条形臂100为例，对现有技术中的薄膜晶体管和本发明实施例的薄膜晶体管进行对比。参考图1和图8可以看出现有技术中栅线的寄生电容Cg和本发明实施例的栅线的寄生电容Cg基本是相同的。
数据线的寄生电容Cdg为与数据线相连的一极(本发明实施例称为漏极)与有源层30的重叠面积。现有技术中第一极10为信号输入电极，本发明实施例中第二极20为信号输入电极。参考图1和图8，可以看出现有技术如图1所示的薄膜晶体管与数据线相连的一极即第一极10与有源层30的重叠面积大于本发明实施例如图8所示的薄膜晶体管与数据线相连的一极即第二极20与有源层30的重叠面积，因此相对于现有技术，本发明实施例数据线的寄生电容Cdg大幅度减小。
示例的，参考图1和图8，现有技术中的TFT的栅线的寄生电容Cg为409.6μm2，本发明实施例TFT的栅线的寄生电容Cg为396.7μm2；现有技术中TFT的源极与栅极的寄生电容Cgs为112.0μm2，本发明实施例TFT的源极与栅极的寄生电容Cgs为284.6μm2；现有技术中TFT的漏极与栅极的寄生电容Cdg为169.3μm2，本发明实施例TFT的漏极与栅极的寄生电容Cdg为54.2μm2。可以看出，本发明实施例相对于现有技术漏极与栅极的寄生电容Cdg大幅度减小。
需要说明的是，虽然本发明实施例相对于现有技术源极与栅极的寄生电容Cgs增大，但是并不会影响画质，具体原因与上述相同，此处不再赘述。
本发明实施例提供一种薄膜晶体管，由于第二极20条形臂100的个数少于第一极10条形臂100的个数或者第二极20不包括连接臂200，第二极20为信号输入电极，因而相对于现有技术，本发明实施例的栅线的寄生电容Cg不变或减小，数据线的寄生电容Cdg大幅度减小，从而可以提高薄膜晶体管的充电率，且不会增加显示面板的透过率。
优选的，如图3(a)所示，第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且该连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30在第一极10或第二极20上的正投影位于第一区域的部分至少部分镂空。
此处，对于至少部分镂空的解释与上述相同，此处不再赘述。
本发明实施例，由于有源层30中与第一区域正对的部分镂空，因而相当于有源层30与栅极50的重叠面积减小，即减小了栅线的寄生电容，进而进一步提高了薄膜晶体管的充电率。
进一步优选的，如图8和图3(a)所示，第一极10包括两个条形臂100和一个连接臂200，连接臂200与两个条形臂100的端部相连接组成U型结构；第二极20包括一个条形臂100，条形臂100位于U型结构的开口内。
其中，如图3(a)和图8所示的TFT为U型TFT结构，即第一极10包围第二极20。
本发明实施例，由于第一极10包括两个条形臂100和一个连接臂200，第二极20包括一个条形臂100，第二极20为信号输入电极，因而相对于现有技术，信号输入电极与有源层30的重叠面积减小，即数据线的寄生电容Cdg减小，从而可以提高薄膜晶体管的充电率。
本发明实施例提供一种阵列基板，包括多个上述的薄膜晶体管。
其中，当薄膜晶体管第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且该连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30在第一极10或第二极20上的正投影位于第一区域的部分至少部分镂空时，本发明实施例优选的，薄膜晶体管的第一极10通过过孔60与像素电极电连接，第二极20与数据线电连接；或者，薄膜晶体管的第二极20通过过孔60与像素电极电连接，第一极10与数据线电连接。
基于上述，由于相对于现有技术，有源层30在栅极50上的投影与栅极50的重叠面积减小，即栅线的寄生电容Cg减小，而数据线的寄生电容Cdg不变或较小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。
当薄膜晶体管第二极20条形臂100的个数少于第一极10条形臂100的个数或者第二极20不包括连接臂200，第二极20为信号输入电极时，本发明实施例优选的，薄膜晶体管的第一极10通过过孔60与像素电极电连接，第二极20与数据线电连接。
基于上述，相对于现有技术，本发明实施例的栅线的寄生电容Cg不变或减小，数据线的寄生电容Cdg大幅度减小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率。
本发明实施例提供一种显示装置，包括上述的阵列基板。
其中，本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等，此外，显示装置还可以是显示面板。
本发明实施例提供一种显示装置，由于该显示装置包括上述的阵列基板，而阵列基板的寄生电容减小，因而可以提高薄膜晶体管的充电率。
本发明实施例提供一种薄膜晶体管的制备方法，包括：
如图3(b)所示，在衬底基板80上形成栅极50、栅绝缘层90、有源层30、第一极10以及第二极20；第一极10包括条形臂100和与条形臂100相连的连接臂200，第二极20包括条形臂100；条形臂100沿第一方向依次排列，第一方向垂直于条形臂100的延伸方向；其中，第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且该连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30中与第一区域正对的部分镂空。
其中，可以先形成栅极50，再形成栅绝缘层90，最后再形成有源层30、第一极10和第二极20；也可以先形成有源层30、第一极10和第二极20，再形成栅绝缘层90，最后再形成栅极50。
需要说明的是，本发明实施例可以在形成第一极10和第二极20的同时形成数据线70。
本发明实施例提供一种薄膜晶体管的制备方法，由于第一极10的连接臂200在栅极50上的投影与栅极50无重叠区域，且第一极10的连接臂200与第二极20的条形臂100之间的区域为第一区域，有源层30中与第一区域对应的部分镂空，因而有源层30在栅极50上的投影与栅极50的重叠面积减小，即栅线的寄生电容Cg减小，而数据线的寄生电容Cdg不变或减小，因此本发明实施例的寄生电容减小，从而可以提高薄膜晶体管的充电率，且不会增加显示面板的透过率。
优选的，在衬底基板80上形成有源层30、第一极10以及第二极20，包括：
S100、在衬底基板80上形成有源层薄膜。
其中，对于有源层薄膜的材料不进行限定，可以是非晶硅层或多晶硅层等。
S101、在有源层薄膜上形成导电薄膜。
其中，对于导电薄膜的材料不进行限定，可以是Ag(银)、Al(铝)、Mg(镁)、Cu(铜)等单质及其合金中的至少一种。
S102、如图9所示，利用半透掩膜板(Mask)同时对有源层薄膜和导电薄膜进行掩膜、曝光，并通过一次刻蚀工艺形成有源层30和第一极10、第二极20。
其中，对于半透掩膜板的类型不进行限定，例如可以是半色调掩膜版(Half ToneMask，简称HTM)；也可以是单缝隙掩膜板(Single Slit Mask，简称SSM)；当然还可以是改进型单缝隙掩膜版(Modified Single Slit Mask，简称MSM)。
本发明实施例，利用半透掩膜板通过一次构图工艺同时形成有源层30和第一极10、第二极20，相对于利用两次掩膜板分别形成有源层30和第一极10、第二极20，节省了一道掩膜工序，降低了生产成本。
本发明实施例提供另一种薄膜晶体管的制备方法，包括：第一极10、第二极20、有源层30、栅极50以及栅绝缘层90；第一极10包括条形臂100和与条形臂100相连的连接臂200，第二极20包括条形臂100；条形臂100沿第一方向依次排列，第一方向垂直于条形臂100的延伸方向；其中，如图3(a)和图8所示，第二极20条形臂100的个数少于第一极10条形臂100的个数或者第二极20不包括连接臂200，第二极20为信号输入电极。
需要说明的是，本发明实施例可以在形成第一极10和第二极20的同时形成数据线70。
在此基础上，本发明实施例还可以通过一次构图工艺同时形成有源层30和第一极10、第二极20，具体过程与上述步骤S100-S102的步骤相同，此处不再赘述。
本发明实施例提供一种薄膜晶体管的制备方法，由于第二极20条形臂100的个数少于第一极10条形臂100的个数或者第二极20不包括连接臂200，第二极20为信号输入电极，因而相对于现有技术，本发明实施例的栅线的寄生电容Cg不变或减小，数据线的寄生电容Cdg大幅度减小，从而可以提高薄膜晶体管的充电率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：第一极、第二极、有源层、栅极以及栅绝缘层；
所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向排列，所述第一方向垂直于所述条形臂的延伸方向；
其中，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层在所述第一极或所述第二极上的正投影位于所述第一区域的部分至少部分镂空。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一极包括两个所述条形臂和一个所述连接臂，所述连接臂与两个所述条形臂的端部相连接组成U型结构；
所述第二极包括一个所述条形臂，且所述条形臂位于所述U型结构的开口内。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一极包括一个所述连接臂和一个所述条形臂，所述连接臂和所述条形臂相连组成L型结构；
所述第二极包括一个所述条形臂，所述条形臂位于所述L型结构的开口内。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述第二极条形臂的个数少于所述第一极条形臂的个数；
所述第二极为信号输入电极。
5.一种薄膜晶体管，其特征在于，包括：第一极、第二极、有源层、栅极以及栅绝缘层；
所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向排列，所述第一方向垂直于所述条形臂的延伸方向；
其中，所述第二极条形臂的个数少于所述第一极条形臂的个数或者所述第二极不包括所述连接臂，所述第二极为信号输入电极。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层在所述第一极或所述第二极上的正投影位于所述第一区域的部分至少部分镂空。
7.根据权利要求5或6所述的薄膜晶体管，其特征在于，所述第一极包括两个所述条形臂和一个所述连接臂，所述连接臂与两个所述条形臂的端部相连接组成U型结构；
所述第二极包括一个所述条形臂，所述条形臂位于所述U型结构的开口内。
8.一种阵列基板，其特征在于，包括多个如权利要求1-3任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，所述薄膜晶体管的第一极通过过孔与像素电极电连接，第二极与数据线电连接；
或者，所述薄膜晶体管的所述第二极通过过孔与所述像素电极电连接，所述第一极与数据线电连接。
10.一种阵列基板，其特征在于，包括多个如权利要求5-7任一项所述的薄膜晶体管。
11.根据权利要求10所述的阵列基板，其特征在于，所述薄膜晶体管的第一极通过过孔与像素电极电连接，第二极与数据线电连接。
12.一种显示装置，其特征在于，包括如权利要求8-11任一项所述的阵列基板。
13.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成栅极、栅绝缘层、有源层、第一极以及第二极；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向依次排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第一极的连接臂在所述栅极上的投影与所述栅极无重叠区域，且该连接臂与所述第二极的所述条形臂之间的区域为第一区域，所述有源层中与所述第一区域正对的部分镂空。
14.根据权利要求13所述的制备方法，其特征在于，在衬底基板上形成有源层、第一极以及第二极，包括：
在衬底基板上形成有源层薄膜；
在所述有源层薄膜上形成导电薄膜；
利用半透掩膜板同时对所述有源层薄膜和所述导电薄膜进行掩膜、曝光，并通过一次刻蚀工艺形成所述有源层和所述第一极、所述第二极。
15.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成栅极、栅绝缘层、有源层、第一极以及第二极；所述第一极包括条形臂和与所述条形臂相连的连接臂，所述第二极包括条形臂；所述条形臂沿第一方向依次排列，所述第一方向垂直于所述条形臂的延伸方向；其中，所述第二极条形臂的个数少于所述第一极条形臂的个数或者所述第二极不包括所述连接臂，所述第二极为信号输入电极。
CN201710854302.9A 2017-09-20 2017-09-20 一种薄膜晶体管及其制备方法、阵列基板及显示装置 Active CN107579079B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710854302.9A CN107579079B (zh) 2017-09-20 2017-09-20 一种薄膜晶体管及其制备方法、阵列基板及显示装置
US15/993,804 US20190088751A1 (en) 2017-09-20 2018-05-31 Thin film transistor and manufacturing method therefor, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710854302.9A CN107579079B (zh) 2017-09-20 2017-09-20 一种薄膜晶体管及其制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN107579079A true CN107579079A (zh) 2018-01-12
CN107579079B CN107579079B (zh) 2020-07-31

Family

ID=61033572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710854302.9A Active CN107579079B (zh) 2017-09-20 2017-09-20 一种薄膜晶体管及其制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US20190088751A1 (zh)
CN (1) CN107579079B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872690A (zh) * 2019-03-27 2019-06-11 武汉华星光电半导体显示技术有限公司 显示面板
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987626A (zh) * 2006-12-26 2007-06-27 友达光电股份有限公司 薄膜晶体管结构
CN101556959A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置
US20090278131A1 (en) * 2008-05-06 2009-11-12 Kwon Do-Hyun Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method thereof
CN102315228A (zh) * 2010-07-09 2012-01-11 乐金显示有限公司 用于显示设备的阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592181C (zh) * 2007-05-30 2010-02-24 北京京东方光电科技有限公司 一种可修复的像素结构
KR20110084523A (ko) * 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8120720B2 (en) * 2009-12-03 2012-02-21 Century Display(ShenZhen)Co., Ltd. Pixel structure
US20190131459A1 (en) * 2016-04-15 2019-05-02 Sharp Kabushiki Kaisha Thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987626A (zh) * 2006-12-26 2007-06-27 友达光电股份有限公司 薄膜晶体管结构
CN101556959A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置
US20090278131A1 (en) * 2008-05-06 2009-11-12 Kwon Do-Hyun Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method thereof
CN102315228A (zh) * 2010-07-09 2012-01-11 乐金显示有限公司 用于显示设备的阵列基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872690A (zh) * 2019-03-27 2019-06-11 武汉华星光电半导体显示技术有限公司 显示面板
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111128025B (zh) * 2019-12-30 2021-11-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20190088751A1 (en) 2019-03-21
CN107579079B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
JP6933752B2 (ja) 半導体装置の作製方法
CN105405851B (zh) 薄膜晶体管基板及其制造方法
CN107579079A (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示装置
US9182640B2 (en) Display apparatus and method of manufacturing the same
CN100444004C (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
JP6735940B2 (ja) 表示装置
KR101414043B1 (ko) 박막 트랜지스터 기판
CN106950768A (zh) 像素单元及其驱动方法
CN104637952B (zh) 阵列基板及其制造方法
CN100472305C (zh) 液晶显示面板及其制造方法
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
US8618548B2 (en) Thin film transistor array panel with overlapping floating electrodes and pixel electrodes
JP6995782B2 (ja) 表示装置およびその作製方法
CN101950102A (zh) 低成本大画面广视野角高速回应液晶显示装置
JPH03163529A (ja) アクティブマトリクス表示装置
CN106068532A (zh) 电光装置和电子设备
CN106483728A (zh) 像素结构、阵列基板和显示装置
TWI236557B (en) TFT LCD and method of making the same
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
EP2741333A1 (en) Array substrate, driving method thereof and display device
CN103149754B (zh) 薄膜晶体管液晶显示器件及其制造方法
CN1979316A (zh) 叠层储存电容器结构、低温多晶硅薄膜晶体管液晶显示器
US11069814B2 (en) Transistor having vertical structure and electric device
CN106597771A (zh) 阵列基板、液晶显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant