CN102754021B - 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机 - Google Patents
有源矩阵基板、液晶面板、液晶显示装置以及电视接收机 Download PDFInfo
- Publication number
- CN102754021B CN102754021B CN201080063421.9A CN201080063421A CN102754021B CN 102754021 B CN102754021 B CN 102754021B CN 201080063421 A CN201080063421 A CN 201080063421A CN 102754021 B CN102754021 B CN 102754021B
- Authority
- CN
- China
- Prior art keywords
- holding capacitor
- mentioned
- pixel
- signal
- capacitor distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 218
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 239000011159 matrix material Substances 0.000 title claims abstract description 74
- 239000003990 capacitor Substances 0.000 claims abstract description 389
- 238000009826 distribution Methods 0.000 claims description 356
- 230000008859 change Effects 0.000 claims description 62
- 239000011521 glass Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 description 48
- 238000005755 formation reaction Methods 0.000 description 48
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 39
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 39
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 39
- 239000010410 layer Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 33
- 229920001721 polyimide Polymers 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 31
- 230000011218 segmentation Effects 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 29
- 230000009471 action Effects 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 21
- 239000010936 titanium Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 18
- 101150018075 sel-2 gene Proteins 0.000 description 18
- 229910021419 crystalline silicon Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 230000010354 integration Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000012797 qualification Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 101000894525 Homo sapiens Transforming growth factor-beta-induced protein ig-h3 Proteins 0.000 description 4
- 102100021398 Transforming growth factor-beta-induced protein ig-h3 Human genes 0.000 description 4
- 229920006397 acrylic thermoplastic Polymers 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- ISXSCDLOGDJUNJ-UHFFFAOYSA-N tert-butyl prop-2-enoate Chemical compound CC(C)(C)OC(=O)C=C ISXSCDLOGDJUNJ-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- AYNSTGCNKVUQIL-UHFFFAOYSA-N C(CCCCCCCCCCC)C=1C=CC(=C(C=1)C1=NC(=CC(=C1)N(CCN(C)C)C)C1=C(C=CC(=C1)CCCCCCCCCCCC)OC)OC Chemical compound C(CCCCCCCCCCC)C=1C=CC(=C(C=1)C1=NC(=CC(=C1)N(CCN(C)C)C)C1=C(C=CC(=C1)CCCCCCCCCCCC)OC)OC AYNSTGCNKVUQIL-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 101100495436 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CSE4 gene Proteins 0.000 description 2
- 101100309034 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RTF1 gene Proteins 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000007530 organic bases Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229960002089 ferrous chloride Drugs 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 235000013824 polyphenols Nutrition 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
- G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
一种有源矩阵基板，具备：数据信号线、扫描信号线(GLi)、与数据信号线和扫描信号线(GLi)连接的晶体管以及保持电容配线(CSLi)，在1个像素区域内形成有多个像素电极，输出用于驱动保持电容配线(CSLi)的保持电容配线信号(CS信号)的CS驱动器(46)单片地形成，在1个像素区域内，在像素电极和与该像素电极对应的保持电容配线之间形成有保持电容。由此，在像素分割方式的液晶显示装置中谋求液晶面板的窄边框化。
Description
技术领域
本发明涉及在1像素区域中设有多个像素电极的有源矩阵基板和使用该有源矩阵基板的液晶显示装置(像素分割方式)。
背景技术
为了提高液晶显示装置的γ特性的视野角依赖性(例如抑制画面的白浮等)，提出了如下液晶显示装置：将设于1像素的多个副像素控制为不同的亮度，利用这些副像素的面积灰度级来显示中间灰度级(像素分割方式，例如参照专利文献1)。
图49是示出专利文献1的液晶显示装置1000中的像素结构的一个例子的示意图。在液晶显示装置1000中，具备：配置在玻璃基板1001上的扫描信号线1002、数据信号线1003以及配置在两个信号线的交叉部附近的像素1004，像素1004包括2个副像素1005a、1005b。2个副像素1005a、1005b包括晶体管1006a、1006b和分别连接到晶体管1006a、1006b的像素电极1007a、1007b，像素电极1007a、1007b分别与保持电容配线1008a、1008b形成有电容(保持电容1009a、1009b)。此外，虽未图示，像素电极1007a、1007b在玻璃基板1001和与其相对的基板(彩色滤光片基板)面上的共用电极(相对电极)之间保持有液晶材料(液晶层)。
图50是示出与图49所示的液晶显示装置1000的像素结构对应的电等效电路的图。图49的像素电极1007a、1007b分别与图50示出的点1010a、1010b相当，在与共用电极1011之间形成有液晶电容1012a、1012b。
在上述构成中，对保持电容配线1008a、1008b提供相互不同的信号。由此，能使像素电极1007a、1007b的电位(像素电位)相互不同。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2005-189804号公报(公开日：2005年7月14日)”
发明内容
发明要解决的问题
在上述专利文献1的液晶显示装置中，保持电容配线1008a、1008b在显示区域外(液晶面板的周边区域)成束地与外部连接。图51是示出像素与保持电容配线连接的样子的电等效电路图。保持电容配线CSLj-1～CSLj+6和扫描信号线GLj～GLj+6交替配置，并且以4个为周期与保持电容配线主干CSML1～4依次连接。在此，j为0以上的整数。即，保持电容配线CSLj-1、CSLj+3与保持电容配线主干CSML1和CSML1’连接，保持电容配线CSLj、CSLj+4与保持电容配线主干CSML2和CSML2’连接，保持电容配线CSLj+1、CSLj+5与保持电容配线主干CSML3和CSML3’连接，保持电容配线CSLj+2、CSLj+6与保持电容配线主干CSML4和CSML4’连接。图50中示出的像素1004例如如图51那样配置，保持电容配线1008a、1008b分别与保持电容配线CSLj-1、CSLj对应。此外，图50示出的保持电容配线1008a、1008b分别与在图50的纸面的上下(列方向)相邻的像素中的保持电容配线共用。
保持电容配线主干的个数(N)在图51中为4个(N＝4)，但是不限于此，可以在N≥2的范围中与所需求的显示性能相应地决定。此外，N较小则能使边框尺寸变小，但是从显示性能的观点出发，N＝12程度的液晶显示装置有很多在量产。
这种由保持电容配线主干承担的电容(以下单称为“电容”)是在液晶面板内保持电容配线主干本身与其它电极和配线形成的电容以及连接到保持电容配线主干的各保持电容配线与其它电极和配线形成的电容的合计，特别会较大地受连接到保持电容配线主干的保持电容配线的个数的影响。因此，若连接到1个保持电容配线主干的保持电容配线的个数变多，则由该保持电容配线主干承担的电容就会变得非常大。另外，为了进行像素分割，保持电容配线 主干不是固定的电位而是从外部提供信号电位来进行AC驱动。而且，保持电容配线主干在图50的纸面的上下方向(列方向)上长延伸。根据这种构成，会有如下问题：来自外部的信号电位不会在保持电容配线主干和保持电容配线内迅速传递，在像素电位中产生面内分布，显示质量会降低。另外，为了防止这种问题，想到使保持电容配线主干的配线宽度变粗来使保持电容配线主干的电阻(以下单称为“电阻”)变小的方法，根据该方法，保持电容配线主干在液晶面板的周边区域中所占的面积大小会变大，导致妨碍液晶显示装置的窄边框化。
本发明鉴于上述问题，目的在于在像素分割方式的液晶显示装置中谋求液晶面板的窄边框化。
用于解决问题的方案
为了解决上述问题，本发明的有源矩阵基板的特征在于，
具备：数据信号线、扫描信号线、与上述数据信号线和扫描信号线连接的晶体管以及保持电容配线，
在1个像素区域内形成有多个像素电极，
具备单片地形成的保持电容配线驱动电路，上述保持电容配线驱动电路输出用于驱动上述保持电容配线的保持电容配线信号，
在1个像素区域内，至少在1个像素电极和与该像素电极对应的保持电容配线之间形成有保持电容，上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，对全部保持电容配线每隔1个保持电容配线设有上述保持电容配线驱动内部电路，在相邻的2个保持电容配线中，对一方保持电容配线提供从上述保持电容配线驱动内部电路输出的上述保持电容配线信号，对另一方保持电容配线提供从外部的信号源输出的信号。
根据上述构成，保持电容配线驱动电路被单片地形成，因此能省略以往的保持电容配线主干。因此能使液晶面板的边框面积变小。
另外，根据上述构成，至少在1个像素电极和与像素电极对应的保持电容配线之间形成有保持电容，因此例如在对2个像素电极写入数据信号之后，对与各个像素电极对应的保持电容配线提供相互不同的保持电容配线信号，进行电容耦合下的像素电极电位(像素电位)的上冲或者下冲，由此能使各像素电极的像素电位相互不同。由此，能使包括一方像素电极的副像素为亮副像素，包括另一方像素电极的副像素为暗副像素。即，能实现像素分割方式的液晶 显示装置。
另外，在上述有源矩阵基板中，也可以构成为上述保持电容配线驱动电路单片地形成在玻璃基板上。
另外，在上述有源矩阵基板中，也可以构成为上述保持电容配线驱动电路和扫描信号线驱动电路单片地形成。
另外，在上述有源矩阵基板中，也可以构成为上述保持电容配线驱动电路对与像素电极形成保持电容的保持电容配线提供上述保持电容配线信号，由此使从数据信号线写入该像素电极的像素电位向与该像素电位的极性相应的方向变化。
另外，在上述有源矩阵基板中，也可以构成为在1个像素区域内，形成于各像素电极和与该像素电极对应的保持电容配线之间的各保持电容相互不同。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
1个保持电容配线驱动内部电路对至少1个保持电容配线提供上述保持电容配线信号。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对全部保持电容配线每隔1个保持电容配线设有上述保持电容配线驱动内部电路，
在相邻的2个保持电容配线中，对一方保持电容配线提供从上述保持电容配线驱动内部电路输出的上述保持电容配线信号，对另一方保持电容配线提供从外部的信号源输出的信号。
由此，与对应于1个保持电容配线而设有1个保持电容配线驱动内部电路的构成相比，能减少保持电容配线驱动内部电路的数量，因此能进一步减小液晶面板的边框面积。
另外，在上述有源矩阵基板中，也可以构成为：
在1个像素区域内具备第1像素电极和第2像素电极以及与上述 扫描信号线连接的第1晶体管和第2晶体管，
上述第1像素电极通过上述第1晶体管与上述数据信号线连接，并且与上述保持电容配线形成第1保持电容，上述第2像素电极通过上述第2晶体管与上述数据信号线连接，并且与上述保持电容配线形成第2保持电容。
另外，在上述有源矩阵基板中，也可以构成为：
设各数据信号线的延伸方向为列方向，
第1像素区域和第2像素区域按该顺序在列方向上排列，并且在各像素区域内，第1像素电极和第2像素电极按该顺序在列方向上排列，
上述第1像素区域内的上述第2像素电极与上述第2像素区域内的上述第1像素电极相邻，各个像素电极与同一保持电容配线形成有保持电容。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
当对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号为有效时，与本级像素对应的保持电容配线驱动内部电路获取上述保持对象信号并保持它，
对与本级像素对应的保持电容配线提供与本级像素对应的保持电容配线驱动内部电路的输出作为上述保持电容配线信号。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
当对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号为有效时，与本级像素对应的保持电容配线驱动内部电路获取上述保持对象信号并保持它，
对与本级像素对应的保持电容配线和与比本级靠前的前级像 素对应的保持电容配线提供与本级像素对应的保持电容配线驱动内部电路的输出作为上述保持电容配线信号。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
与本级对应的保持电容配线驱动内部电路
具备：第1输入部，其输入对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号；第2输入部和第3输入部，其输入上述保持对象信号；以及输出部，其输出上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效的期间，保持输入到上述第2输入部和/或第3输入部的上述保持对象信号的电位。
另外，在上述有源矩阵基板中，也可以构成为：
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
与本级对应的保持电容配线驱动内部电路
具备：第1输入部，其输入对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号；第2输入部和第3输入部，其输入上述保持对象信号；以及输出部，其输出上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效，并且对与比上述后级像素靠后的像素对应的扫描信号线提供的扫描信号为有效时，对输入到并保持于上述第2输入部和/或第3输入部的上述保持对象信号的电位进行下拉。
另外，在上述有源矩阵基板中，也可以构成为：
还具备输入第2保持对象信号的第4输入部和第5输入部，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效，并且对与比上述后级像素靠后的像素对应的扫描信号线提供的扫描信号为有效时，利用输入到上述第4输入部和/或第5输入部的上述第2保持对象信号对输入到并保持于上述第2输入部和/或第3输入部的上述保持对象信号的电位进行下拉。
另外，在上述有源矩阵基板中，也可以构成为：
设各数据信号线的延伸方向为列方向，包括多个像素电极的像素区域在行和列方向上排列，与1个像素区域列对应设有第1数据信号线和第2数据信号线，并且与1个像素区域行对应设有1个扫描信号线，
通过晶体管连接到在列方向上相邻的2个像素区域中的一方中包括的各像素电极的数据信号线和通过晶体管连接到该2个像素区域中的另一方中包括的各像素电极的数据信号线是不同的。
另外，在上述有源矩阵基板中，也可以构成为：每次同时选择相邻的2个扫描信号线。
另外，在上述有源矩阵基板中，也可以构成为：对上述第1数据信号线和上述第2数据信号线提供相互相反极性的数据信号。
另外，在上述有源矩阵基板中，也可以构成为：
在1个像素区域内具备2个像素电极，
一方像素电极包围着另一方像素电极。
另外，在上述有源矩阵基板中，也可以构成为：
1个像素区域包括2个副像素，
包括上述一方像素电极的副像素为亮度相对较低的暗副像素，包括上述另一方像素电极的副像素为亮度相对较高的亮副像素。
另外，在上述有源矩阵基板中，也可以构成为：上述保持电容配线包括：第1保持电容配线群，其由从上述保持电容配线驱动电路输出的第1保持电容配线信号驱动；以及第2保持电容配线群，其由从外部的信号源输出的第2保持电容配线信号驱动。
另外，在上述有源矩阵基板中，也可以构成为：
对第(k-2)行保持电容配线和第k行保持电容配线提供从第k级保持电容配线驱动内部电路输出的保持电容配线信号，
对第(k-3)行保持电容配线和第(k-1)行保持电容配线提供从外部的信号源输出的信号，
对上述第k级保持电容配线驱动内部电路输入提供给第(k+3)行扫描信号线的扫描信号。
另外，在上述有源矩阵基板中，也可以构成为：从上述外部的信号源输出的信号为共用电极电位。
另外，在上述有源矩阵基板中，也可以构成为：上述第2保持电容配线信号为共用电极电位。
为了解决上述问题，本发明的液晶显示装置的特征在于，
具备上述任一有源矩阵基板，
上述保持电容配线驱动电路对与上述像素电极形成保持电容的上述保持电容配线提供上述保持电容配线信号，由此使从上述数据信号线写入该像素电极的像素电位向与该像素电位的极性相应的方向变化来进行显示。
本液晶面板的特征在于具备上述有源矩阵基板。本电视接收机的特征在于具备上述液晶显示装置以及接收电视广播的调谐部。
发明效果
如上所述，在使用本有源矩阵基板的液晶显示装置中，保持电容配线驱动电路单片地形成，在1个像素区域内，至少在1个像素电极和与该像素对应的保持电容配线之间形成有保持电容。由此，在像素分割方式的液晶显示装置中能谋求液晶面板的窄边框化。
附图说明
图1是示出本发明的液晶面板的构成例1的液晶面板113a的一部分的等效电路图。
图2是示出本发明的液晶面板的构成例1的俯视图。
图3是示出图2的A-B截面的具体例的截面图。
图4是示出图2的A-C截面的具体例的截面图。
图5是示出图2的A-B截面的其它具体例的截面图。
图6是示出本发明的液晶面板的构成例2的俯视图。
图7是示出图6的A-B截面的具体例的截面图。
图8是示意性地示出本发明的液晶显示装置的一个实施方式的俯视图。
图9是用于说明本发明的液晶显示装置的基本电驱动方法的图。
图10是示出本发明的液晶显示装置的栅极/CS驱动器的构成例1的电路图。
图11是示出构成图10的CS驱动器的保持电路的具体例的电路图。
图12是示出在图10的保持电路CSDi-1中输入输出的各种信号的时序图。
图13是示出图9的像素Pi的各种信号波形的时序图。
图14是示出图9的像素Pi+1的各种信号波形的时序图。
图15是示出变形例1的栅极/CS驱动器的构成的电路图。
图16是示出变形例1的像素Pi的各种信号波形的时序图。
图17是示出变形例1的像素Pi+1的各种信号波形的时序图。
图18是示出变形例2的像素Pi的各种信号波形的时序图。
图19是示出变形例2的像素Pi+1的各种信号波形的时序图。
图20是示出本发明的液晶显示装置的栅极/CS驱动器的构成例2电路图。
图21是示出图20的构成例2的像素Pi的各种信号波形的时序图。
图22是示出图20的构成例2的像素Pi+1的各种信号波形的时序图。
图23是示出本发明的液晶显示装置的栅极/CS驱动器的构成例3的电路图。
图24是示出图23的构成例3的像素Pp+2、像素Pp+3、像素Pp+4的各种信号波形的时序图。
图25是示意性地示出本发明的液晶显示装置的一个实施方式的俯视图。
图26是示出本发明的液晶显示装置的栅极/CS驱动器的构成例4的电路图。
图27是示出构成图26的构成例4的CS驱动器的保持电路的具体例的电路图。
图28是示出在图26的保持电路CSDi-1中输入输出的各种信号的时序图。
图29(a)和(b)是用于说明本实施方式的非晶硅TFT(a-SiTFT)的动作可靠性的评价方法的图。
图30(a)和(b)是示出本实施方式的非晶硅TFT(a-SiTFT)的动作可靠性的图。
图31是说明用于验证本发明的液晶显示装置的CS驱动器的动作可靠性的仿真电路的概略的图。
图32是示出输入仿真电路的信号的波形的图。
图33示出图27的保持电路的节点netC1、netC2的平均电位与达 到输出电位时间的关系。
图34是示出本发明的液晶显示装置的栅极/CS驱动器的构成例5的电路图。
图35是示出构成图34的构成例5中的CS驱动器的保持电路的具体例的电路图。
图36是示出在图34的保持电路CSDi-1中输入输出的各种信号的时序图。
图37示出图35的保持电路的节点netC1、netC2的平均电位与达到输出电位时间的关系。
图38是示出本发明的液晶显示装置的栅极/CS驱动器的构成例6的电路图。
图39是示出构成图38的构成例6中的CS驱动器的保持电路的具体例的电路图。
图40是示出在图38的保持电路CSDi-1中输入输出的各种信号的时序图。
图41示出图39的保持电路的节点netC1、netC2的平均电位与达到输出电位时间的关系。
图42是示出本发明的液晶面板的构成例7的一部分的等效电路图。
图43是示出本发明的液晶面板的构成例7的俯视图。
图44是示出本发明的液晶面板的构成例8的一部分的等效电路图。
图45是示出本发明的液晶面板的构成例8的俯视图。
图46是说明本发明的液晶显示装置的功能的框图。
图47是说明本发明的电视接收机的功能的框图。
图48是示出本发明的电视接收机的构成的分解立体图。
图49是示出专利文献1的液晶显示装置的像素结构的一个例子的示意图。
图50是示出与图49所示的液晶显示装置的像素结构对应的电等效电路的图。
图51是示出图49中的像素与保持电容配线的连接的样子的电等效电路图。
具体实施方式
利用附图如下说明本实施方式。此外，为了便于说明，以下设扫描信号线的延伸方向为行方向，设数据信号线的延伸方向为列方向。其中，在利用(视听)具备本液晶面板(或者使用它的有源矩阵基板)的液晶显示装置的状态下，其扫描信号线当然可以在横方向上延伸也可以在纵方向上延伸。此外，在示出液晶面板的附图中，适当省略取向限制用结构物来进行记载。
图8是示意性地示出本发明的液晶显示装置110的一个实施方式的俯视图。液晶显示装置110主要包括：有源矩阵基板111；相对基板(彩色滤光片基板)112，其被用密封材料(未图示)贴合到有源矩阵基板111；聚酰亚胺膜8、10，其利用SOF(System On Film：膜上系统)技术安装有栅极驱动器9和源极驱动器11；以及外部基板12。在此，相对基板112在图8中用虚线表示。此外，在有源矩阵基板111与相对基板112之间保持有取向膜、取向控制结构和液晶材料，图8中省略。另外，除此以外，液晶显示装置110还具备偏振膜等光学膜、背光源、其它光学部件、电路部件、用于将这些部件保持于规定的位置的外框等，图8中省略它们。
图8示出的有源矩阵基板111具有玻璃基板1、形成于玻璃基板1上的扫描信号线2、保持电容配线3、数据信号线4以及像素电极5。有源矩阵基板111上的区域能分为具有多个像素的显示区域6及其周围的周边区域7。在周边区域7设有栅极端子9a、源极端子11a，分别通过聚酰亚胺膜8、10内的配线输入来自栅极驱动器9、源极驱动器11的输出等。另外，在聚酰亚胺膜10上安装有外部基板12。在周边区域7中还具有设于玻璃基板1上的CS驱动器(保持电容配线驱动电路)13。此外，用于驱动栅极驱动器9、源极驱动器11和CS驱动器13的控制信号、电源从外部基板12等通过聚酰亚胺膜8、10和玻璃基板1上的配线(未图示)提供。
此外，在图8中，栅极驱动器9和CS驱动器13成列地设于液晶显示装置110的两端部(纸面左右端部)，但是本发明不限于此，也可以仅设于液晶显示装置110的一端部(图8的左端部或者右端部)。
(液晶面板的构成例1)
图1是示出本发明的液晶面板的构成例1中的液晶面板113a的一部分的等效电路图。如图1所示，液晶面板113a具备：在列方向(纸面上下方向)上延伸的数据信号线4x、4X、在行方向(纸面左右方向)上延伸的扫描信号线2cd、2ab、2ef、在行和列方向上排列的像素(像素区域)100～105、保持电容配线3w、3x、3y、3z以及共用电极(相对电极)com，各像素的结构是相同的构成。另外，如图1所示，包括像素100～102的像素列与包括像素103～105的像素列相邻。
在液晶面板113a中，与1个像素对应分别设有1个数据信号线和1个扫描信号线，并且在列方向上相邻的像素之间设有由两像素共用的保持电容配线。设于像素100的2个像素电极5c、5d、设于像素101的2个像素电极5a、5b以及设于像素102的2个像素电极5e、5f分别配置成一列，并且设于像素103的2个像素电极5C、5D、设于像素104的2个像素电极5A、5B以及设于像素105的2个像素电极5E、5F分别配置成一列。另外，像素电极5c和5C、像素电极5d和5D、像素电极5a和5A、像素电极5b和5B、像素电极5e和5E以及像素电极5f和5F分别在行方向上相邻。
各像素的结构是相同的，因此以下主要举像素101为例进行说明。
在像素101中，像素电极5a(第1像素电极)通过连接到扫描信号线2ab的晶体管15a(第1晶体管)与数据信号线4x连接，像素电极5b(第2像素电极)通过连接到扫描信号线2ab的晶体管15b(第2晶体管)与数据信号线4x连接，在像素电极5a和保持电容配线3x间形成有保持电容Cha，在像素电极5b和保持电容配线3y间形成有保持电容Chb，在像素电极5a和共用电极com间形成有液晶电容Cla，在像素电极5b和共用电极com间形成有液晶电容Clb。
这样，像素电极5a、5b通过连接到相同的扫描信号线2ab的各个晶体管15a、15b与相同的数据信号线4x连接，因此能分别通过晶体管15a、15b对像素电极5a、5b分别直接提供相同的信号电位(数据信号)并且，像素电极5a、5b分别与不同的保持电容配线3x、3y形成有保持电容Cha、Chb，因此例如将扫描信号线2ab的电位设为选择状态(高电平)来对像素电极5a、5b写入数据信号后，对保持电容配线3x、3y提供相互不同的保持电容配线信号，进行电容耦合引起的像素电极电位(像素电位)的上冲或者下冲，由此能使各个像素电极5a、5b的像素电位不同。能用这种方法使例如包括像素电极5a的副像素为亮副像素(亮度相对较高的像素)，包括像素电极5b的副像素为暗副像素(亮度相对较低的像素)。由此，能实现像素分割方式的液晶显示装置。
图2示出本构成例1中的液晶面板113a的具体构成。图2是示出液晶面板113a的构成例1的俯视图。在图2的液晶面板113a中，沿着像素100和像素101设有数据信号线4x，沿着像素103和像素104设有数据信号线4X，与像素100、103的边缘部中的一方重叠地设有保持电容配线3w，与像素100、103的边缘部中的另一方和像素101、104的边缘部中的一方重叠地设有保持电容配线3x，与像素101、104的边缘部中的另一方重叠地设有保持电容配线3y。另外，横穿像素100、103的中央部地配置有扫描信号线2cd，横穿像素101、104的中央部地配置有扫描信号线2ab。
另外，俯视时，在像素100中，像素电极5c、5d在保持电容配线3w、3x间在列方向上排列，在像素101中，像素电极5a、5b在保持电容配线3x、3y间在列方向上排列，在像素103中，像素电极5C、5D在保持电容配线3w、3x间在列方向上排列，在像素104中，像素电极5A、5B在保持电容配线3x、3y间在列方向上排列。
在像素101中，在扫描信号线2ab上形成有晶体管15a的源极电极16ab和漏极电极17a以及晶体管15b的源极电极16ab和漏极电极17b。这样，源极电极16ab兼作晶体管15a、15b两者的源极电极而与数据信号线4x连接。漏极电极17a与漏极引出配线18a连接，漏极 引出配线18a与电容电极19a连接，电容电极19a通过接触孔20a与像素电极5a连接。漏极电极17b与漏极引出配线18b连接，漏极引出配线18b与电容电极19b连接，电容电极19b通过接触孔20b与像素电极5b连接。
在此，电容电极19a隔着栅极绝缘膜与保持电容配线3x重叠，并且像素电极5a隔着栅极绝缘膜及层间绝缘膜与保持电容配线3x重叠，利用这些重叠的两者来形成保持电容Cha(参照图1)。同样，电容电极19b隔着栅极绝缘膜与保持电容配线3y重叠，并且像素电极5b隔着栅极绝缘膜及层间绝缘膜与保持电容配线3y重叠，利用这些重叠的两者来形成保持电容Chb(参照图1)。
此外，其它像素的构成(各构件的形状和配置以及连接关系)与像素101的构成相同。
图3是图2的A-B截面图，图4是图2的A-C截面图。如这些图所示，液晶面板113a具备有源矩阵基板111、与其相对的彩色滤光片基板(相对基板)112以及配置在两基板111、112间的液晶层114。
在有源矩阵基板111中，在玻璃基板1上形成有扫描信号线2ab和保持电容配线3x、3y，覆盖它们形成有包括作为无机材料的氮化硅的栅极绝缘膜21。在晶体管15a、15b中，晶体管的栅极电极与扫描信号线2ab形成为一体，玻璃基板1上的扫描信号线2ab的一部分发挥晶体管15a、15b的栅极电极的作用。在晶体管15a、15b的栅极绝缘膜21上形成有半导体层22ab、与半导体层22ab相接的源极电极16ab、漏极电极17a、17b、漏极引出配线18a、18b以及电容电极19a、19b，覆盖它们形成有层间绝缘膜23。虽未图示，半导体层22ab包括本征非晶硅层(i层)和掺杂有磷的n+型非晶硅层(n+层)。n+层具有在i层等的半导体材料与源极电极16ab、漏极电极17a、17b等的金属材料之间进行电连接的接触层的作用。此外，不与源极电极16ab和漏极电极17a、17b重叠的半导体层22ab(典型地为晶体管的沟道部)是通过蚀刻等除去n+层，仅有i层。层间绝缘膜23包括作为无机材料的氮化硅。在层间绝缘膜23上形成有包括ITO(铟锡氧化物)的像素电极5a、5b，而且覆盖像素电极5a、5b形成有取向 膜(未图示)。在此，用接触孔20a、20b分别挖穿层间绝缘膜23，由此像素电极5a和电容电极19a被电连接，像素电极5b和电容电极19b被电连接。
另一方面，在彩色滤光片基板112中，在玻璃基板31上形成有黑矩阵32和着色层33，在其上层形成有共用电极(com)34，再覆盖它形成有取向膜(未图示)。
在此，说明有源矩阵基板111的制造方法的一个例子。此外，该制造方法与包括非晶硅晶体管的一般有源矩阵基板的制造方法是同样的。
首先，通过使用氩气(Ar)的溅射法在玻璃、塑料等透明绝缘性基板(在图3中为玻璃基板1)上按顺序沉积钛(Ti)、铝(Al)、钛(Ti)，形成作为Ti/Al/Ti层叠膜的栅极金属膜(未图示)。此时，钛的膜厚例如为100nm(上层侧、下层侧相同)，铝的膜厚例如为300nm。形成栅极金属膜时的玻璃基板1的温度为200～300℃。
接着，用光刻法，即在作为对象的膜上形成光致抗蚀剂材料的抗蚀剂图案膜，将该抗蚀剂图案膜作为掩模来进行膜的图案化的方法，从栅极金属膜形成也发挥各晶体管的栅极电极的功能的扫描信号线2ab、保持电容配线3x、3y等。在栅极金属膜的蚀刻中用例如主要使用氯气(Cl2)的干式蚀刻法。蚀刻结束后，用含有有机碱的剥离液来除去抗蚀剂图案膜。
栅极金属膜的材料除了铝、钛以外，也可以是铟锡氧化物(ITO)、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)等的单体金属，或者也可以是在它们中含有氮、氧或者其它金属的材料。栅极金属膜可以是采用上述材料的单一的层，也可以具有层叠结构。例如，扫描信号线也可以是钛和铜的Ti/Cu/Ti层叠膜，或者铜和钼的Mo/Cu/Mo层叠膜。
作为栅极金属膜的形成方法，除了溅射法以外，也能使用蒸镀法等。栅极金属膜的厚度也没有特别限定。另外，栅极金属膜的蚀刻方法也不限于上述干式蚀刻法，也能用采用酸等蚀刻剂的湿式蚀刻法等。
然后，通过等离子体CVD(化学气相沉积)法等连续形成作为栅极绝缘膜21的氮化硅(SiNx)膜、作为本征非晶硅层(i层)的非晶硅膜、作为n+型非晶硅层(n+层)的n+型非晶硅膜。此时，氮化硅膜的膜厚例如为400nm，非晶硅膜的膜厚例如为200nm，n+型非晶硅膜的膜厚为50nm。设形成这些膜时的玻璃基板1的温度为200～300℃，成膜用的气体适当组合使用硅烷(SiH4)、氨(NH3)、氢(H2)和氮(N2)等。
接着，利用光刻法将氮化硅膜、非晶硅膜、n+型非晶硅膜图案化为规定的形状，得到栅极绝缘膜21、一次加工的非晶硅膜和n+型非晶硅膜。在此时的蚀刻中，利用例如适当组合使用氯气(Cl2)、四氟化碳(CF4)气体、氧气(O2)的干式蚀刻法。蚀刻结束后，用含有有机碱的剥离液来除去抗蚀剂图案膜。
然后，与栅极金属膜的情况同样，按顺序沉积钛(Ti)、铝(Al)、钛(Ti)，形成作为Ti/Al/Ti层叠膜的源极金属膜(未图示)。此时，钛的膜厚例如为100nm(上层侧、下层侧相同)，铝的膜厚例如为300nm。与栅极金属膜的情况同样，用光刻法从源极金属膜形成数据信号线4x、源极电极16ab、漏极电极17a、17b、漏极引出配线18a、18b和电容电极19a、19b等。在此，为了下一工序，在光刻法中所用的抗蚀剂图案膜(未图示)不除去而保留。源极金属膜的材料也可以包括与栅极金属膜同样的其它材料。
然后，对非晶硅膜、n+型非晶硅膜再次进行蚀刻加工(沟道蚀刻)，得到本征非晶硅层(i层)、n+型非晶硅层(n+层)，得到半导体层22ab。即，将为了形成数据信号线4x、源极电极16ab和漏极电极17a、17b等的图案所使用的抗蚀剂图案膜作为掩模，用干式蚀刻法对n+型非晶硅膜和非晶硅膜的一部分表面进行蚀刻。由此进行源极电极16ab和漏极电极17a、17b之间的分离。此外，在此，对非晶硅膜的一部分表面进行蚀刻是为了通过过蚀刻来可靠地除去n+型非晶硅膜等。
然后，覆盖数据信号线4x、源极电极16ab、漏极电极17a、17b、漏极引出配线18a、18b和电容电极19a、19b地形成作为层间绝缘膜 23的氮化硅膜。在此，设用等离子体CVD法形成氮化硅膜时的玻璃基板1的温度为200～300℃，成膜用的气体适当组合使用硅烷(SiH4)、氨(NH3)、氢(H2)和氮(N2)等。氮化硅膜的膜厚例如为300nm。
然后，用光刻法蚀刻成为层间绝缘膜23的氮化硅膜使其成为规定的图案，形成层间绝缘膜23和接触孔20a、20b。此时能使用与成为栅极绝缘膜21的氮化硅的蚀刻同样的方法。
然后，在层间绝缘膜23上通过溅射法等以100nm程度的膜厚形成例如ITO(铟锡氧化物)膜，用光刻法将其图案化为必要的形状，由此在像素区域中形成像素电极5a、5b。在ITO膜的蚀刻中能使用草酸(HOOC-COOH)或者氯化亚铁液等。
然后，以覆盖像素电极5a、5b的方式通过喷墨法等涂敷含有取向膜材料的溶液，形成取向膜(未图示)。
上述有源矩阵基板111的制造方法也能用于后述的液晶面板。以下为了便于说明而省略其说明。
另外，也能如图5那样构成图2的A-B截面。图5是图2示出的液晶面板113的其它构成的A-B截面图。在图5的液晶面板中，在玻璃基板1上形成有厚的栅极绝缘膜21p和薄的栅极绝缘膜21q，在像素电极5a的下层形成有厚的层间绝缘膜23p和薄的层间绝缘膜23q。栅极绝缘膜21p在晶体管15a和电容电极19a的附近被除去。另外，层间绝缘膜23p和层间绝缘膜23q为大致相互相同的平面形状，接触孔20a、20b的部分被除去。这样，能得到减少各种寄生电容、防止配线彼此短路的效果。能使栅极绝缘膜21p的膜厚例如为1000nm，栅极绝缘膜21q的膜厚例如为400nm，层间绝缘膜23p的膜厚例如为2500～3000nm，层间绝缘膜23q的膜厚例如为300nm。在此，层间绝缘膜23p包括有机材料，膜厚具有反映基底凹凸的分布。另外，层间绝缘膜23q和栅极绝缘膜21q是使用等离子体CVD法的氮化硅膜。
图5的栅极绝缘膜21p可以与栅极绝缘膜21q同样是使用等离子体CVD法的氮化硅膜或者氧化硅膜，但也可以是由SOG(旋涂玻璃) 材料制作的绝缘膜。
图5的层间绝缘膜23p、层间绝缘膜23q和接触孔20a、20b例如能如下形成。即，在形成晶体管15a后，利用等离子体CVD法形成作为层间绝缘膜23q的氮化硅膜为止与图3和图4的情况同样，然后利用使用包括感光性丙烯酸树脂的抗蚀剂材料的光刻法首先形成感光性丙烯酸树脂膜，将感光性丙烯酸树脂膜作为掩模对氮化硅膜进行蚀刻，能得到层间绝缘膜23p、层间绝缘膜23q和接触孔20a、20b。在此，不除去感光性丙烯酸树脂膜地加以热处理等将其原样用作层间绝缘膜23p。此时的氮化硅膜的蚀刻能与图3和图4的情况同样地进行。
图5的栅极绝缘膜21p是由SOG(旋涂玻璃)材料形成的绝缘膜，对通过涂敷含有SOG材料的溶液和热处理等而得到的膜用光刻法来进行图案化而得到。
此外，层间绝缘膜23p也同样可以是例如由SOG(旋涂玻璃)材料形成的绝缘膜，另外，栅极绝缘膜21p、层间绝缘膜23p中也可以含有丙烯酸树脂、环氧树脂、聚酰亚胺树脂、聚氨酯树脂、酚醛树脂和硅氧烷树脂中的至少1种。
(液晶面板的构成例2)
在此，保持电容Cha、Chb也可以由图6示出的构成形成。图6是示出本发明的液晶面板的构成例2的俯视图。在图6的液晶面板113b中，在像素101中，相对于图2的构成例1的液晶面板113a还设有接触电极26a、26b和接触孔27a、27b。在此，接触电极26a、26b与漏极引出配线18a、18b形成于同层。晶体管15a的漏极电极17a通过漏极引出配线18a及接触孔27a与像素电极5a连接，而且像素电极5a通过接触孔20a与电容电极19a连接。在此，电容电极19a隔着栅极绝缘膜与保持电容配线3x重叠，像素电极5a隔着栅极绝缘膜及层间绝缘膜与保持电容配线3x重叠，由这些重叠的两者形成保持电容Cha(参照图1)。
同样，晶体管15b的漏极电极17b通过漏极引出配线18b及接触孔27b与像素电极5b连接，而且像素电极5b通过接触孔20b与电容电 极19b连接。并且，电容电极19b隔着栅极绝缘膜与保持电容配线3y重叠，像素电极5b隔着栅极绝缘膜及层间绝缘膜与保持电容配线3y重叠，由这些重叠的两者形成保持电容Chb(参照图1)。
图7是图6的A-B截面图。如图7所示，电容电极19a与漏极引出配线18a及接触电极26a形成于同层，隔着栅极绝缘膜21与保持电容配线3x重叠，通过接触孔20a与像素电极5a连接。另外，像素100的电容电极19d同样隔着栅极绝缘膜21与保持电容配线3x重叠，通过接触孔20d与像素电极5d连接。由此，在电容电极19a和保持电容配线3x之间形成保持电容Cha(参照图1)，在电容电极19d和保持电容配线3x之间形成保持电容Chd(参照图1)。根据该构成，与图2示出的构成例1相比，漏极引出配线18a、18b等没有横穿像素电极5a、5b的整体，因此能谋求作为液晶显示装置的开口率的提高，特别适合。
下面说明本发明的液晶显示装置110的驱动方法。图9是用于说明图8示出的液晶显示装置110的基本电驱动方法的图。液晶显示装置110具备：显示部41、显示控制电路42、源极驱动器(数据信号线驱动电路)43、栅极/CS驱动器(扫描信号线/保持电容配线驱动电路)44。在显示部41中，设有n个源极线(数据信号线)、m个栅极线(扫描信号线)、m+1个CS线(保持电容配线)以及m×n个像素。在图9中，作为代表记载有源极线SL1、SLj(j为1以上n以下的整数)、SLj+1、SLn、栅极线GL1、GL2、GLi(i为1以上m以下的整数)、GLi+1、GLm、与源极线和栅极线的交叉部对应配置的像素P1、P2、Pi、Pi+1、Pm以及CS线CSL0、CSL1、CSLi-1、CSLi、CSLi+1、CSLm-1、CSLm等。另外，如图9那样，像素Pi包括副像素PAi和副像素PBi这2个副像素。像素P1、P2、Pi+1、Pm也同样。此外，在液晶显示装置110中，例如m＝1080，n＝5760，但是不限于此。而且，液晶显示装置110有时会具备电容配线主干47(后述)，但是在此未图示。
显示控制电路42接受从外部发送的数据信号DAT和定时控制信号TS，输出数字视频信号DV、用于控制在显示部41中显示图像 的定时的源极开始脉冲信号SSP、源极时钟信号等源极控制信号SCTL、栅极开始脉冲信号GSP以及栅极时钟信号等栅极控制信号GCTL。
源极驱动器43从显示控制电路42接受数字视频信号DV、用于控制在显示部41中显示图像的定时的源极开始脉冲信号SSP以及源极时钟信号等源极控制信号SCTL，为了对显示部41内的各像素的液晶电容进行充电而对各源极线SL1～SLn提供驱动用的数据信号。
栅极/CS驱动器44接受从显示控制电路42输出的栅极开始脉冲信号GSP和栅极控制信号GCTL，对各栅极线提供栅极信号(扫描信号)，对各CS线提供CS信号(保持电容配线信号)。在此，栅极线和CS线为顺序驱动的方式，不进行隔行扫描。即，栅极线按从GL1到GLm的顺序进行顺序驱动。
另外，在本实施方式中，栅极/CS驱动器44成列地设于液晶显示装置110的两端部(在图9中为纸面左右侧端部)。此外，在本发明的液晶显示装置110中，栅极/CS驱动器44也可以设于液晶显示装置110的单侧端部(在图9中为纸面左右任一端部)。后述的各栅极/CS驱动器也同样。
此外，在图9中，概略地示出液晶显示装置110所具有的源极驱动器43、栅极/CS驱动器44、显示控制电路42对液晶显示装置110的驱动，省略用于驱动源极驱动器43、栅极/CS驱动器44等的电源、配线等和其它的控制信号。另外，也省略用于对共用电极(com)提供信号电位的配线等。
(CS驱动器的构成例1)
图9示出的2个栅极/CS驱动器44是同样的构成，因此以下举例说明其中的1个。图10是示出本发明的液晶显示装置110的栅极/CS驱动器44的构成例1的电路图。栅极驱动器45使用SOF(膜上系统)技术安装于聚酰亚胺膜(未图示)上。聚酰亚胺膜由ACF(各向异性导电膜)连接到玻璃基板1(参照图8)，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45 也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器46一体化(单片化)地形成在玻璃基板1上。即，CS驱动器46单片地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。
在图10中，i、m记载为偶数。栅极驱动器45接受从显示控制电路42输出的栅极开始脉冲信号GSP和栅极控制信号GCTL，对各栅极线GL1～GLm+2输出驱动电压信号(栅极信号)。在此，栅极线GLm+1、GLm+2是与像素的充电控制没有直接关系的栅极线(伪栅极线)，栅极线GLm+2对CS驱动器46传送所需的信号。另外，图中的m为偶数，即在本构成例1中，除了伪栅极线以外的栅极线包括偶数个。不过，本发明不限于此，作为其它构成例，除了伪栅极线以外的栅极线也可以包括奇数个，在这种情况下，只要在图10的构成中根据需要调整栅极线和伪栅极线的个数即可。
提供给电容配线主干47的信号COM(第2保持电容配线信号)由配线的分支提供给CSL0、CSL2、CSLi-2、CSLi、CSLi+2、CSLm-2、CSLm等偶数行的CS线(第2保持电容配线群)。对CSL1、CSL3、CSLi-1、CSLi+1、CSLm-1等奇数行的CS线(第1保持电容配线群)提供用CSD1、CSD3、CSDi-1、CSDi+1、CSDm-1等表示的构成CS驱动器46的内部电路(保持电容配线驱动内部电路；以下也称为“保持电路”)的输出信号(第1保持电容配线信号)。即，保持电路对全部CS线每隔1线(奇数行)对应设置。其中，作为其它形态，保持电路也可以对全部CS线每隔1线(偶数行)对应设置。此外，在以下的各CS驱动器的构成中，也能将保持电路的输出信号表示为“第1保持电容配线信号”，将输入第1保持电容配线信号的CS线表示为“第1保持电容配线群”，将从外部的信号源输出并提供给电容配线主干47的信号表示为“第2保持电容配线信号”，将输入第2保持电容配线信号的CS线表示为“第2保持电容配线群”。在以下的说明中，作为本发明的保持电路的代表举例说明保持电路CSDi-1等，但是其它级保持电路也同样。
如图10所示，CS驱动器46构成为包括多个保持电路，具备接 受来自外部的信号SEL1、SEL2、VDD、VSS的端子，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号，并且接受栅极驱动器45的输出(栅极信号)。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子sel1、sel2、vdd、vss，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。另外，保持电路CSDi-1具备输入端子s，输入端子s与栅极线GLi+2连接，接受栅极驱动器45的输出(栅极信号)。保持电路CSDi-1的输出(CS信号)通过输出端子cs输入到CS线CSLi-1。此外，在此所说的端子指电路上的点，在实器件形态中可以设有也可以不设有相应的连接用的端子形状。在此所说的端子也可以只是相应的配线上的一点。在本说明书中，端子一词用法相同。
图11是示出构成CS驱动器46的保持电路的具体例的电路图。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1包括4个晶体管MS1、MS2、MG、MH。在此，这些晶体管是形成在玻璃基板上的非晶硅TFT。
对保持电路CSDi-1的端子s(第1输入部)、sel1(第2输入部)、sel2(第3输入部)、vdd、vss分别输入来自外部的信号S、SEL1(保持对象信号)、SEL2(保持对象信号)、VDD、VSS，从端子cs输出CS信号。
在晶体管MS1中，栅极电极与保持电路CSDi-1的端子s连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1连接。在晶体管MG中，栅极电极与节点netC1连接，源极电极与端子vdd连接，漏极电极与输出端子cs连接。
在晶体管MS2中，栅极电极与保持电路CSDi-1的端子s连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2连接。在晶体管MH中，栅极电极与节点netC2连接，源极电极与输出端子cs连接，漏极电极与端子vss连接。
图12是示出在保持电路CSDi-1中输入输出的各种信号的时序 图。在此，也举出图10的保持电路CSDi-1作为保持电路的一个例子。在图12中，设横轴为时间，纵轴为电位，纸面上侧为正方向。特别是关于作为横轴的时间，按每1H(水平扫描期间)时间加入纵线作为表示定时的标尺。作为纵轴的电位一并示出成为基准电位的GND电平和成为共用电极(com)的电位的COM。在后述的时序图中也是与此同样的记载。此外，在本实施方式的液晶显示装置110中，例如以120Hz的帧速率驱动，1H(水平扫描期间)为7.4μs，2H为14.8μs，1F(帧，垂直扫描期间)为8.3ms时间，而本发明不限于此。
图12示出信号S、SEL1、SEL2、VDD、VSS、netC1、netC2、CS的波形。在该图中，V(netC1)、V(netC2)分别表示节点netC1、netC2的电位，CS表示从保持电路CSDi-1的端子cs输出的CS信号。另外，信号S表示从栅极线GLi+2分支并输入端子s的信号。此外，在以下的说明中，与netC1、netC2的情况同样，在表示配线、节点等特定部位的信号、电位时，将该配线、节点名用括号包围，在前面标注V来表示。
信号S的波形以1帧(垂直扫描期间)为周期变化。在此，1帧中有1次在2H(水平扫描期间)的期间为高电位的状态。在其它期间为低电位的状态。将高电位时的电位表示为Vgh，低电位时的电位表示为Vgl。SEL1、SEL2的信号波形按每1帧交替重复高电位的状态和低电位的状态。SEL1、SEL2设高电位时的电位为Vselh，低电位时的电位为Vsell。SEL1、SEL2的相位相互错开180°。此外，虽未图示，为了不影响显示，希望SEL1、SEL2分别使电位变化的定时在不对像素电极进行电位的写入的期间即回扫期间进行。VDD、VSS的电位是固定的，各自的值表示为Vcsh、Vcsl。如图12所示，CS信号在值Vcsh、Vcsl间变动。
在此，也参照图11说明保持电路CSDi-1的动作，S承担保持电路CSDi-1的开始脉冲的作用，当与比本级靠后的后级像素对应的栅极线GLi+2的信号电位(栅极信号)为有效(选择状态)时，信号S的电位从Vgl升到Vgh，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向SEL1、SEL2的电位接近。当S为Vgh之后经过2H 后，S的电位再次降到Vgl时，晶体管MS1、MS2为截止状态，节点netC1、netC2的电位与SEL1、SEL2的电位无关地保持晶体管MS1、MS2截止时的电位。
SEL1、SEL2的相位错开180°，因此节点netC1、netC2的电位是一方为高的状态(选择状态)，另一方为低的状态(非选择状态)。与此对应，晶体管MG、MH也是一方为选择状态，另一方为非选择状态。输出的CS信号的电位与节点netC1、netC2的电位相应地变化，但是端子cs与显示部的CS线连结，充电耗费时间，因此其变化比节点netC1、netC2缓慢。CS信号的电位与晶体管MG、MH的选择/非选择的状态相应，当经过一定时间时，大致稳定在Vcsh或者Vcsl的电位附近。节点netC1、netC2发挥保持部的功能，因此即使SEL1、SEL2的电位变化，也会保持电位直到下次S的电位发生变化，即保持电位大致1帧时间，其结果是，CS信号的电位被保持。
举出具体例，在连续的第1帧、第2帧中，在第1帧中，在时刻t1，S为Vgh时，晶体管MS1、MS2为导通状态，端子sel1和节点netC1导通，节点netC1的电位升高，并且端子sel2和节点netC2导通，节点netC2的电位降低。晶体管MG由于节点netC1的高电位而为导通状态，晶体管MH由于节点netC2的低电位而为截止状态，由此CS信号的电位接近VDD的电位Vcsh。
在第2帧中，在时刻t1+1F，S为Vgh时，晶体管MS1、MS2为导通状态，端子sel1和节点netC1导通，节点netC1的电位降低，并且端子sel2和节点netC2导通，节点netC2的电位升高。晶体管MG由于节点netC1的低电位而为截止状态，晶体管MH由于节点netC2的高电位而为导通状态，由此CS信号的电位接近VSS的电位Vcsl。
在保持电路CSDi-1中交替重复上述第1帧、第2帧的动作。
此外，更准确地说，节点netC1、netC2的电位均为值Vselh、Vsell的范围内，但是视电路构成、晶体管的特性而有时节点netC1、netC2的电位不会完全达到Vselh、Vsell。特别是在晶体管为非晶硅TFT的情况下，由于迁移率低等原因，有时充电能力不足，节点netC1、netC2的电位不会充分达到。
图13是示出图9中所示的像素Pi的各种信号波形的时序图，与偶数级栅极线GLi对应。另外，图14是示出像素Pi+1中的各种信号波形的时序图，与奇数级栅极线GLi+1对应。此外，i为偶数。在图13和图14中也与图12同样，特别是关于作为横轴的时间，按每1H(水平扫描期间)时间加入纵线作为表示定时的标尺。作为纵轴的电位一并示出成为基准电位的电位GND和成为共用电极(com)的电位的COM。在以下的时序图中也同样。另外，图13、图14的第1帧、第2帧分别与图12的第1帧、第2帧对应，时刻t2是比时刻t1早2H的时刻。即有(时刻t2)＝(时刻t1-2H)的关系。此外，以下举例示出像素Pi、像素Pi+1及其周边的信号变化，而其它级像素及其周边除了各级的依次扫描引起整体的定时错开以外是同样的。
在图13中，V(GLi)表示栅极线GLi的电位，V(SLj)表示源极线SLj的电位，V(CSLi-1)表示CS线CSLi-1的电位，V(CSLi)表示CS线CSLi的电位，V(PAi)、V(PBi)分别表示副像素PAi、PBi的像素电位。如图9所示，具有副像素PAi、PBi的像素Pi由栅极线GLi、源极线SLj、CS线CSLi-1、CSLi进行充电控制。此外，源极线SLj可以是任意的线，j能在1～n的范围内任意决定。
首先说明图13的第1帧。栅极线GLi的电位(栅极信号)在时刻t2上升。源极线SLj的电位(数据信号)以共用电极(com)的电位COM为基准，按每帧切换为比COM靠高电位侧、低电位侧，但是详细的电位根据要显示的视频信号而变化。在第1帧中，示出了源极线SLj的电位处于比COM靠正侧(正极性)的情况。保持电路CSDLi-1在栅极线GLi+2为有效(选择状态)的定时开始动作(参照图12)，因此CS线CSLi-1的电位在时刻t2+2H(＝时刻t 1)开始电位变化。在此，如图12所示，输入保持电路CSDLi-1的SEL 1的电位为高电位，因此CS线CSLi-1的电位向正侧变化。
此外，如图10所示，CS线CSLi与电容配线主干47连接，被提供固定的电位(COM)，因此CS线CSLi的电位不变化。
在副像素PAi中，从时刻t2到t2+2H栅极线GLi的电位为高电位(Vgh)，因此直接写入源极线SLj的电位(数据信号)。在时刻t2 +2H以后，栅极线GLi的电位变为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电。即，副像素PAi为悬浮状态。在此，如图9所示，在副像素PAi中，在像素电极与CS线CSLi-1之间形成有保持电容(电容耦合)，因此副像素PAi的电位在晶体管截止后受CS线CSLi-1的电位变动(低电位→高电位)的影响而向正侧上冲。这种电容耦合驱动引起像素电位的变化的大小ΔV由ΔV＝(Vcsh-Vcsl)×K提供。在此，K＝CCS/(CCS+CLC)，CCS、CLC分别是在相应的副像素(在此为PAi)所具有的像素电极与CS线(在此为CSLi-1)及共用电极(com)之间分别实际形成的电容(分别为保持电容、液晶电容)。在此，作为实际形成的电容，例如也可以是CS线具有电容电极，通过该电容电极在像素电极与CS线之间形成有保持电容。后述的式中的K也同样。
此外，在副像素PBi中，在像素电极与CS线CSLi之间形成有保持电容，但是CS线CSLi的电位是固定的，因此在时刻t2+2H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
下面说明第2帧。栅极线GLi的电位在时刻t2+1F上升。在第2帧中，源极线SLj的电位比COM靠负侧(负极性)。另外，如图12所示，输入保持电路CSDLi-1的SEL2的电位为高电位，因此CS线CSLi-1的电位向负侧变化。
此外，如图10所示，CS线CSLi与电容配线主干47连接，被提供固定的电位(COM)，因此CS线CSLi的电位不变化。
从时刻t2+1F到t2+1F+2H为止栅极线GLi的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi、PBi。在时刻t2+1F+2H以后，栅极线GLi的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电。即，副像素PAi为悬浮状态。在此，如图9所示，在副像素PAi中，在像素电极与CS线CSLi-1之间形成有保持电容(电容耦合)，因此副像素PAi的电位在晶体管截止后受CS线CSLi-1的电位变动(高电位→低电位)的影响而向负侧下冲。此时的副像素PAi的电位的变化的大小ΔV与第1帧同样，由(Vcsh-Vcsl)×K提供。
此外，在副像素PBi中，在像素电极与CS线CSLi之间形成有保持电容，但是CS线CSLi的电位是固定的，因此在时刻t2+1F+2H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
像素Pi的数据信号电位的写入(充电)动作重复上述第1帧、第2帧的动作。
根据上述动作，尽管从相同的源极线SLj以相同的定时对副像素PAi、PBi提供数据信号，也能使副像素PAi、PBi的电位相互不同。因此，在液晶显示装置为常黑的显示模式的情况下，能利用与共用电极(com)的电位COM的电位差使副像素PAi为亮副像素，使副像素PBi为暗副像素。由此，能实现像素分割方式的液晶显示装置。
下面用图14说明与奇数级栅极线GLi+1对应的像素Pi+1中的电位变化。
在图14中，V(GLi+1)表示栅极线GLi+1的电位，V(SLj)表示源极线SLj的电位，V(CSLi)表示CS线CSLi的电位，V(CSLi+1)表示CS线CSLi+1的电位，V(PAi+1)、V(PBi+1)分别表示副像素PAi+1、PBi+1的像素电位。
如图9所示，具有副像素PAi+1、PBi+1的像素Pi+1由栅极线GLi+1、源极线SLj、CS线CSLi、CSLi+1进行充电控制。此外，j能在1～n的范围内任意决定。
在第1帧中，示出源极线SLj的电位(数据信号)处于比COM靠正侧(正极性)的情况。
保持电路CSDLi+1在栅极线GLi+4为有效(选择状态)的定时开始动作，因此CS线CSLi+1的电位在时刻t2+4H开始电位变化。在此，如图12所示，输入保持电路CSLi+1的SEL1的电位为高电位，因此CS线CSLi+1的电位向正侧变化。
此外，如上所述，CS线CSLi与电容配线主干47连接，被提供固定的电位(COM)，因此CS线CSLi的电位不变化。
从时刻t2+1H到t2+3H为止栅极线GLi+1的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi+1、PBi+1。在时刻t2+3H以后，栅极线GLi+1的电位为低电位 (Vgl)，因此对应的晶体管为截止状态，不进行充放电。即，副像素PBi+1为悬浮状态。在此，如图9所示，在副像素PBi+1中，在像素电极与CS线CSLi+1之间形成有保持电容形成(电容耦合)，因此副像素PBi+1的电位在晶体管截止后，受时刻t2+4H的CS线CSLi+1的电位变动(低电位→高电位)的影响而向正侧上冲。此时的副像素PBi+1的电位的变化的大小ΔV由ΔV＝(Vcsh-Vcsl)×K提供。
此外，在副像素PAi+1中，在像素电极与CS线CSLi之间形成有保持电容，但是CS线CSLi的电位是固定的，因此在时刻t2+3H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
下面说明第2帧。栅极线GLi+1的电位在时刻t2+1F+1H上升。在第2帧中，源极线SLj的电位比COM靠负侧(负极性)。如图12所示，输入保持电路CSDLi+1的SEL2的电位为高电位，因此CS线CSLi+1的电位向负侧变化。
此外，如上所述，CS线CSLi与电容配线主干47连接，被提供固定的电位(COM)，因此CS线CSLi的电位不变化。
从时刻t2+1F+1H到t2+1F+3H为止栅极线GLi+1的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi+1、PBi+1。在时刻t2+1F+3H以后，栅极线GLi+1的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电。即，副像素PBi+1为悬浮状态。在此，如图9所示，在副像素PBi+1中，在像素电极与CS线CSLi+1之间形成有保持电容(电容耦合)，因此副像素PBi+1的电位在晶体管截止后受CS线CSLi+1的电位变动(高电位→低电位)的影响而向负侧下冲。此时的副像素PBi+1的电位的变化的大小ΔV与第1帧同样由(Vcsh-Vcsl)×K提供。
此外，在副像素PAi+1中，在像素电极与CS线CSLi+1之间形成有保持电容，但是CS线CSLi+1的电位是固定的，因此在时刻t2+1F+3H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
像素Pi+1中的数据信号电位的写入(充电)动作重复上述第1 帧、第2帧的动作。
根据上述动作，尽管从相同的源极线SLj以相同的定时对副像素PAi+1、PBi+1提供数据信号，也能使副像素PAi+1、PBi+1的电位不同。因此，在液晶显示装置为常黑的显示模式的情况下，能利用与共用电极(com)的电位COM的电位差使副像素PAi+1为暗副像素，使副像素PBi+1为亮副像素。由此，能实现像素分割方式的液晶显示装置。
如以上所示，在本发明的液晶显示装置110中，液晶面板113a在玻璃基板1上具有包括多个保持电路(保持电容配线驱动内部电路)的CS驱动器(保持电容配线驱动电路)以及保持电容配线主干，对CS线(保持电容配线)输入来自保持电路的输出或者将提供给保持电容配线主干的信号分割的输出作为CS信号(保持电容配线信号)。在此，保持电容配线主干从外部输入固定的电位(例如COM)来进行DC驱动，不进行AC驱动。因此，与图51示出的现有构成相比，保持电容配线主干能使配线宽度大幅度变细。这是由于保持电容配线主干和保持电容配线内的信号延迟难以对显示造成影响。另外，保持电路如图11所示包括4个TFT，因此能使CS驱动器的电路构成简化。而且，也可以使传输用于驱动保持电路的信号SEL1、SEL2、VDD、VSS的配线变细，因此能使有源矩阵基板上的CS驱动器的占用面积变小。此外，这些配线可以变细的原因如下：在电路构成上，能使传递信号SEL1、SEL2的选择用配线46a、选择用配线46b所具有的线电容变小，并且信号SEL1、SEL2仅在回扫期间使电位变动，VDD、VSS为固定的电位即可。
因此，根据上述构成，能以小的占用面积制造用于对CS线提供CS信号的电路和配线，因此不会妨碍液晶面板和具备它的液晶显示装置的窄边框化。即，在电容耦合方式的像素分割方式的液晶显示装置中也能使边框变小。
(变形例1)
下面说明上述构成例1的栅极/CS驱动器44的变形例1。在上述构成例1中，构成为使栅极线GLi的电位(扫描信号)在2H(水平 扫描期间)的期间为高电位(Vgh)来对对应的像素提供数据信号，但是不限于此，也可以根据所要求的液晶显示装置的尺寸、分辨率、帧速率等标准来使高电位期间为例如1H或者3H以上。在使高电位期间为1H的情况下，即使使输入保持电路CSDi-1的栅极信号为GLi+1也能实现像素分割方式的液晶显示装置。图15是表示该构成的栅极/CS驱动器的电路图，图16和图17分别是示出应用图15的栅极/CS驱动器的情况下的像素Pi、Pi+1的各种信号波形的时序图。
根据该变形例1的构成，如图16所示，对于像素Pi，副像素PAi的电位在第1帧中在时刻t2+1H受CS线CSLi-1的电位变动(低电位→高电位)的影响，向正侧上冲ΔV的大小，在第2帧中，在时刻t2+1F+1H受CS线CSLi-1的电位变动(高电位→低电位)的影响，向负侧下冲ΔV的大小。此外，与图13同样，副像素PBi的电位在晶体管截止后的悬浮状态下不变化。由此，能使副像素PAi为亮副像素，副像素PBi为暗副像素。
另外，如图17所示，对于像素Pi+1，副像素PBi+1的电位在第1帧中在时刻t2+3H受CS线CSLi+1的电位变动(低电位→高电位)的影响，向正侧上冲ΔV的大小，在第2帧中，在时刻t2+1F+3H受CS线CSLi+1的电位变动(高电位→低电位)的影响，向负侧下冲ΔV的大小。此外，副像素PAi+1的电位与图13同样在晶体管截止后的悬浮状态下不变化。由此，能使副像素PAi+1为暗副像素，副像素PBi+1为亮副像素。
(变形例2)
下面说明上述构成例1的栅极/CS驱动器44的变形例2。在变形例2中，使图12示出的信号SEL1(保持对象信号)、SEL2(保持对象信号)的电位反转。即，在第1帧中，使SEL1为低电位(Vsell)，SEL2为高电位(Vselh)，在第2帧中，使SEL1为高电位(Vselh)，SEL2为低电位(Vsell)。由此，虽未图示，但是图12示出的CS信号的电位变化发生反转。图18和图19是分别示出采用上述CS信号的情况下的像素Pi、Pi+1中的各种信号波形的时序图。
关于像素Pi，在第1帧中，如图18所示，从时刻t2到t2+2H为 止栅极线GLi的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi、PBi，在时刻t2+2H以后，栅极线GLi的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电而成为悬浮状态。在副像素PAi为悬浮状态时，受C S线CSLi-1的电位变动(高电位→低电位)的影响，副像素PAi的电位向负侧下冲ΔV的大小。此外，在副像素PBi中，在像素电极与CS线CSLi之间形成有保持电容，但是CS线CSLi的电位是固定的，因此在时刻t2+2H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
在第2帧中，源极线SLj和CS线CSLi-1的电位的高低电平与第1帧反转，因此副像素PAi的电位在晶体管截止后受CS线CSLi-1的电位变动(低电位→高电位)的影响，向正侧上冲ΔV的大小。此外，在副像素PBi中，与第1帧同样，CS线CSLi的电位是固定的，因此像素电位不变化。
像素Pi中的数据信号电位的写入(充电)动作重复上述第1帧、第2帧的动作。
根据上述动作，能使副像素PAi为暗副像素，副像素PBi为亮副像素。
关于像素Pi+1，在第1帧中，如图19所示，从时刻t2+1H到t2+3H为止栅极线GLi+1的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi+1、PBi+1，在时刻t2+3H以后，栅极线GLi+1的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电而成为悬浮状态。在像素PBi+1为悬浮状态时，受CS线CSLi+1的电位变动(高电位→低电位)的影响，副像素PBi+1的电位向负侧下冲ΔV的大小。此外，在副像素PAi+1中，在像素电极与CS线CSLi之间形成有保持电容，但是CS线CSLi的电位是固定的，因此在时刻t2+3H以后(晶体管截止后)的悬浮状态下，像素电位不变化。
在第2帧中，源极线SLj和CS线CSLi+1的电位的高低电平与第1帧反转，因此副像素PBi+1的电位在晶体管截止后受CS线CSLi+ 1的电位变动(低电位→高电位)的影响而向正侧上冲ΔV的大小。此外，在副像素PAi+1中，与第1帧同样，CS线CSLi的电位是固定的，因此像素电位不变化。
像素Pi+1中的数据信号电位的写入(充电)动作重复上述第1帧、第2帧的动作。
由此，能使副像素PAi+1为亮副像素，副像素PBi+1为暗副像素。
此外，在上述构成中，为了使亮副像素、暗副像素中的像素电位为与图13和图14示出的驱动带来的亮副像素、暗副像素的像素电位为相同电平，必须是图13和图14中的源极线SLj的电位(数据信号)的振幅平均地变大，有可能会增加源极驱动器的发热。并且，对源极驱动器的发热的耐热性导致大型的液晶显示装置的制作上不利，而且液晶显示装置的功耗也会增大。因此，除了液晶显示装置的窄边框化以外，在谋求耐热性和低功耗的方面也优选上述图13和图14的构成。
在以上示出的变形例1和2的构成中，也能以小的占用面积来制造用于对CS线提供信号的电路和配线，因此不会妨碍液晶显示装置的窄边框化。即，在电容耦合方式的像素分割方式的液晶显示装置中也能使边框变小。
(变形例3)
在上述构成例1、其变形例1、2中，构成玻璃基板1上的晶体管15a、15b和CS驱动器13的晶体管采用非晶硅作为其半导体层。但是，本发明不限于此，上述半导体层也可以包括微晶硅膜、其它结晶硅膜、金属氧化物半导体膜。另外，与非晶硅TFT的情况同样，上述半导体层也可以是本征层和低电阻接触层的双层结构或者多层结构。
在此，微晶硅膜是具有在内部包括微晶粒的结晶相和非晶相的混合状态的硅膜。多晶硅膜包括结晶相和处于其间的微量晶界，是结晶化率非常高的膜。另外，具体地说，金属氧化物半导体膜已知Zn-O系半导体(ZnO)膜、In-Ga-Zn-O系半导体(IGZO)膜、In-Zn-O 系半导体(IZO)膜、Zn-Ti-O系半导体(ZTO)膜等金属氧化物半导体膜，作为构成金属元素，多包括锌(Zn)、铟(In)、镓(Ga)等作为主成分。
在使用这些材料的情况下，能制作迁移率比非晶硅晶体管高的晶体管，因此如果能如本发明那样在玻璃基板上制作本发明这样的CS驱动器，就能使液晶显示装置的边框更小，因此是有用的。在本发明中特别希望使用具有饱和迁移率为1cm2/V·s以上的迁移率的高迁移率TFT。
此外，本构成例1、其变形例1、2的CS驱动器46也可以与栅极驱动器一体化(单片化)形成在玻璃基板1上。特别是在本变形例3中，希望使用具有饱和迁移率为1cm2/V·s以上的迁移率的高迁移率TFT来形成栅极/CS驱动器，在这种情况下，栅极驱动器和C S驱动器共用驱动所需的信号线或者内部电路、内部节点，因此不需要其它用于安装聚酰亚胺膜上的栅极驱动器的端子，因此能进一步谋求窄边框化。
这些在以下的构成例、其变形例中也同样。
(CS驱动器的构成例2)
图20是示出本发明的液晶显示装置110的栅极/CS驱动器48的构成例2的电路图。为了方便，对与上述构成例1同样的构成要素标注相同的附图标记，省略其说明。栅极驱动器45用SOF(膜上系统)技术安装在聚酰亚胺膜上。聚酰亚胺膜用ACF(各向异性导电膜)连接到玻璃基板1(参照图8)，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器49一体化(单片化)形成在玻璃基板1上。即，CS驱动器49单片地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。本构成例2的栅极/CS驱动器48与构成例1不同，不具备电容配线主干。此外，在图20中i记为偶数。
CS驱动器49与图10示出的构成例1的栅极/CS驱动器44不同，构成为包括与全部CS线CSL0～CSLm各自对应而分别独立地设置 的多个保持电路CSD0～CSDm。此外，在以下的说明中，举例说明保持电路CSDi-1等作为本发明的保持电路的代表，其它级保持电路也是同样的。
CS驱动器49具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号，并且接受栅极驱动器45的输出(栅极信号)。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子sel1、sel2、vdd、vss，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。另外，保持电路CSDi-1具备输入端子s，输入端子s与栅极线GLi+2连接，接受栅极驱动器45的输出(栅极信号)。保持电路CSDi-1的输出(CS信号)通过输出端子cs输入到CS线CSLi-1。
另外，偶数级保持电路和奇数级保持电路交替更换输入的SEL1、SEL2。例如，在图20中将i记为偶数，在奇数级保持电路CSDi-1中，对端子sel1输入信号SEL2，对端子sel2输入信号SEL1。在偶数级保持电路CSDi中，对端子sel1输入信号SEL1，对端子sel2输入信号SEL2。除此以外，构成保持电路的晶体管的尺寸、连接等的电路构成与上述构成例1是相同的。
图21和图22是分别示出使用上述CS信号的情况下的像素Pi、Pi+1中的各种信号波形的时序图。
关于像素Pi，在第1帧中，如图21所示，从时刻t2到t2+2H为止栅极线GLi的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi、PBi，在时刻t2+2H以后，栅极线GLi的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电而成为悬浮状态。在副像素PAi为悬浮状态时，受CS线CSLi-1的电位变动(低电位→高电位)的影响，副像素PAi的电位向正侧上冲ΔV的大小。另一方面，在副像素PBi为悬浮状态时，受CS线CSLi的电位变动(高电位→低电位)的影响，副像素PBi的电位向负侧下冲ΔV的大小。
在第2帧中，源极线SLj和CS线CSLi-1、CSLi的电位的高低电平与第1帧反转，因此副像素PAi的电位在晶体管截止后受CS线CSLi-1的电位变动(高电位→低电位)的影响，向负侧下冲ΔV的大小，副像素PBi的电位在晶体管截止后受CS线CSLi的电位变动(低电位→高电位)的影响，向正侧上冲ΔV的大小。
像素Pi中的数据信号电位的写入(充电)动作重复上述第1帧、第2帧的动作。
根据上述动作，能使副像素PAi为亮副像素，副像素PBi为暗副像素。
关于像素Pi+1，在第1帧中，如图22所示，从时刻t2+1H到t2+3H为止栅极线GLi的电位为高电位(Vgh)，因此源极线SLj的电位(数据信号)被直接写入副像素PAi+1、PBi+1，在时刻t2+3H以后，栅极线GLi的电位为低电位(Vgl)，因此对应的晶体管为截止状态，不进行充放电而成为悬浮状态。在像素PAi+1为悬浮状态时，受CS线CSLi的电位变动(高电位→低电位)的影响，副像素PAi+1的电位向负侧下冲ΔV的大小。另一方面，在像素PBi+1为悬浮状态时，受CS线CSLi+1的电位变动(低电位→高电位)的影响，副像素PBi+1的电位向正侧上冲ΔV的大小。
在第2帧中，源极线SLj、CS线CSLi和CS线CSLi+1的电位的高低电平与第1帧反转，因此副像素PAi+1的电位在晶体管截止后受CS线CSLi的电位变动(低电位→高电位)的影响而向正侧上冲ΔV的大小。副像素PBi+1的电位在晶体管截止后受CS线CSLi+1的电位变动(高电位→低电位)的影响而向负侧下冲ΔV的大小。
像素Pi+1中的数据信号电位的写入(充电)动作重复上述第1帧、第2帧的动作。
由此，能使副像素PAi+1为暗副像素，副像素PBi+1为亮副像素。
根据本构成例2，液晶面板113a在玻璃基板1上具有包括多个保持电路(保持电容配线驱动内部电路)的CS驱动器(保持电容配线驱动电路)，各CS线(保持电容配线)输入来自各保持电路的输出 作为CS信号(保持电容配线信号)。另外，保持电路如图11所示能包括4个TFT，因此能使电路构成简化。而且，也可以使用于传输驱动保持电路的信号SEL1、SEL2、VDD、VSS的配线变细，因此能使保持电路在基板上的占用面积变小。此外，这些配线可以变细的原因如下：在电路构成上，能使传递信号SEL1、SEL2的选择用配线46a、选择用配线46b所具有的线电容变小，并且信号SEL1、SEL2仅在回扫期间使电位变动，VDD、VSS为固定的电位即可。
因此，根据本构成例2，能以小的占用面积制造用于对CS线提供CS信号的电路和配线，因此不会妨碍液晶显示装置的窄边框化。即，在电容耦合方式的像素分割方式的液晶显示装置中也能使边框变小。
此外，本构成例2的CS驱动器49和上述构成例1的CS驱动器46一体化(单片化)形成在玻璃基板1上。在这种情况下，构成CS驱动器的保持电路(CSDi-1等)包括沟道宽度大的晶体管，因此比像素的晶体管容易发生膜残留等不良，因此容易影响制造工序上的合格率。关于这一点，在上述构成例1的CS驱动器46中，与本构成例2的CS驱动器49相比保持电路的数量少，因此能抑制由于设置CS驱动器导致制造工序上的合格率降低，并且能减少CS驱动器的占用面积。因此，本发明的液晶显示装置110具备构成例1的CS驱动器46比具备本构成例2的CS驱动器49更有利于窄边框化。
另一方面，本构成例2的CS驱动器49及上述构成例1的CS驱动器46也可以构成为与栅极驱动器一体化形成在用于形成栅极驱动器的半导体基板等上，该一体化的栅极/CS驱动器安装在聚酰亚胺膜上。根据该构成，栅极/CS驱动器的合格率几乎不受CS驱动器内具有的保持电路的数量的影响，与在玻璃基板上形成CS驱动器的情况相比能提高液晶面板的制造合格率。因此，除了液晶显示装置的窄边框化以外，在谋求提高液晶面板的制造合格率的方面优选上述构成。特别是对于保持电路的数量多的本构成例2这样的CS驱动器49优选上述构成。
(CS驱动器的构成例3)
图23是示出本发明的液晶显示装置110的栅极/CS驱动器50的构成例3的电路图。为了方便，对与上述构成例1同样的构成要素标注相同的附图标记，省略其说明。栅极驱动器45用SOF(膜上系统)技术安装在聚酰亚胺膜上。聚酰亚胺膜用ACF(各向异性导电膜)与玻璃基板1(参照图8)连接，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器51一体化形成在玻璃基板1上。即，CS驱动器51单片地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。
本构成例3的CS驱动器51构成为包括每隔4个CS线设置的多个保持电路，1个保持电路与2个CS线连接。另外，CS线每隔1个与电容配线主干47连接。具体地说，如图23所示，CS线CSLp与电容配线主干47连接，CS线CSLp+1与保持电路CSDp+3连接，CS线CSLp+2与电容配线主干47连接，CS线CSLp+3与保持电路CSDp+3连接，CS线CSLp+4与电容配线主干47连接，CS线CSLp+5与保持电路CSDp+7连接，CS线CSLp+6与电容配线主干47连接，CS线CSLp+7与保持电路CSDp+7连接。
此外，在以下的说明中，举例说明保持电路CSDp+3等作为本发明的保持电路的代表，其它级保持电路也同样。
图24是示出像素Pp+1、像素Pp+2、像素Pp+3、像素Pp+4中的各种信号波形的时序图。以下说明第1帧中的各像素电位的变化。在图24中，p为4的倍数。
在像素Pp+1的副像素PAp+1中，电容耦合的CS线CSLp的电位是固定(COM)的，因此保持在栅极线GLp+1的有效期间写入的电位。在副像素PBp+1中，当栅极线GLp+1的电位在时刻t2+1H上升时，被提供正侧(正极性)的数据信号，副像素PAp+1的电位为正极性。当栅极线GLp+1的电位在时刻t2+3H下降时，副像素PBp+1为悬浮状态，然后，栅极线GLp+6的电位上升，CS线CSLp+1的电位变为高电位Vcsh，由此副像素PBp+1向正侧上冲。由此，副像素PAp+1为暗副像素，副像素PBp+1为亮副像素。
在像素Pp+2的副像素PAp+2中，当栅极线GLp+2的电位在时刻t2+2H上升时，通过源极线SLj被提供正侧(正极性)的数据信号，副像素PAp+2的电位为正极性。当栅极线GLp+2的电位在时刻t2+4H下降时，副像素PAp+2为悬浮状态，然后在时刻t2+6H，栅极线GLp+6的电位上升，CS线CSLp+1的电位变为高电位Vcsh，由此副像素PAp+2的电位向正侧上冲。在副像素PBp+2中，CS线CSLp+2的电位是固定的，因此保持在栅极线GLp+2的有效期间写入的电位。由此，副像素PAp+2为亮副像素，副像素PBp+2为暗副像素。
在像素Pp+3的副像素PAp+3中，电容耦合的CS线CSLp+2的电位是固定(COM)的，因此保持在栅极线GLp+3的有效期间写入的电位。在副像素PBp+3中，当栅极线GLp+3的电位在时刻t2+3H上升时，被提供正侧(正极性)的数据信号，副像素PBp+3的电位为正极性。当栅极线GLp+3的电位在时刻t2+5H下降时，副像素PBp+3为悬浮状态，然后，栅极线GLp+6的电位上升，CS线CSLp+3的电位变为高电位Vcsh，由此副像素PBp+3向正侧上冲。由此，副像素PAp+3为暗副像素，副像素PBp+3为亮副像素。
在像素Pp+4的副像素PAp+4中，当栅极线GLp+4的电位在时刻t2+4H上升时，被提供正侧(正极性)的数据信号，副像素PAp+4的电位为正极性。当栅极线GLp+4的电位在时刻t2+6H下降时，副像素PAp+4为悬浮状态，然后，栅极线GLp+6的电位上升，电容耦合的CS线CSLp+3的电位变为高电位Vcsh，由此副像素PAp+4向正侧上冲。在副像素PBp+4中，CS线CSLp+4的电位是固定的，因此保持在栅极线GLp+4的有效期间写入的电位。由此，副像素PAp+4为亮副像素，副像素PBp+4为暗副像素。
因此，在本构成例3中，也能以小占用面积来制造用于对CS线提供信号的电路和配线，因此不会妨碍液晶面板和具备它的液晶显示装置的窄边框化。即，在电容耦合方式的像素分割方式的液晶显示装置中也能使边框变小。
此外，本构成例3的CS驱动器51构成为包括每隔4个CS线设置 的多个保持电路，1个保持电路与2个CS线连接，但是本发明不限于此，在CS驱动器51中，1个保持电路也可以与2个以上的多个CS线连接。
而且，本构成例3的CS驱动器51一体化(单片化)形成在玻璃基板1上，但是作为变形例1，CS驱动器51也可以与栅极驱动器一体化形成在用于形成栅极驱动器的半导体基板等上，该一体化的栅极/CS驱动器安装在聚酰亚胺膜上。
图25示出该本构成例3的变形例1中的液晶显示装置110b的一个实施方式。如该图所示，栅极/CS驱动器50b一体化(单片化)形成在同一半导体基板上，安装在聚酰亚胺膜8上。栅极/CS驱动器50b内的CS驱动器51b的输出端子(未图示)利用具有分支的引出配线91与多个保持电容配线3连接。该分支在显示区域6的附近的周边区域7中进行。在此，引出配线91具有分支，因此能减少个数，能有效地减小液晶显示装置110b的边框。使用半导体工序的栅极/CS驱动器50b的合格率高，因此与在玻璃基板上形成CS驱动器的情况相比能提高液晶显示装置的制造合格率。
因此，在这种本构成例3的变形例1中，在电容耦合方式的像素分割方式的液晶显示装置中，能得到窄边框化和液晶显示装置的制造合格率提高这两个效果，因此特别有用。此外，在本发明的液晶显示装置110b中，栅极/CS驱动器50b也可以设于液晶显示装置110b的单侧端部(在图25中为纸面左右任一端部)。
(CS驱动器的构成例4)
图26是示出本发明的液晶显示装置110的栅极/CS驱动器52的构成例4的电路图。为了方便，对与上述构成例1同样的构成要素标注相同的附图标记，省略其说明。栅极驱动器45用SOF(膜上系统)技术安装在聚酰亚胺膜上。聚酰亚胺膜用ACF(各向异性导电膜)连接到玻璃基板1(参照图8)，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器53一体化形成在玻璃基板1上。即，CS驱动器53单片 地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。
与上述构成例1同样，在图26中，将i记为偶数，对于CSL0、CSL2、CSLi、CSLm等偶数行的CS线，通过配线的分支提供对电容配线主干47提供的信号COM。对于CSL1、CSL3、CSLi-1、CSLm+1等的奇数行的CS线，提供用CSD1、CSD3、CSDi-1、CSDm-1等表示的构成CS驱动器53的内部电路(保持电容配线驱动内部电路；以下也称为“保持电路”)的输出信号。即，保持电路对全部CS线每隔1线(奇数行)对应设置。其中，作为其它形态，保持电路也可以对全部CS线每隔1线(偶数行)对应设置。此外，在以下的说明中，举例说明保持电路CSDi-1等作为本发明的保持电路的代表，其它级保持电路也同样。
CS驱动器53构成为包括多个保持电路，具备接受来自外部的信号SEL1、SEL2、SEL3、SEL4、VDD、VSS的端子，通过选择用配线46a、选择用配线46b、选择用配线46c、选择用配线46d、高电位侧电源线46H、低电位侧电源线46L接受上述各信号，并且接受栅极驱动器45的输出(栅极信号)。例如保持电路CSDi-1具备接受来自外部的信号SEL1～SEL4(在图26用SEL通称)、VDD、VSS的端子sel1～4、vdd、vss，通过选择用配线46a、选择用配线46b、选择用配线46c、选择用配线46d、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。另外，保持电路CSDi-1具备输入端子s1、s2，输入端子s1与栅极线GLi+2连接，接受栅极驱动器45的输出(栅极信号)。输入端子s2与栅极线GLi+4连接，接受栅极驱动器45的输出(栅极信号)。保持电路CSDi-1的输出(CS信号)通过输出端子cs输入到CS线CSLi-1。
图27是示出构成本构成例4中的CS驱动器53的保持电路的具体例的电路图。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1包括6个晶体管MS1、MS2、MT1、MT2、MG、MH。在此是形成在玻璃基板上的非晶硅TFT。
对保持电路CSDi-1的端子s1(第1输入部)、s2、sel1(第2输入部)、sel2(第3输入部)、sel3(第4输入部)、sel4(第5输入部)、 vdd、vss分别输入来自外部的信号S1、S2、SEL1(保持对象信号)、SEL2(保持对象信号)、SEL3(第2保持对象信号)、SEL4(第2保持对象信号)、VDD、VSS，从端子cs输出CS信号。
在晶体管MS1中，栅极电极与保持电路CSDi-1的端子s1连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1连接。在晶体管MG中，栅极电极与节点netC1连接，源极电极与端子vdd连接，漏极电极与输出端子cs连接。
在晶体管MS2中，栅极电极与保持电路CSDi-1的端子s1连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2连接。在晶体管MH中，栅极电极与节点netC2连接，源极电极与输出端子cs连接，漏极电极与端子vss连接。
在晶体管MT1中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel3连接，漏极电极与节点netC1连接。在晶体管MT2中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel4连接，漏极电极与节点netC2连接。
图28是示出保持电路CSDi-1中输入输出的各种信号的时序图。在此以与构成例1中示出的图12的不同点为中心进行说明。
图28的S2是比S1延迟2H的信号。而且在本构成例4中追加的输入信号的SEL3、SEL4分别与SEL1、SEL2为相同相位，按每1帧交替重复高电位的状态和低电位的状态。设SEL1、SEL2中的高电位为Vselh1，低电位为Vsell1，设SEL3、SEL4中的高电位为Vselh2，低电位为Vsell2时，设定为满足Vselh1＞Vselh2，Vsell1＝Vsell2。即、SEL3、SEL4与SEL1、SEL2仅高电位状态下的电位不同。虽未图示，希望SEL3、SEL4分别使电位变化的定时为不向像素电极进行电位写入的期间即回扫期间。
在本构成例4的保持电路中，概略地说，在从S1延迟2H的时刻，S2为高电位状态，由此使晶体管MT1、MT2为导通状态，由此，进行将节点netC1、netC2的电位分别下拉到SEL3、SEL4的电位的动作。
具体地说，在连续的第1帧、第2帧中，在第1帧中，在时刻t1，当S1的电位从Vgl变为Vgh时晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vselh1(高电位)、Vsell1(低电位)变化，达到电位后保持状态。然后在时刻t1+2H，S1的电位为Vgl并且S2的电位为Vgh，因此晶体管MS1、MS2为截止状态，晶体管MT1、MT2为导通状态，对节点netC1、netC2输入信号SEL3、SEL4。由此，节点netC1的电位被从Vselh1向Vselh2下拉并保持。
在第2帧中，在时刻t1+1F，当S1的电位从Vgl变为Vgh时，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vsell1(低电位)、Vselh1(高电位)变化，达到电位后保持状态。然后在时刻t1+1F+2H，S1的电位为Vgl并且S2的电位为Vgh，因此晶体管MS1、MS2为截止状态，晶体管MT1、MT2为导通状态，对节点netC1、netC2输入信号SEL3、SEL4。由此，节点netC2的电位被从Vselh1向Vselh2下拉并保持。
这样使节点netC1、netC2的电位变化与CS驱动器内的晶体管的动作可靠性(阈值稳定性)相关。
图30是示出在本实施方式中使用的非晶硅TFT(a-SiTFT)的动作可靠性的图。在此使用的试验方法一般也称为晶体管的偏置温度应力试验(BTS试验)。试验的方法采用如下方法：在规定的环境温度下交替进行长时间的应力施加和短时间的特性测定。在应力施加中，如图29的(a)所示，提供给晶体管的栅极电极G的应力电压为DC(直流)，设漏极电极D为0V(GND)，对源极电极S提供0.1V的电压，对栅极电极提供Vstress的电压。在特性测定中，如图29的(b)所示，设漏极电极D为0V(GND)，对源极电极S提供10V的电压，使栅极电极G在Vg＝-20～30V的范围内扫描。此外，应力施加、特性测定均在环境温度25℃下、暗室内进行。
图30示出在非晶硅TFT中研究特别显著的晶体管的阈值偏移的结果。图30的(a)示出正偏置应力(对栅极电极施加正的偏置)的情况下的结果，(b)示出负偏置应力(对栅极电极施加负的偏置)的情况下的结果。两者都是横轴为应力时间(sec：秒)，纵轴为阈 值从应力施加前的偏移量(变化量)(V)。阈值偏移在正偏置应力时特别显著，在Vstress为+5V时偏移量的大小与其它相比较小，而Vstress越大则偏移量的大小越大。阈值的偏移量越大动作可靠性越低，因此该情况表明对晶体管的栅极电极施加的电压平均地抑制得低会提高晶体管的动作可靠性。另外，在负偏置应力中，阈值向与正偏置应力相反的方向偏移，但是其大小比正偏置应力小得多。该情况表明与施加负偏置相比，非晶硅TFT(a-SiTFT)的动作可靠性在施加正偏置时更容易引起动作可靠性的降低。
在上述构成例1～3中，设于CS驱动器内的保持电路的晶体管MG、MH的栅极电极分别与节点netC1、netC2连接，按每1F(帧时间)交替重复固定的高电位状态(正偏置状态)、低电位状态(负偏置状态)。上述构成例1～3和本构成例4中的CS驱动器都使用非晶硅TFT作为晶体管，因此特别需要想到节点netC1、netC2的电位来考虑动作可靠性。
根据图30示出的结果，在正偏置状态下，晶体管MG、MH的栅极电极的电位即节点netC1、netC2的电位越低则C S驱动器的动作可靠性越好，但是在这种情况下，输出信号CS达到规定的电压(Vcsh或者Vcsl)的时间会更长，有可能影响到显示质量。即，CS驱动器的动作可靠性与显示质量处于权衡的关系。
在上述构成例4的CS驱动器53中，在各个正偏置状态下，节点netC1、netC2的电位为2级，该电位从中途降低。来自保持电路的输出(CS信号)在达到规定的电压的某种程度的阶段使电位在中途降低，由此使各个正偏置状态下的节点netC1、netC2的平均电位降低，能提高CS驱动器的动作可靠性。该情况由使用电子计算机的电路仿真(SPICE仿真)进行了验证。
图31使说明仿真电路的概要的图。仿真电路61包括产生电压源、信号源的电路部62、保持电路部63以及负载部64。负载部64如图那样以10级连结有50Ω的电阻R0、50pF的电容C0，为假设大型的液晶显示装置所具有的CS线的值。此外，在该仿真中，保持电路部仅设有1个，直接对应于在实际的液晶显示装置中在单侧的边设 有保持电路部的情况。然而，本仿真相对地评价在相同设定条件下各种保持电路的可靠性，因此也能应用于在液晶显示装置的两侧的边具有保持电路部的情况。
作为输入波形，S1、S2考虑波形钝化，设为如图32那样以1μs从0％到100％或者从100％到0％直线地变化的模型。其它主要仿真的条件如下。在作为参照(REF)的构成例1的仿真中也采用同样的数值。TFT特性是将利用本发明的构成例1示出的方法制作的非晶硅TFT的特性经过SPICE模型化来使用。此外，在此使用的非晶硅TFT的饱和迁移率约为0.4cm2/Vs。
<构成例4中的仿真条件>
·1H(水平扫描期间)：7.4μs
·1F(帧)：8.3ms
·晶体管MG、MH、MS1、MS2、MT1、MT2的沟道长L：全部为4μm
·晶体管MG、MH的沟道宽度：各为7000μm
·晶体管MS1、MS2的沟道宽度：各为50μm
·晶体管MT1、MT2的沟道宽度：各为50μm
·Vselh1：35V
·Vsell1：-6V
·Vselh2：看条件(受节点netC1、netC2的平均电位影响)
·Vsell2：-6V
·Vgh：35V
·Vgl：-6V
·Vcsh：9.7V
·Vcsl：5.7V
·COM(相对电极的电位)：7.7V
<REF(构成例1)中的仿真条件>
·Vselh：看条件(受节点netC1、netC2的平均电位影响)
·Vsell：-6V
·Vselh1、Vsell1、Vselh2、Vsell2未使用
·其它与构成例4相同
构成例4中的V selh2、REF(构成例1)中的Vselh分别看条件进行仿真的结果总结为表1。
[表1]
REF(构成例1)
构成例4
用表1的结果在图33中示出节点netC1、netC2的平均电位与达到输出电位的时间的关系。节点netC1、netC2的电位变化的相位相互错开180°，按每1F(帧时间)交替更换正偏置状态、负偏置状态。
在图33中，示出节点netC1或者netC2为正偏置状态时其平均电位与达到输出电位时间的关系的。在此，平均电位为涵盖对节点netC 1或者netC2施加正偏置的时间(大概1帧时间)将节点netC1或者netC2的电位平均的值。达到时间定义为输出的CS信号的电位从COM(相对电极的电位)达到99％的时间，为
(Vcsh-Vcom)×0.99+Vcom (netC1)
，或者，
(Vcsl-Vcom)×0.99+Vcom (netC2)
的时间。在节点netC1为正偏置状态时，输出信号CS的电位向高的方向运动，在节点netC2为正偏置状态时，CS信号的电位向低的状态运动，因此设定的电位的值在两者间不同。此外，Vcom为COM(相对电极的电位)。另外，CS信号是在图31中的保持电路部63的输出紧后进行监视。
图33示出节点netC1、netC2各自在上述构成例4和构成例1的情况下的关系，但是在节点netC1、netC2的任一情况下，构成例4的情况都具有比构成例1的情况靠左侧绘制的趋势，即在构成例4的情况下，对于规定的达到时间，节点netC1或者netC2的平均电压较低。例如，达到时间为200μs，而节点netC1或者netC2的平均电压在构成例4中比构成例1能下降1V程度。
在本构成例4中，之所以能这样使节点netC1、netC2的平均电压降低，是因为在各自的正偏置状态下，节点netC1、netC2的电位被从中途下拉。在节点netC1、netC2成为正偏置状态紧后，使CS信号迅速变化，因此对节点netC1、netC2提供比较高的电位，CS信号的电位变化以某种程度变慢时，对节点netC1、netC2提供比较低的电位，由此能高效地缩短达到时间。因此，即使在相同的达到时间下，能使各个正偏置状态下的节点netC1、netC2的平均电位降 低，能提高保持电路、CS驱动器的动作可靠性。因此，可知能提高本构成例4的CS驱动器的动作可靠性。因此，在将非晶硅TFT用作晶体管的情况下，也能提高动作可靠性，在电容耦合方式的像素分割方式的液晶显示装置中能使边框变小。
(CS驱动器的构成例5)
图34是示出本发明的液晶显示装置110的栅极/CS驱动器54的构成例5的电路图。在本构成例5中，与构成例4相比，用于将正偏置状态下的节点netC1、netC2的电位下拉的机构不同。为了方便，对与上述构成例1～4同样的构成要素标注相同的附图标记，省略其说明。栅极驱动器45用SOF(膜上系统)技术安装在聚酰亚胺膜上。聚酰亚胺膜用ACF(各向异性导电膜)连接到玻璃基板1(参照图8)，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器55一体化形成在玻璃基板1上。即，CS驱动器55单片地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。
CS驱动器55构成为包括每隔1线(偶数行或者奇数行)设置的多个保持电路。CS驱动器55具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。例如保持电路CSDi-1具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子sel1、sel2、vdd、vss，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。另外，保持电路CSDi-1具备输入端子s1、s2，输入端子s1与栅极线GLi+2连接，接受栅极驱动器45的输出(栅极信号)。输入端子s2与栅极线GLi+4连接，接受栅极驱动器45的输出(栅极信号)。保持电路CSDi-1的输出(CS信号)通过输出端子cs输入到CS线CSLi-1。
图35是示出构成本构成例5中的CS驱动器55的保持电路的具体例的电路图。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1包括8个晶体管MS1、MS2、MG、MH、MT1、MT2、MU1、 MU2。在此为形成在玻璃基板上的非晶硅TFT。
对保持电路CSDi-1的端子s1(第1输入部)、s2、sel1(第2输入部)、sel2(第3输入部)、vdd、vss分别输入来自外部的信号S1、S2、SEL1(保持对象信号)、SEL2(保持对象信号)、VDD、VSS，从端子cs输出CS信号。
在晶体管MS1中，栅极电极与保持电路CSDi-1的端子s 1连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1连接。在晶体管MG中，栅极电极与节点netC1连接，源极电极与vdd连接，漏极电极与输出端子cs连接。
在晶体管MS2中，栅极电极与保持电路CSDi-1的端子s1连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2连接。在晶体管MH中，栅极电极与节点netC2连接，源极电极与输出端子cs连接，漏极电极与端子vss连接。
在晶体管MT1中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1及晶体管MU1的源极电极连接。
在晶体管MT2中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2及晶体管MU2的源极电极连接。
在晶体管MU1中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与晶体管MT1的漏极电极及节点netC1连接，漏极电极与晶体管MH的漏极电极及端子vss连接。
在晶体管MU2中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与晶体管MT2的漏极电极及节点netC2连接，漏极电极与晶体管MH的漏极电极及端子vss连接。
图36是示出在保持电路CSDi-1中输入输出的各种信号的时序图。在此以与构成例1中示出的图12的不同点为中心进行说明。
在本构成例5的保持电路中，概略地说，在从S1延迟2H的时刻，S2为高电位状态，由此晶体管MT1、MT2、MU1、MU2为导通状态，由此，进行将节点netC1、netC2的电位下拉的动作。
具体地说，在连续的第1帧、第2帧中，在第1帧中，在时刻t1，当S1的电位从Vgl变为Vgh时，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vselh1(高电位)、Vsell1(低电位)变化，在电位达到后保持状态。然后，在时刻t1+2H，S2变为Vgh，因此晶体管MT1、MT2、MU1、MU2为导通状态，节点netC1、netC2与VSS导通。由此，节点netC1的电位被从Vselh1向Vselh1’下拉并保持。
在第2帧中，在时刻t1+1F，当S1的电位从Vgl变为Vgh时，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vsell1(低电位)、Vselh1(高电位)变化，在电位达到后保持状态。然后，在时刻t1+1F+2H，S2变为Vgh，因此晶体管MT1、MT2、MU1、MU2为导通状态，节点netC1、netC2与VSS导通。由此，节点netC2的电位被从Vselh1向Vselh1’下拉并保持。
本构成例5中的仿真与构成例4同样进行。构成例5中的仿真条件如下表示。
<构成例5中的仿真条件>
·1H(水平扫描期间)：7.4μs
·1F(帧)：8.3ms
·晶体管MG、MH，MS1、MS2、MT1、MT2、MU1、MU2的沟道长L：全部为4μm
·晶体管MG、MH的沟道宽度：各为7000μm
·晶体管MS1、MS2的沟道宽度：各为50μm
·晶体管MT1、MT2的沟道宽度：看条件(受节点netC1、netC2的平均电位影响)
·晶体管MU1、MU2的沟道宽度：看条件(受节点netC1、netC2的平均电位影响)
·Vselh1：35V
·Vsell1：-6V
·Vgh：35V
·Vgl：-6V
·Vcsh：9.7V
·Vcsl：5.7V
·COM(相对电极的电位)：7.7V
<REF(构成例1)中的仿真条件>
·Vselh：看条件(受节点netC1、netC2的平均电位影响)
·Vsell：-6V
·Vselh1、Vsell1、Vselh2、Vsell2未使用
·与在构成例4中示出的REF(构成例1)同样
对晶体管MT1、MT2的沟道宽度和晶体管MU1、MU2的沟道宽度看条件进行仿真的结果总结为表2。
[表2]
注：W_MT表示晶体管MT1和MT2的沟道宽度
注：W_MU表示晶体管MU1和MU2的沟道宽度
构成例5
用表2的结果在图37中与图33同样地示出节点netC1、netC2的平均电位与达到输出电位时间的关系。
图37关于节点netC1、netC2分别示出上述构成例5和REF(构成例1)的情况下的关系，但是在节点netC1、netC2的任一情况下，构成例5的情况都具有比构成例1的情况靠左侧绘制的趋势，即在构成例5的情况下，对于规定的达到时间，节点netC1或者netC2的平均电压较低。例如，达到时间为200μs，而节点netC1或者netC2的 平均电压在构成例5中比构成例1能下降1V程度。
如该图37所示，根据本构成例5，与上述构成例4同样，能提高CS驱动器的动作可靠性。而且，在本构成例5中，输入保持电路的信号不需要在构成例4中所需的SEL3、SEL4，因此能使液晶显示装置的边框更小。因此，在使用非晶硅TFT作为晶体管的情况下，能提高动作可靠性，在电容耦合方式的像素分割方式的液晶显示装置中能使边框变小。
(CS驱动器的构成例6)
图38是示出本发明的液晶显示装置110的栅极/CS驱动器56的构成例6的电路图。在本构成例6中，与构成例5相比，将正偏置状态下的节点netC1、netC2的电位下拉的定时不同。为了方便，对与上述构成例1～5同样的构成要素标注相同的附图标记，省略其说明。栅极驱动器45用SOF(膜上系统)技术安装在聚酰亚胺膜上。聚酰亚胺膜用ACF(各向异性导电膜)连接到玻璃基板1(参照图8)，聚酰亚胺膜内的配线(未图示)与玻璃基板1上的栅极端子(未图示)连接。栅极驱动器45也可以包括栅极驱动器IC(未图示)，如图8那样分割安装在多个聚酰亚胺膜上。CS驱动器57一体化形成在玻璃基板1上。即，CS驱动器57单片地装入将非晶硅用于晶体管的有源矩阵基板111(参照图8)。
CS驱动器57构成为包括每隔1线(偶数行或者奇数行)设置的多个保持电路。CS驱动器57具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。例如保持电路CSDi-1具备接受来自外部的信号SEL1、SEL2、VDD、VSS的端子sel1、sel2、vdd、vss，通过选择用配线46a、选择用配线46b、高电位侧电源线46H、低电位侧电源线46L接受上述各信号。另外，保持电路CSDi-1具备输入端子s1、s2，输入端子s1与栅极线GLi+2连接，接受栅极驱动器45的输出(栅极信号)。输入端子s2与栅极线GLi+6连接，接受栅极驱动器45的输出(栅极信号)。保持电路CSDi-1的输出(CS信号)通过输出端子cs输入到CS线CSLi-1。
图39是示出构成本构成例6中的CS驱动器57的保持电路的具体例的电路图。举出保持电路CSDi-1作为一个例子，保持电路CSDi-1包括8个晶体管MS1、MS2、MG、MH，MT1、MT2、MU1、MU2。在此为形成在玻璃基板上的非晶硅TFT。
对保持电路CSDi-1的端子s1(第1输入部)、s2、sel1(第2输入部)、sel2(第3输入部)、vdd、vss分别输入来自外部的信号S1、S2、SEL1(保持对象信号)、SEL2(保持对象信号)、VDD、VSS，从端子cs输出CS信号。
在晶体管MS1中，栅极电极与保持电路CSDi-1的端子s1连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1连接。在晶体管MG中，栅极电极与节点netC1连接，源极电极与vdd连接，漏极电极与输出端子cs连接。
在晶体管MS2中，栅极电极与保持电路CSDi-1的端子s1连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2连接。在晶体管MH中，栅极电极与节点netC2连接，源极电极与输出端子cs连接，漏极电极与端子vss连接。
在晶体管MT1中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel1连接，漏极电极与节点netC1及晶体管MU1的源极电极连接。
在晶体管MT2中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与保持电路CSDi-1的端子sel2连接，漏极电极与节点netC2及晶体管MU2的源极电极连接。
在晶体管MU1中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与晶体管MT1的漏极电极及节点netC1连接，漏极电极与晶体管MH的漏极电极及端子vss连接。
在晶体管MU2中，栅极电极与保持电路CSDi-1的端子s2连接，源极电极与晶体管MT2的漏极电极及节点netC2连接，漏极电极与晶体管MH的漏极电极及端子vss连接。
图40是示出在保持电路CSDi-1中输入输出的各种信号的时序图。在此，以与构成例1中示出的图12的不同点为中心进行说明。
在本构成例6的保持电路中，概略地说，在从S1延迟2H的时刻，S2为高电位状态，由此晶体管MT1、MT2、MU1、MU2为导通状态， 由此，进行将节点netC1、netC2的电位下拉的动作。
具体地说，在连续的第1帧、第2帧中，在第1帧中，在时刻t 1，当S1的电位从Vgl变为Vgh时，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vselh1(高电位)、Vsell1(低电位)变化，在电位达到后保持状态。然后，在时刻t1+4H，S2从Vgl变为Vgh，因此晶体管MT1、MT2、MU1、MU2为导通状态，节点netC1、netC2与VSS导通。由此，节点netC1的电位被从Vselh1向Vselh1’下拉并保持。
在第2帧中，在时刻t1+1F，当S1的电位从Vgl变为Vgh时，晶体管MS1、MS2为导通状态，节点netC1、netC2的电位分别向Vsell1(低电位)、Vselh1(高电位)变化，在电位达到后保持状态。然后，在时刻t1+1F+4H，S2从Vgl变为Vgh，因此晶体管MT1、MT2、MU1、MU2为导通状态，节点netC1、netC2与VSS导通。由此，节点netC2的电位被从Vselh1向Vselh1’下拉并保持。
对晶体管MT1、MT2的沟道宽度和晶体管MU1、MU2的沟道宽度看条件进行仿真的结果总结为表3。
[表3]
注：W_MT表示晶体管MT1和MT2的沟道宽度
注：W_MU表示晶体管MU1和MU2的沟道宽度
构成例6
用表3的结果在图41中与图33同样示出节点netC1、netC2的平均电位与达到输出电位时间的关系。构成例6中的仿真条件与构成例5同样。
图41示出对于各个节点netC1、netC2，上述构成例6和REF(构成例1)的情况下的关系，但是在节点netC1、netC2的任一情况下，构成例6的情况都具有比构成例1的情况靠左侧绘制的趋势，即在构成例6的情况下，对于规定的达到时间，节点netC1或者netC2的平均电压较低。例如，达到时间为200μs，而节点netC1或者netC2的平均电压在构成例6中比构成例1能下降约2V程度。
如该图41所示，根据本构成例6，与上述构成例4、5同样，能提高CS驱动器的动作可靠性。而且，在本构成例6中，与构成例4、5相比，在相同的达到时间也能降低节点netC1或者netC2的平均电压，因此更加提高CS驱动器的可靠性。
其原因如下：在构成例6中，节点netC1、netC2的电位降低的定时比构成例5的情况延迟2H。由此，节点netC1、netC2为正偏置状态紧后的节点netC1、netC2的高电位的期间变长，因此输出电位的达到时间变早。另一方面，由于1帧时间非常长，因此对此时的平均电位的影响平均来说只是略微增加的程度。因此，能以更低的平均电位得到相同的达到时间。因此，根据本构成例6，能使CS驱动器的动作可靠性比构成例5高。因此，在使用非晶硅TFT作为晶体管的情况下，也能提高动作可靠性，在电容耦合方式的像素分割方式的液晶显示装置中能使边框变小。
如在本构成例6中所示，在正偏置状态下，对节点netC1、netC2的电位进行下拉的定时能在规定的范围内任意决定。
此外，作为构成例4～6的变形例，也可以使正偏置状态下的节点netC1、netC2的电位不是2阶段，而是多阶段或者连续地下拉，能更高效地提高保持电路、CS驱动器的动作可靠性。
另外，上述各CS驱动器的构成(构成例1～6)不限于图1和图2所示的液晶面板(构成例1)，能应用于各种形态的液晶面板。以下说明本液晶面板的其它构成例(构成例7、8)。
(液晶面板的构成例7)
图42是示出本发明的液晶面板的构成例7中的液晶面板113c的一部分的等效电路图。图42的液晶面板113c与图1的液晶面板113a的区别在于与1像素列对应设有2个数据信号线，在列方向上相邻的像素与相互不同的数据信号线连接，除此以外是相同的。另外，在本液晶面板113c中，与1个像素对应设有1个数据信号线和1个扫描信号线，并且具有在列方向上相邻的像素间共用的保持电容配线。
关于各像素的结构，首先举例说明像素101。
在像素101中，像素电极5a(第1像素电极)通过与扫描信号线2ab连接的晶体管15a(第1晶体管)连接到数据信号线4y(第2数据信号线)，像素电极5b(第2像素电极)通过与扫描信号线2ab连接的晶体管15b(第2晶体管)连接到数据信号线4y(第2数据信号线)，在像素电极5a和保持电容配线3x间形成有保持电容Cha，在像素电极5b和保持电容配线3y间形成有保持电容Chb，在像素电极5a和共用电极com间形成有液晶电容Cla，在像素电极5b和共用电极com间形成有液晶电容Clb。
下面说明与像素101在列方向(纸面上下方向)上相邻的像素100、102，保持电容、液晶电容的形成与像素101是同样的，但是各个像素电极5c、5d，5e、5f通过各个晶体管15c、15d、15e、15f与数据信号线4x(第1数据信号线)连接。这样，构成为在列方向上相邻的像素中所连接的数据信号线交替更换。
另外，像素101的像素电极5a、5b分别与各个不同的保持电容配线3x、3y形成有保持电容Cha、Chb。因此，例如，对像素电极5a、5b写入各个数据信号后，对保持电容配线3x、3y提供相互不同的保持电容配线信号，进行电容耦合引起的像素电极电位(像素电位)的上冲或者下冲，由此能使各个像素电极5a、5b的像素电位(有效电压)不同。用这种方法，例如能使包括像素电极5a的副像素为正极性的亮副像素，使包括像素电极5b的副像素为负极性的暗副像素。由此，能实现像素分割方式的液晶显示装置。
此外，关于相邻的数据信号线的信号，如果使提供给数据信号 线的数据信号的极性按每1帧期间反转，并且在相同水平扫描期间中对与相同像素列对应的2个数据信号线4x、4y提供相反极性的数据信号，并且对相邻的2个数据信号线4y、4X也提供相反极性的数据信号，则在列方向(纸面上下方向)、行方向(纸面左右方向)上相邻的像素的极性相互相反，因此进行所谓点反转驱动，显示质量提高。然而，基本上在本实施方式中，数据信号线的信号的极性配置是何种配置都可以。
图43示出本构成例7中的液晶面板113c的具体构成。图43是示出液晶面板113c的构成例7的俯视图。在图43的液晶面板113c中，沿着像素100和像素101的左右设有数据信号线4x、4y，沿着像素103和像素104的左右设有数据信号线4X、4Y，与像素100、103的边缘部中的一方重叠地设有保持电容配线3w，与像素100、103的边缘部中的另一方及像素101、104的边缘部中的一方重叠地设有保持电容配线3x，与像素101、104的边缘部中的另一方重叠地设有保持电容配线3y。另外，横穿像素100、103的中央部配置有扫描信号线2cd，横穿像素101、104的中央部配置有扫描信号线2ab。
另外，俯视时，在像素100中，像素电极5c、5d在保持电容配线3w、3x间在列方向上排列，在像素101中，像素电极5a、5b在保持电容配线3x、3y间在列方向上排列，在像素103中，像素电极5C、5D在保持电容配线3w、3x间在列方向上排列，在像素104中，像素电极5A、5B在保持电容配线3x、3y间在列方向上排列。
在像素101中，在扫描信号线2ab上形成有晶体管15a的源极电极16ab和漏极电极17a以及晶体管15b的源极电极16ab和漏极电极17b。这样，源极电极16ab兼作晶体管15a、15b两者的源极电极，与数据信号线4x连接。漏极电极17a与漏极引出配线18a连接，漏极引出配线18a与电容电极19a连接，电容电极19a通过接触孔20a与像素电极5a连接。漏极电极17b与漏极引出配线18b连接，漏极引出配线18b与电容电极19b连接，电容电极19b通过接触孔20b与像素电极5b连接。
在此，电容电极19a隔着栅极绝缘膜与保持电容配线3x重叠， 并且像素电极5a隔着栅极绝缘膜及层间绝缘膜与保持电容配线3x重叠，利用这些重叠的两者来形成保持电容Cha(参照图42)。同样，电容电极19b隔着栅极绝缘膜与保持电容配线3y重叠，并且像素电极5b隔着栅极绝缘膜及层间绝缘膜与保持电容配线3y重叠，利用这些重叠的两者来形成保持电容Chb(参照图42)。
此外，其它像素的构成(各构件的形状和配置以及连接关系)与像素101的构成相同，但是如上所述，数据信号线与像素电极的连接为左右任一方的2种。
此外，在本实施方式中，CS驱动器、保持电路也可以分别是上述构成例1～6中的CS驱动器、保持电路中的任一种。
本液晶面板113c适于例如帧速率为240Hz(4倍速)、360Hz(6倍速)等的高速驱动面板，也适用于采用该面板的进行3D(立体)图像显示的3D液晶显示装置。
已知如从图42或者图43看出的像素电极和数据信号线的配置，即对在列方向排列的1个像素列设有2个数据信号线，在列方向上相邻的像素从左右交替的数据信号线得到数据信号的配置，是在驱动中每次同时选择2个扫描信号线进行依次扫描，从而与每次对1个扫描信号线进行依次扫描的情况相比，能使对各个像素电极充电到数据信号线的电位的时间(像素充电时间)为2倍。因此，像素不会充电不足，这种像素电极和数据信号线的配置是适于上述高速驱动面板的配置。
如果将这种配置应用于具有现有的电容分割方式的像素分割方式的液晶面板来进行高速驱动，则边框会大幅度增大。原因是在现有的电容分割方式中，保持电容配线主干连接着大量保持电容配线，由于传递AC(交流)信号，因此保持电容配线主干中容易发生信号延迟，这会对显示造成大影响，如果要对应进一步高速化则不得不使保持电容配线主干的线宽度大幅度变粗。
然而，如果如本构成例7那样使用具有多个保持电路的C S驱动器来制造具有电容分割方式的像素分割方式的液晶面板，则不会使用传递AC(交流)信号的保持电容配线主干，因此边框几乎不变 大。因此，在高速驱动面板中，本构成例7特别对使边框变小的效果好。
(液晶面板的构成例8)
图44是示出本发明的液晶面板的构成例8中的液晶面板113d的一部分的等效电路图。如图44所示，在本液晶面板113d中，具备在列方向(图中上下方向)上延伸的数据信号线4x、4X、在行方向(图中左右方向)上延伸的扫描信号线2c，2a、在行和列方向上排列的像素100、101、103、104、保持电容配线3a、3c以及共用电极(相对电极)com，各像素的结构是相同的。
在本液晶面板113d中，与1个像素对应设有1个数据信号线、1个扫描信号线以及1个保持电容配线。另外，在1像素中以一方包围另一方的方式设有2个像素电极，在像素100中设有像素电极5d和包围该像素电极5d的像素电极5c，在像素101中设有像素电极5b和包围像素电极5b的像素电极5a，在像素103中设有像素电极5D和包围像素电极5D的像素电极5C，在像素104中设有像素电极5B和包围像素电极5B的像素电极5A。
各像素的结构相同，因此以下主要举例说明像素101。
在像素101中，像素电极5a通过与扫描信号线2a连接的晶体管15a连接到数据信号线4x，像素电极5b通过与扫描信号线2a连接的晶体管15b连接到数据信号线4x，在像素电极5a和保持电容配线3a间形成有保持电容Cha，在像素电极5a和共用电极com间形成有液晶电容Cla，在像素电极5b和共用电极com间形成有液晶电容Clb。
这样，像素电极5a、5b分别通过与相同的扫描信号线2ab连接的各个晶体管15a、15b连接到相同的数据信号线4x，因此能对像素电极5a、5b分别通过各个晶体管15a、15b直接提供相同的信号电位(数据信号)。并且，在像素电极5a中形成有保持电容配线3a和保持电容Cha，因此例如在对像素电极5a、5b写入数据信号后使保持电容配线信号变动，从而进行电容耦合的像素电极电位(像素电位)的上冲或者下冲，由此能使各个像素电极5a、5b的像素电位不同。用这种方法能使例如包括像素电极5a的副像素为暗副像素，使包括 像素电极5b的副像素为亮副像素。由此，能实现像素分割方式的液晶显示装置。
图45示出本构成例8中的液晶面板113d的具体构成。图45是示出液晶面板113d的构成例8的俯视图。在图45的液晶面板113d中，在数据信号线4x和扫描信号线2a的交叉部附近配置有晶体管15a、15b，在由两数据信号线4x、4X划分的像素区域中配置有矩形的像素电极5b和包围它的矩形的像素电极5a，保持电容配线3a横穿像素电极5a在行方向上延伸。此外，像素电极5a、5b的形状只要是一方像素电极包围另一方像素电极的形状即可，没有特别限定。
在像素101中，在扫描信号线2a上形成有晶体管15a的源极电极16ab和漏极电极17a以及晶体管15b的源极电极16ab和漏极电极17b。这样，源极电极16ab兼作晶体管15a、15b两者的源极电极而与数据信号线4x连接。漏极电极17a与漏极引出配线18a连接，漏极引出配线18a与电容电极19a连接，电容电极19a通过接触孔20a与像素电极5a连接。漏极电极17b与漏极引出配线18b连接，漏极引出配线18b通过接触孔20b与像素电极5b连接。
在此，电容电极19a隔着栅极绝缘膜与保持电容配线3a重叠，并且像素电极5a隔着栅极绝缘膜及层间绝缘膜与保持电容配线3a重叠，由这些重叠的两者来形成保持电容Cha(参照图44)。
另一方面，在像素电极5b中不设有电容电极、保持电容配线，不设有保持电容配线的保持电容。使像素电极5b为亮像素，因此如果考虑液晶面板的V-T曲线(液晶施加电压-面板透射率曲线)，则无论像素电极5b的电位在帧间怎样变化也难以出现显示亮度变化的影响。另外，在本构成例8中，对于一方副像素不设置使用了保持电容配线的保持电容，因此能减少CS驱动器的输出(CS信号)的个数，能使CS驱动器的构成简化，因此有利于窄边框化。
此外，其它像素的构成(各构件的形状和配置以及连接关系)与像素101的构成相同。
另外，构成例1～7示出的各液晶面板构成为形成在1个像素区域内的多个像素电极分别形成保持电容配线和保持电容，但是本发 明不限于此，如构成例8所示，只要1个像素电极内的至少1个像素电极形成保持电容配线和保持电容即可。例如，在1个像素区域内形成有2个像素电极(5a、5b)的构成中，是仅有一方像素电极(5a)形成了保持电容配线和保持电容的构成。在该构成中，对一方像素电极(5a)写入数据信号后，对保持电容配线提供保持电容配线信号，进行电容耦合的像素电极电位(像素电位)的上冲或者下冲，由此也能使像素电极(5a)的像素电位变化。因此能使1像素包括亮副像素和暗副像素，因此能实现像素分割方式的液晶显示装置。
此外，本申请中所谓“电位的极性”是指作为基准的电位以上(正)或者作为基准的电位以下(负)。在此，作为基准的电位可以是作为共用电极(相对电极)的电位的Vcom(公共电位)，也可以是其它任意的电位。另外，在构成例1～8中示出的本发明的各液晶面板中，大量数据信号线的极性配置是何种配置都可以，相邻的数据信号线可以全部为相反极性，也可以为同极性，数据信号线的极性配置也可以每隔2线极性反转，本发明的效果是发挥不影响这种数据信号线的极性配置的效果。
另外，在构成例1～7中示出的本发明的各液晶面板中，在列方向上相邻的像素之间设有由两像素共用的保持电容配线，但是本实施方式不限于此，在由构成例1～7示出的本发明的各液晶面板中，也可以在列方向上相邻的像素之间设有实质上由两像素共用的保持电容配线。即，在本发明中，只要与在列方向相邻的像素对应地存在具有在两像素中提供相同信号等特征而实质上共用的保持电容配线即可，该保持电容配线也可以是多个。
(电视接收机的构成例)
最后说明本发明的电视接收机的构成例。以下说明将本发明的液晶显示装置应用于电视接收机时的一个构成例。此外，在此将本液晶显示装置110、110b表示为液晶显示装置800。图46是示出电视接收机用的液晶显示装置800的构成的框图。液晶显示装置800具备液晶显示单元84、Y/C分离电路80、视频色度电路81、A/D转换器82、液晶控制器83、背光源驱动电路85、背光源86、微机(微型计 算机)87以及灰度级电路88。此外，液晶显示单元84包括液晶面板、用于驱动液晶面板的源极驱动器和栅极驱动器。
在上述构成的液晶显示装置800中，首先，从外部对Y/C分离电路80输入作为电视信号的复合彩色视频信号Scv，然后分离为亮度信号和颜色信号。这些亮度信号和颜色信号由视频色度电路81变换为与光的3原色对应的模拟RGB信号，进而该模拟RGB信号由A/D转换器82变换为数字RGB信号。该数字RGB信号输入液晶控制器83。另外，在Y/C分离电路80中，从自外部输入的复合彩色视频信号Scv还取出水平和垂直同步信号，这些同步信号也通过微机87输入到液晶控制器83。
数字RGB信号与基于上述同步信号的定时信号一起以规定的定时从液晶控制器83输入液晶显示单元84。另外，在灰度级电路88中，生成彩色显示的3原色R、G、B各自的灰度级电位，这些灰度级电位也提供给液晶显示单元84。在液晶显示单元84中，根据这些RGB信号、定时信号和灰度级电位由内部的源极驱动器、栅极驱动器等生成驱动用信号(数据信号＝信号电位、扫描信号等)，根据这些驱动用信号将彩色图像显示于内部的液晶面板。此外，为了利用该液晶显示单元84显示图像，需要从液晶显示单元内的液晶面板的后方照射光，在该液晶显示装置800中，背光源驱动电路85在微机87的控制下驱动背光源86，由此对液晶面板的里面照射光。包括上述处理，系统整体的控制由微机87进行。此外，从外部输入的视频信号(复合彩色视频信号)不仅是基于电视广播的视频信号，也能使用由照相机拍摄的视频信号、通过互联网线路提供的视频信号等，在该液晶显示装置800中，能进行基于各种视频信号的图像显示。
在液晶显示装置800显示基于电视广播的图像的情况下，如图47所示，液晶显示装置800连接着调谐部90，由此构成本电视接收机601。该调谐部90从由天线(不图示)接收的接收波(高频信号)中提取要接收的频道的信号来变换为中间频率信号，对该中间频率信号进行检波来取出作为电视信号的复合彩色视频信号Scv。该复 合彩色视频信号Scv如上所述输入液晶显示装置800，由液晶显示装置800显示基于该复合彩色视频信号Scv的图像。
图48是示出本电视接收机的一个构成例的分解立体图。如该图所示，本电视接收机601的构成要素除了液晶显示装置800以外还具有第1箱体801和第2箱体806，构成为用第1箱体801和第2箱体806包住并夹持液晶显示装置800。在第1箱体801中形成有使由液晶显示装置800显示的图像透过的开口部801a。另外，第2箱体806覆盖液晶显示装置800的背面侧，设有用于操作液晶显示装置800的操作用电路805，并且在下方装配有支撑用构件808。
本发明不限于上述实施方式，根据技术常识适当变更上述实施方式的方案、将它们组合得到的方案也包含于本发明的实施方式。
产业上的可利用性
本发明的有源矩阵基板和具备该有源矩阵基板的液晶面板适合于例如液晶电视。
附图标记说明
Claims (23)
1.一种有源矩阵基板，其特征在于，
具备：数据信号线、扫描信号线、与上述数据信号线和扫描信号线连接的晶体管以及保持电容配线，
在1个像素区域内形成有多个像素电极，
具备单片地形成的保持电容配线驱动电路，上述保持电容配线驱动电路输出用于驱动上述保持电容配线的保持电容配线信号，
在1个像素区域内，至少在1个像素电极和与该像素电极对应的保持电容配线之间形成有保持电容，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对全部保持电容配线每隔1个保持电容配线设有上述保持电容配线驱动内部电路，
在相邻的2个保持电容配线中，对一方保持电容配线提供从上述保持电容配线驱动内部电路输出的上述保持电容配线信号，对另一方保持电容配线提供从外部的信号源输出的信号。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路单片地形成在玻璃基板上。
3.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路和扫描信号线驱动电路单片地形成。
4.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路对与像素电极形成保持电容的保持电容配线提供上述保持电容配线信号，由此使从数据信号线写入该像素电极的像素电位向与该像素电位的极性相应的方向变化。
5.根据权利要求1所述的有源矩阵基板，其特征在于，
在1个像素区域内，形成于各像素电极和与该像素电极对应的保持电容配线之间的各保持电容相互不同。
6.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
1个保持电容配线驱动内部电路对至少1个保持电容配线提供上述保持电容配线信号。
7.根据权利要求1所述的有源矩阵基板，其特征在于，
在1个像素区域内具备第1像素电极和第2像素电极以及与上述扫描信号线连接的第1晶体管和第2晶体管，
上述第1像素电极通过上述第1晶体管与上述数据信号线连接，并且与上述保持电容配线形成第1保持电容，上述第2像素电极通过上述第2晶体管与上述数据信号线连接，并且与上述保持电容配线形成第2保持电容。
8.根据权利要求1所述的有源矩阵基板，其特征在于，
设各数据信号线的延伸方向为列方向，
第1像素区域和第2像素区域按该顺序在列方向上排列，并且在各像素区域内，第1像素电极和第2像素电极按该顺序在列方向上排列，
上述第1像素区域内的上述第2像素电极与上述第2像素区域内的上述第1像素电极相邻，各个像素电极与同一保持电容配线形成有保持电容。
9.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
当对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号为有效时，与本级像素对应的保持电容配线驱动内部电路获取上述保持对象信号并保持它，
对与本级像素对应的保持电容配线提供与本级像素对应的保持电容配线驱动内部电路的输出作为上述保持电容配线信号。
10.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
当对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号为有效时，与本级像素对应的保持电容配线驱动内部电路获取上述保持对象信号并保持它，
对与本级像素对应的保持电容配线和与比本级靠前的前级像素对应的保持电容配线提供与本级像素对应的保持电容配线驱动内部电路的输出作为上述保持电容配线信号。
11.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
与本级对应的保持电容配线驱动内部电路
具备：第1输入部，其输入对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号；第2输入部和第3输入部，其输入上述保持对象信号；以及输出部，其输出上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效的期间，保持输入到上述第2输入部和/或第3输入部的上述保持对象信号的电位。
12.根据权利要求1所述的有源矩阵基板，其特征在于，
上述保持电容配线驱动电路具备对保持电容配线提供上述保持电容配线信号的多个保持电容配线驱动内部电路，
对各保持电容配线驱动内部电路输入保持对象信号，
与本级对应的保持电容配线驱动内部电路
具备：第1输入部，其输入对与比本级靠后的后级像素对应的扫描信号线提供的扫描信号；第2输入部和第3输入部，其输入上述保持对象信号；以及输出部，其输出上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效，并且对与比上述后级像素靠后的像素对应的扫描信号线提供的扫描信号为有效时，对输入到并保持于上述第2输入部和/或第3输入部的上述保持对象信号的电位进行下拉。
13.根据权利要求12所述的有源矩阵基板，其特征在于，
还具备输入第2保持对象信号的第4输入部和第5输入部，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第2输入部的上述保持对象信号的电位为高电平时，输出高电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为有效时的输入到上述第3输入部的上述保持对象信号的电位为高电平时，输出低电平的电位的上述保持电容配线信号，
在输入到上述第1输入部的上述扫描信号为非有效，并且对与比上述后级像素靠后的像素对应的扫描信号线提供的扫描信号为有效时，利用输入到上述第4输入部和/或第5输入部的上述第2保持对象信号对输入到并保持于上述第2输入部和/或第3输入部的上述保持对象信号的电位进行下拉。
14.根据权利要求1所述的有源矩阵基板，其特征在于，
设各数据信号线的延伸方向为列方向，包括多个像素电极的像素区域在行和列方向上排列，与1个像素区域列对应设有第1数据信号线和第2数据信号线，并且与1个像素区域行对应设有1个扫描信号线，
通过晶体管连接到在列方向上相邻的2个像素区域中的一方中包括的各像素电极的数据信号线和通过晶体管连接到该2个像素区域中的另一方中包括的各像素电极的数据信号线是不同的。
15.根据权利要求14所述的有源矩阵基板，其特征在于，
每次同时选择相邻的2个扫描信号线。
16.根据权利要求14所述的有源矩阵基板，其特征在于，
对上述第1数据信号线和上述第2数据信号线提供相互相反极性的数据信号。
17.根据权利要求1所述的有源矩阵基板，其特征在于，
在1个像素区域内具备2个像素电极，
一方像素电极包围着另一方像素电极。
18.根据权利要求17所述的有源矩阵基板，其特征在于，
1个像素区域包括2个副像素，
包括上述一方像素电极的副像素为亮度相对较低的暗副像素，包括上述另一方像素电极的副像素为亮度相对较高的亮副像素。
19.根据权利要求10所述的有源矩阵基板，其特征在于，
对第(k-2)行保持电容配线和第k行保持电容配线提供从第k级保持电容配线驱动内部电路输出的保持电容配线信号，
对第(k-3)行保持电容配线和第(k-1)行保持电容配线提供从外部的信号源输出的信号，
对上述第k级保持电容配线驱动内部电路输入提供给第(k+3)行扫描信号线的扫描信号。
20.根据权利要求1所述的有源矩阵基板，其特征在于，
从上述外部的信号源输出的信号为共用电极电位。
21.一种液晶显示装置，其特征在于，
具备权利要求1至20中的任一项所述的有源矩阵基板，
上述保持电容配线驱动电路对与上述像素电极形成保持电容的上述保持电容配线提供上述保持电容配线信号，由此使从上述数据信号线写入该像素电极的像素电位向与该像素电位的极性相应的方向变化来进行显示。
22.一种液晶面板，其特征在于，
具备权利要求1至20中的任一项所述的有源矩阵基板。
23.一种电视接收机，其特征在于，
具备权利要求21所述的液晶显示装置以及接收电视广播的调谐部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010030569 | 2010-02-15 | ||
| JP2010-030569 | 2010-02-15 | ||
| PCT/JP2010/072007 WO2011099217A1 (ja) | 2010-02-15 | 2010-12-08 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102754021A CN102754021A (zh) | 2012-10-24 |
| CN102754021B true CN102754021B (zh) | 2015-04-15 |
Family
ID=44367509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080063421.9A Expired - Fee Related CN102754021B (zh) | 2010-02-15 | 2010-12-08 | 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9076394B2 (zh) |
| EP (1) | EP2538271A4 (zh) |
| JP (1) | JP5619787B2 (zh) |
| CN (1) | CN102754021B (zh) |
| WO (1) | WO2011099217A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112012002065T5 (de) * | 2011-05-13 | 2014-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
| KR101969952B1 (ko) * | 2012-06-05 | 2019-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102400509B1 (ko) | 2012-09-13 | 2022-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN103941439B (zh) * | 2013-06-28 | 2016-09-28 | 上海中航光电子有限公司 | 一种补偿馈通电压驱动电路及阵列基板 |
| TW202339281A (zh) * | 2013-10-10 | 2023-10-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| CN104143307B (zh) * | 2014-06-30 | 2017-03-08 | 上海天马微电子有限公司 | Tft阵列基板及其驱动方法和显示装置 |
| WO2016038508A1 (en) | 2014-09-12 | 2016-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102284754B1 (ko) * | 2014-10-27 | 2021-08-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치 |
| JP7016697B2 (ja) * | 2015-04-30 | 2022-02-07 | 株式会社半導体エネルギー研究所 | 電子機器 |
| KR102386205B1 (ko) * | 2015-08-05 | 2022-04-13 | 삼성디스플레이 주식회사 | 어레이 테스트 장치 및 어레이 테스트 방법 |
| CN105204256B (zh) * | 2015-10-29 | 2018-10-19 | 深圳市华星光电技术有限公司 | 一种基于数据线共用技术的阵列基板及其显示装置 |
| WO2020058799A1 (ja) * | 2018-09-21 | 2020-03-26 | 株式会社半導体エネルギー研究所 | フリップ・フロップ回路、駆動回路、表示パネル、表示装置、入出力装置、情報処理装置 |
| CN110675804B (zh) * | 2019-11-15 | 2022-09-13 | 福州京东方光电科技有限公司 | 关机放电电路及其控制方法、显示面板和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612195A (zh) * | 2000-10-31 | 2005-05-04 | 松下电器产业株式会社 | 显示装置及其驱动方法、信息终端装置 |
| CN1693945A (zh) * | 2003-12-05 | 2005-11-09 | 夏普株式会社 | 液晶显示器 |
| JP2006220947A (ja) * | 2005-02-10 | 2006-08-24 | Sharp Corp | アクティブマトリクス型の表示装置およびその走査側駆動回路 |
| CN101361109A (zh) * | 2006-02-06 | 2009-02-04 | 夏普株式会社 | 显示装置、有源矩阵基板、液晶显示装置、电视接收机 |
| CN101903938A (zh) * | 2007-12-27 | 2010-12-01 | 夏普株式会社 | 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2001159877A (ja) | 1999-09-20 | 2001-06-12 | Sharp Corp | マトリクス型画像表示装置 |
| JP4265788B2 (ja) | 2003-12-05 | 2009-05-20 | シャープ株式会社 | 液晶表示装置 |
| TWI335559B (en) | 2006-01-13 | 2011-01-01 | Chimei Innolux Corp | Liquid crystal display |
| US20090009449A1 (en) | 2006-02-06 | 2009-01-08 | Toshihisa Uchida | Display device, active matrix substrate, liquid crystald display device and television receiver |
| EP2200011A4 (en) * | 2007-10-16 | 2012-02-15 | Sharp Kk | DISPLAY CONTROL, DISPLAY AND DISPLAY DRIVING METHOD |
| RU2438194C1 (ru) * | 2007-12-28 | 2011-12-27 | Шарп Кабусики Кайся | Схема управления линии запоминающего конденсатора и устройство отображения |
| JP5107421B2 (ja) * | 2008-03-31 | 2012-12-26 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2011099218A1 (ja) | 2010-02-15 | 2011-08-18 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
-
2010
- 2010-12-08 WO PCT/JP2010/072007 patent/WO2011099217A1/ja active Application Filing
- 2010-12-08 US US13/577,700 patent/US9076394B2/en not_active Expired - Fee Related
- 2010-12-08 EP EP10845808.4A patent/EP2538271A4/en not_active Withdrawn
- 2010-12-08 JP JP2011553723A patent/JP5619787B2/ja active Active
- 2010-12-08 CN CN201080063421.9A patent/CN102754021B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612195A (zh) * | 2000-10-31 | 2005-05-04 | 松下电器产业株式会社 | 显示装置及其驱动方法、信息终端装置 |
| CN1693945A (zh) * | 2003-12-05 | 2005-11-09 | 夏普株式会社 | 液晶显示器 |
| JP2006220947A (ja) * | 2005-02-10 | 2006-08-24 | Sharp Corp | アクティブマトリクス型の表示装置およびその走査側駆動回路 |
| CN101361109A (zh) * | 2006-02-06 | 2009-02-04 | 夏普株式会社 | 显示装置、有源矩阵基板、液晶显示装置、电视接收机 |
| CN101903938A (zh) * | 2007-12-27 | 2010-12-01 | 夏普株式会社 | 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2538271A4 (en) | 2013-08-21 |
| EP2538271A1 (en) | 2012-12-26 |
| WO2011099217A1 (ja) | 2011-08-18 |
| US20120300133A1 (en) | 2012-11-29 |
| US9076394B2 (en) | 2015-07-07 |
| CN102754021A (zh) | 2012-10-24 |
| JP5619787B2 (ja) | 2014-11-05 |
| JPWO2011099217A1 (ja) | 2013-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102754021B (zh) | 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机 | |
| CN102906636B (zh) | 液晶显示装置 | |
| CN101467098B (zh) | 有源矩阵基板及具有该有源矩阵基板的显示装置 | |
| CN101432793B (zh) | 有源矩阵基片和配备该基片的显示装置 | |
| CN101004520B (zh) | 液晶显示器面板及其制造方法 | |
| CN101814273B (zh) | 液晶显示装置 | |
| CN101350182B (zh) | 液晶显示器 | |
| CN102598104B (zh) | 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机 | |
| CN104221075B (zh) | 液晶显示装置及其驱动方法 | |
| CN102349022A (zh) | 阵列基板、液晶面板、液晶显示装置、电视接收机 | |
| US8665387B2 (en) | Liquid crystal display | |
| US9514698B2 (en) | Liquid crystal display having high and low luminances alternatively represented | |
| CN103454823B (zh) | 一种阵列基板及液晶显示面板 | |
| CN107065253A (zh) | 显示面板的驱动方法、显示面板和显示装置 | |
| CN102648437A (zh) | 液晶显示装置 | |
| WO2011104947A1 (ja) | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 | |
| US20120112193A1 (en) | Transistor array substrate | |
| KR20190084116A (ko) | 디스플레이 패널 구동 방법 및 디스플레이 패널 | |
| CN102906806B (zh) | 显示装置、液晶显示装置、电视接收机 | |
| CN102132202A (zh) | 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机 | |
| US9812055B2 (en) | Display device and a method for driving the same | |
| CN101236737B (zh) | 可减少栅极驱动电路数量的电路及液晶显示装置 | |
| CN104977768B (zh) | 液晶显示面板及其像素充电电路 | |
| CN201204027Y (zh) | 可减少栅极驱动电路数量的电路及液晶显示装置 | |
| WO2011099218A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150415 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |