CN100530586C - 晶片平坦度评价方法、实行该评价方法的装置及其应用 - Google Patents

晶片平坦度评价方法、实行该评价方法的装置及其应用 Download PDF

Info

Publication number
CN100530586C
CN100530586C CNB2003101239168A CN200310123916A CN100530586C CN 100530586 C CN100530586 C CN 100530586C CN B2003101239168 A CNB2003101239168 A CN B2003101239168A CN 200310123916 A CN200310123916 A CN 200310123916A CN 100530586 C CN100530586 C CN 100530586C
Authority
CN
China
Prior art keywords
wafer
mentioned
flatness
computational methods
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101239168A
Other languages
English (en)
Other versions
CN1510732A (zh
Inventor
藤泽忠仁
井上壮一
小林诚
市川雅志
萩原恒幸
児玉贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Nikon Corp
Shin Etsu Handotai Co Ltd
Original Assignee
Toshiba Corp
Nikon Corp
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nikon Corp, Shin Etsu Handotai Co Ltd filed Critical Toshiba Corp
Publication of CN1510732A publication Critical patent/CN1510732A/zh
Application granted granted Critical
Publication of CN100530586C publication Critical patent/CN100530586C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/30—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring roughness or irregularity of surfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

揭示了晶片平坦度评价方法。在该晶片平坦度评价方法中，测量晶片的表面形状及其背面形状。将测量的晶片表面划分为段。然后，根据评价的段的位置来选择平坦度的计算方法，从而获得晶片面内的平坦度。

Description

晶片平坦度评价方法、实行该评价方法的装置及其应用
技术领域
本发明涉及晶片平坦度评价方法、实行该评价方法的晶片平坦度评价装置、使用该评价方法的晶片制造方法、使用该评价方法的晶片品质保证方法、使用该评价方法的半导体器件的制造方法、及使用由该评价方法评价的晶片的半导体器件的制造方法。
背景技术
由于半导体器件图形尺寸的微细化，光刻时的聚焦深度越来越接近极限。
在100nm的等级时，需要极力抑制引起CD(复制到抗蚀剂上的图形尺寸)变动的聚焦偏差，重新对聚焦变动的主要原因逐一进行评价尤为重要。聚焦变动的主要原因中晶片平坦度的影响显著，因此需要平坦度更高的晶片。
以往以硅等为代表的晶片的制造中，将单晶锭切割成薄圆片后对该薄圆片依次进行倒角、研磨、腐蚀等各工序，接着至少对晶片的一个主面(单面或双面)进行镜面化研磨后制作出镜面晶片(也称作PW)。用曝光装置等对该镜面晶片进行曝光处理等后制成元件，从而制作成器件。
用于器件制作的晶片不限于镜面晶片，也可以使用在镜面晶片上增加了附加价值的晶片(将这些各种形态的晶片统称为晶片)，例如，在镜面晶片上形成外延层的外延晶片、进行热处理的退火晶片、以及用将两片镜面晶片隔着氧化膜沾在一起等方法制成的SOI晶片等。
制造这些晶片时，根据器件工序中设定的平坦度等规格来设定各加工工序(加工工序条件)，使晶片品质符合该规格。
以往，晶片平坦度的定义广泛使用如图32所示的与晶片厚度分布相关的晶片平坦度，即依据假定将晶片完全固定(CHUCK)在理想平面上时所获得的厚度分布来求出的SFQR(段(site)平坦度的质量要求＝整个晶片相对于焦点平面的拓扑分布)。在图32中，标号3201为独立(FREESTANDING)状态下的段(site)的剖面形状，标号3202为将上述段3201完全固定在理想平面上时的剖面形状。
可是，光刻时所需的平坦度从聚焦预算(FOCUS BUDGET)的角度来说，如图画33C和34C所示，与实际曝光时一样，是将晶片固定在晶片架上时扫描器等曝光装置感知的平坦度(在本说明书中称之为“SFQRSR”)。
图33A～图33C为示出了位于晶片中心附近的段(在本说明书中称之为“全段(full site)”)的剖面形状的剖面图。
图33A示出了独立状态下的全段的剖面形状，图33B示出了上述全段完全固定在理想平面上时的剖面形状及其平坦度SFQR，图33C示出了上述全段固定在针固定型晶片架上时的剖面形状及扫描器感知的平坦度SFQRSR。
据文献1披露，使用针固定型晶片架时，全段的平坦度SFQR与扫描器感知的平坦度SFQRSR的结果大致相同。
图34A～图34C为示出了位于晶片边缘周边附近的段(在本说明书中称之为“局部段(partial site)”)的剖面形状的剖面图。
图34A示出了独立状态下的局部段的剖面形状，图34B示出了上述局部段完全固定在理想平面上时的剖面形状及其平坦度SFQR，图34C示出了上述局部段固定在针固定型晶片架上时的剖面形状及扫描器感知的平坦度SFQRSR。
比较图34B与图34C可知，晶片边缘形状、晶片架底座的形状、以及固定部分的结构之间的相互作用会给局部段的平坦度带来很大的影响。因此，扫描器感知的平坦度SFQRSR与求出晶片边缘形状后完全固定在理想平面上时的平坦度SFQR的结果大不一样。例如，据文献2披露，晶片架底座最外围的保持槽位于晶片的哪个部位也能决定局部段的平坦度是否不同于上述平坦度SFQR。
另外，文献3披露了固定后的晶片的平坦度、边缘下降(edge roll-off)、以及距晶片中心的距离与CMP时的研磨压力的关系等。
文献1：T.Fujisawa et al，“Analysis of wafer Flatness for CD Controlin Photolithography”，Proc.SPIE 4691，pp.802-809，2002
文献2：N.Poduje“Edge Effect on Flatness for 130nm Technologyand beyond”，Proc.SEMI Japan Silicon wafer workshop，pp.101-106，2001
文献3：Tetsuo Fukuda，“JEITA Flatness Study IV and The Impactof Edge roll-off on CMP”，[ONLINE]2002.04.17，<Advanced WaferGeometry Task Force 2002SEMICON/Europe(Munich)，[2002年9月3日检索]、互联网<the web site
“semi.org/web/japan/wstandards.nsf/ad8d609e1779140a882567fa0057749a/64550bacea37331549256885001a4b5e/$FILE/020417％20JEITA％20FItns％20IV.ppt”>
如上所述，购买晶片时提示的以往的平坦度没有考虑曝光时使用的晶片架的平坦度以及晶片与晶片架的相互作用。因此，特别是局部段的平坦度有时会与扫描器即曝光装置感知的平坦度不同。因此，用以往的评价标准例如用SFQR评价标准评价为平坦度高的晶片，实际固定在曝光装置的晶片架上时也不能发挥预期的性能，聚焦变动量超过预算，很难将CD变动充分地抑制在允许范围之内。
发明内容
本发明的目的在于提供：能够在更加接近曝光装置感知的平坦度的状态下评价晶片面内平坦度的晶片平坦度评价方法、实行该评价方法的晶片平坦度评价装置、使用该评价方法的晶片制造方法、使用该评价方法的晶片品质保证方法、使用该评价方法的半导体器件的制造方法、及使用由该评价方法评价的晶片的半导体器件的制造方法。
涉及本发明第一方式的晶片平坦度评价方法是：测量晶片的表面形状及其背面形状，将上述晶片表面划分成段，根据评价的段的位置选择平坦度的计算方法，从而获得上述晶片面内的平坦度。
涉及本发明第二方式的晶片平坦度评价装置具有：测量部，测量晶片的表面形状及其背面形状；获得部，将上述晶片表面划分成段，根据评价的段的位置选择平坦度的计算方法，从而获得上述晶片面内的平坦度。
涉及本发明第三方式的晶片制造方法具有：依据设定的加工工序条件从晶锭中获得晶片的工序；测量上述获得的晶片的表面形状及其背面形状的工序；将上述晶片表面划分成段，根据评价的段的位置选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否满足来自预算的要求的工序；当上述晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件的工序；以及，当上述晶片面内的平坦度不满足来自预算(バジエツト)的要求时改变上述设定的加工工序条件的工序。
涉及本发明第四方式的晶片品质保证方法是：测量晶片的表面形状及其背面形状，将上述晶片表面划分成段后根据评价的段的位置选择平坦度的计算方法从以下两种计算方法的某一种中选择：
第一计算方法，利用上述晶片表面形状的测量值及其背面形状的测量值，依据假定将上述晶片完全固定在理想平面上时获得的厚度分布求出平坦度；
第二计算方法，依据将上述晶片安装在晶片架上时获得的晶片表面形状分布求出平坦度；
利用多个机种的各个晶片架来获得上述晶片面内的平坦度，按照上述晶片架的每一个机种来保证上述晶片面内的平坦度。
涉及本发明第五方式的半导体器件的制造方法具有：在半导体器件的加工工序之后以及刻蚀工序之前抽取加工中的晶片的工序；测量上述抽取的晶片的表面形状及其背面形状的工序；将上述晶片表面划分成段，根据评价的段的位置选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否维持满足来自预算的要求的值或是否维持没有问题的值的工序；当维持上述值时固定上述加工工序的加工工序条件及上述刻蚀工序的加工工序条件的工序；当不维持上述值时改变上述加工工序及上述刻蚀工序的至少一个加工工序条件的工序。
涉及本发明第六方式的半导体器件的制造方法具有：测量晶片表面形状及其背面形状的工序；将上述晶片表面划分成段，根据评价的段的位置选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；依据上述获得的平坦度来判断上述晶片是否合格的工序；依据上述判断，利用合格的晶片来制造半导体器件的工序。
附图说明
图1A、图1B、图1C、及图1D分别为晶片的平面图；
图2为参考例的晶片平坦度评价方法的流程图；
图3为本发明实施方式1的晶片平坦度评价方法的流程图；
图4A、图4B、及图4C为其它分类例的晶片平面图；
图5为本发明实施方式2的晶片平坦度评价方法的流程图；
图6为模型化的晶片边缘部分的表面形状图；
图7A、图7B为模型化的背面形状和晶片架的剖面图；
图8为晶片背面形状与弯曲量的关系图；
图9A、图9B、图9C、图9D、及图9E为分别为图8所示L2a～L2e的状态图；
图10为利用本发明实施方式2的晶片平坦度评价方法的晶片筛选方法流程图；
图11A为晶片架的平面图；
图11B为沿图11A的线11B-11B的剖面图；
图12为特殊部位的固定后平坦度恶化量与背面平坦度的关系图；
图13A为晶片局部平坦度的测量结果(固定背面、测量表面)图；
图13B为晶片局部平坦度的测量结果(固定表面、测量背面)图；
图14A为详细调查晶片局部平坦度的结果(固定背面、测量表面)图；
图14B为详细调查晶片局部平坦度的结果(固定表面、测量背面)图；
图15A为独立的晶片形状图；
图15B为将晶片背面固定在针固定器上时的状态图；
图15C为翻转晶片后固定表面时的状态图；
图16A、图16B、及图16C分别为晶片背面与针对应部位的平坦度分布、晶片变形模拟结果及针上的应力分布；
图17A、图17B、及图17C分别为晶片背面与针对应部位的平坦度分布、晶片变形模拟结果及针上的应力分布；
图18为晶片背面平坦度与接触率的关系图；
图19为晶片背面平坦度与表面平坦度的关系图；
图20为基于晶片厚度的平坦度与表面平坦度的关系图；
图21为本发明实施方式4的晶片平坦度评价方法的例1图；
图22为本发明实施方式4的晶片平坦度评价方法的例2图；
图23为本发明实施方式4的晶片平坦度评价方法的例3图；
图24为本发明实施方式5的晶片平坦度评价方法的例1图；
图25为本发明实施方式5的晶片平坦度评价方法的例2图；
图26为本发明实施方式6的晶片制造方法例1的流程图；
图27为本发明实施方式6的晶片制造方法例1的工序例图；
图28为本发明实施方式6的晶片制造方法例2的流程图；
图29A为退火晶片的剖面图；
图29B为外延晶片的剖面图；
图29C为SOI晶片的剖面图；
图30为利用本发明实施方式7的晶片品质保证方法获得的品质保证单的例图；
图31为本发明实施方式8的半导体器件制造方法的流程图；
图32为表示独立状态的段的剖面形状及完全固定在理想平面上的剖面形状的剖面图；
图33A、图33B、图33C为表示全段的剖面形状的剖面图；
图34A、图34B、图34C为表示局部段的剖面形状的剖面图；
具体实施方式
下面参照附图来说明本发明的实施方式。在此说明中，所有附图的共同部分赋予相同的标号。
实施方式1
在说明实施方式1之前，先参照图1A～图1D、图2来说明一下用于本实施方式的具有代表性的词汇的定义及参考例。
图1A～图1D分别为晶片的平面图。
我们希望集成电路形成在晶片100的整个表面上。可实际上有效的集成电路不是形成在晶片100的整个表面上，如图1A所示，将距晶片100边缘几mm左右的宽度设定为边缘除外区(edge exclusion)。边缘除外区的内侧为有效曝光区，有效的集成电路例如形成在有效曝光区内。设定在晶片100边缘附近的平坦度评价的最外周线例如设定在边缘除外区与有效曝光区的界线101上。
图1B示出了在晶片100的表面上划分的段。图1B示出了共计56个段。例如，晶片100的平坦度可以按每个段来求出。在段中，如图1C所示，位于晶片100的中心附近，例如没有在界线101上、没有欠缺的段，称之为全段(full site)。如图1D所示，位于晶片100的边缘周边附近，例如在界线101上、有欠缺的段，称之为局部段(partial site)。另外，也可以按照一个曝光区(拍摄区)的大小在晶片100的表面上划分段。
图2为参考例的晶片平坦度评价方法的流程图。
首先，如图2所示，分别对独立状态的晶片形状的晶片表面及其背面进行实际测量(工序201)。
其次，计算出实际测量的晶片完全固定在理想平面上时的表面形状(工序202)。
其次，对重新决定的段尺寸进行理想的均衡(levelling)处理，求出作为均衡余差的最大值-最小值的SFQR(工序203)。此时计算SFQR时，对于局部段来说，除了边缘除外区外侧的数据被消除之外，与没有欠缺的全段进行同样的处理。
如上所述，在参考例中，对给局部段的平坦度带来重大影响的晶片边缘的形状、晶片架的底座形状及固定部分结构的相互作用没做任何考虑。
由此，本发明者们想到了，为了使晶片平坦度的评价适用于光刻，需要考虑了将晶片固定在与使用的曝光装置种类相同或规格相同的晶片架上时的表面形状的评价基准。下面详细说明本发明实施方式1的评价顺序。
图3为本发明实施方式1的晶片平坦度评价方法的流程图。
如图3所示，实施方式1与参考例的区别在于工序301。在工序301中，根据评价的段的位置来选择计算晶片面内平坦度的计算方法。评价的段位置的分类例为，将评价段划分为局部段和全段。
对于分类为局部段的段，加入有关晶片边缘部分的背面形状、晶片架底座形状的信息、以及有关固定部分结构的信息后，计算固定后的晶片边缘部的表面形状(工序302)。
其次，利用计算出的晶片边缘部的表面形状求出扫描器等曝光装置感知的平坦度SFQRSR(工序303)。此时，若晶片架的种类不只是一种，而是具有多种时，按每个晶片架来计算SFQRSR，从计算出的各SFQRSR中例如将最差的值作为平坦度SFQRSR即可。或者，也可以按每个晶片架逐一给出平坦度SFQRSR。
另外，当然也可以不计算，而是通过将晶片实际固定在实际使用的晶片架或同一机种的晶片架上进行实际测量后获得的晶片表面形状来求出平坦度SFQRSR。
对于分类为全段的段，选择晶片完全固定在理想平面上时的表面形状计算(工的确序304)。
其次，对重新决定的段尺寸进行理想的均衡处理，求出作为均衡余差的最大值-最小值的SFQR(工序305)。
其次，判断由上述两个晶片平坦度评价结果获得的全段的SFQR及局部段的SFQRSR双方是否满足有关光刻时的聚焦变动的预算要求(工序306)。
满足(OK)时，将该晶片出厂或利用该晶片制造半导体器件。
不满足(NG)时，废弃该晶片或进行返工。
按照上述实施方式1，对于局部段，可以考虑晶片的边缘形状与曝光时使用的晶片架的相互作用。因此，可以解决只用SFQR的评价标准在固定在实际使用的曝光装置的晶片架上时不能发挥预期性能的问题。
另外，可以减少聚焦变动量超出预算的情况，将CD变动充分地抑制在允许范围之内。因此，可以减少局部段的聚焦错误，从而提高半导体器件的成品率。
在上述实施方式1中，评价的段位置的分类例为，将评价段划分为局部段与全段。但是分类例不限于此。
例如，如图4A所示，可以求出评价段407(407a、407b)距晶片中心408的距离D1(D1a、D1b)或评价段407距界线101的距离D2(D2a、D2b)，按照此距离来进行分类。
按照这种分类例，例如即使是如图4B中407c那样的全段，也可以进行与上述局部段同样的平坦度评价。下面说明一下这种分类的一个优点。
例如，使用有的种类的晶片架时，如图4C所示，随着评价段距晶片中心408的距离的增大，即随着评价段距晶片边缘距离的减小，固定状态的评价段会探出晶片架409。标号410示出了成为探出状态的部分。若成为探出状态的固定，平坦度就会偏离完全固定在理想平面上时的状态。因此，即使是全段，其平坦度SFQR也会偏离固定后曝光装置感知的平坦度SFQRSR。此时，即使是全段，晶片背面及表面形状、也应使用取入晶片架底座形状后从固定后的表面形状求出的平坦度SFQRSR来进行评价。
例如，为了进行这种评价，计算出评价段距晶片中心408的距离或评价段距界线101的距离后按此距离进行分类的方法很有效。
实施方式2
在实施方式1中，对于图3所示的工序302、303、及306，采用了根据测量的晶片形状与晶片架的结构分别计算每一个段的平坦度SFQRSR后判断平坦度的方法。
而在实施方式2中，考虑了制造工序中最终获得的晶片形状，例如晶片面内独立的边缘形状在动径方向(沿晶片圆周的方向)上比较一致的事实。因此，在计算独立状态的晶片形状(背面、表面)的同时，求出满足固定后所需平坦度SFQRSR要求规格条件的判断基准。利用这些来评价固定后晶片的平坦度SFQRSR。
图5为本发明实施方式2的晶片平坦度评价方法的流程图。
如图5所示，将在光刻中最终最为重要的晶片边缘部分固定时的表面形状模型化(工序501)。图6示出了模型化形状的一例。
其次，对于模型化的形状，计算参数Z1、Z2、X1、X2变动时局部段的平坦度SFQR(工序502)。
其次，根据预算的要求(工序503)求出固定后晶片边缘形状的允许值(工序504)。在此，作为一个具体例，设来自预算的要求为平坦度SFQRSR＝0.1μm。由计算结果可知，图6所示的参数Z1、Z2、X1、X2的允许范围若满足条件
(1)0≤Z1≤0.12μm
(2)0≤Z2≤0.12μm
(3)X1≥30mm
(4)X2≤2mm
就能够满足来自预算的要求。
另外，对独立状态的边缘部分的背面形状进行模型化(工序505)。
其次，通过模拟，求出将上述背面形状的晶片固定在使用的晶片架A上时给固定后表面形状带来的影响(工序506)。制作独立状态的背面形状模型时可参考晶片制造工序和晶片边缘形状的测量数据等。
图7A、图7B示出了用于进行图5所示工序505及506的处理的模型化的背面形状与晶片架的剖面。
因为从晶片的制造工序及表面形状数据中预先知道了晶片背面为锥形，所以假定背面形状的模型为锥形。
图8示出了使用某个晶片架时背面的锥形形状给固定后表面形状带来影响的计算结果(曲线图)。
图8所示的曲线图示出了锥度的起始位置与能够固定在晶片架上的晶片最外周部分的弯曲量(锥度量)的关系。也就是说，锥度量若在此曲线图所示的弯曲量以下，晶片就会被完全固定，锥度量若在此曲线图所示的弯曲量以上，就不会被完全固定，成为悬浮状态。图9A～图9E示出了图8所示的L2a～L2e的各个状态。
通过上述顺序、通过比较从工序504及工序506中得到的结果(工序507)，可以明确满足平坦度SFQRSR允许规格所需的独立形状与固定后晶片边缘形状的关系(工序508)。
依据图8及图9所示，可以假定以下两种固定后的晶片状态。
第一种情况
第一种情况是晶片背面被晶片架完全固定的情况。在第一种情况时，可以假定晶片背面完全固定在理想平面上来求出固定后的晶片表面形状。从如此获得的晶片表面形状的数据中求出图6所示的参数Z1、Z2、X1、X2。判断求出的参数Z1、Z2、X1、X2是否满足上述(1)～(4)的条件。
第二种情况
第一种情况是晶片背面被晶片架完全固定的情况。在第二种情况中，固定后的晶片表面形状由于固定而稍有歪斜。但是，固定后的晶片表面形状主要还是由独立状态的晶片表面形状来支配。求固定后的晶片表面形状时可以假定晶片在独立状态。从如此获得的晶片表面形状的数据中求出图6所示的参数Z1、Z2、X1、X2。判断求出的参数Z1、Z2、X1、X2是否满足上述(1)～(4)的条件。独立状态的晶片表面形状的支配程度，可以从图8及图9所示晶片边缘的锥度量与固定后弯曲量的关系来考虑。
另外，在一张晶片中既有第一种情况又有第二种情况时，可以将第一种情况和第二种情况的两种方法用于一张晶片。
另外，有时，晶片背面是否完全被晶片架固定、及独立状态的晶片表面形状的支配程度，分别会随晶片架的机种而变化。因此，在图5所示的工序506中，最好是按每个晶片架的机种进行模拟。在本例中，例如对两个机种，即晶片架A、B分别进行模拟。
这样，通过按照晶片边缘部的局部段的背面形状来使用上述基准，可以进行满足来自预算的要求的平坦度评价。
利用上述方法可以明确满足平坦度SFQRSR的允许规格所需的独立的形状与固定后的晶片边缘形状的关系。
其次，图10示出了使用实施方式2的平坦度评价方法的适合用于光刻的根据晶片平坦度来进行的晶片筛选方法。
在图10所示的筛选方法例中，求出满足由图5所示的顺序得到的平坦度SFQRSR的允许规格所需的独立形状与固定后的晶片边缘形状的关系(工序1001)。另外，测量独立状态的晶片边缘形状(工序1002)。测量装置为光学式或接触式高度差计、静电电容测量型测量器等，没有特别的限制，只要能用必要的分辨率测量晶片形状就可以。
其次，在工序1003中评价满足边缘除外区与允许规格的段数，判断晶片的局部段满足预算要求的程度。其次，筛选评价后的晶片的使用可能性和各边缘除外区的每个值的性能(工序1004)，进行出厂或返工。
这种实施方式2也能获得与实施方式1相同的效果。
另外，在实施方式2中，测量独立状态的晶片形状(背面、表面)，求出判定满足固定后所需平坦度SFQRSR所需规格的条件的基准。从这些来评价固定后的晶片表面平坦度SFQRSR。因此，例如，不用逐一求出每个局部段的平坦度SFQRSR，与实施方式1相比，可以缩短评价时间。
实施方式3
在上述实施方式1及实施方式2中，根据评价段的位置来选择晶片平坦度评价方法。在本实施方式3中，不是根据段的位置，而是对因晶片架设计的制约而引起的特殊部位的平坦度恶化进行正确的评价。
图11A为晶片架的平面图、图11B为沿图11A中11B-11B线的剖面图。
如图11A、图11B所示，晶片架的中央部分有三根晶片搬运/交换用搬运针(lift pin)孔1101，此搬运针孔1101的部分不能固定。此搬运针孔1101不同于其周围的针固定部分1102，成为因晶片架设计的制约而引起的特殊部位。位于特殊部位、例如搬运针孔1101上的段，不能进行均一的固定。
调查了位于搬运针孔1101上的段的固定后给晶片平坦度带来的影响。图12示出了位于搬运针孔1101上的段的固定后平坦度的恶化量与背面平坦度的关系。
在图12所示的关系中，因搬运针孔1101而引起的平坦度恶化在图中的f1以上，即背面平坦度在f2以上恶化的段，其平坦度的恶化成为问题。因此，需要对其进行正确的评价，此时使用的平坦度评价不能只考虑晶片形状，还要考虑晶片架的构造，除此之外，可以使用只用晶片形状数据的假定完全固定的平坦度评价方法。
本实施方式3也能获得与实施方式1相同的效果。
另外，在本实施方式3中，例如不只是对局部段，对位于晶片架的特殊部位的段，例如对位于搬运针孔上的段，也能用更加接近曝光装置感知的平坦度的状态来评价其平坦度。因此，与实施方式1相比，能够在更加接近曝光装置感知的平坦度的状态来评价平坦度。
实施方式4
在实施方式1至实施方式3中，用晶片与晶片架的位置关系示出了能够很好地反映出固定状态的晶片平坦度的晶片平坦度评价方法。
而在本实施方式中，不是根据晶片与晶片架的位置关系，而是着眼于晶片背面形状的状态来选择评价方法，从而正确地求出所需的固定状态的晶片平坦度。下面进行详细说明。
图13A示出了固定晶片背面后测出的晶片表面的局部平坦度(SFQR)的结果。同样，图13B示出了固定晶片表面后测出的同一晶片的背面的局部平坦度(local flatness)的结果。两者的局部平坦度的值几乎都分布在50nm以下，分布情况也非常相似。图14示出了对这种情况做了更加细致的调查结果，图14A为固定背面测量表面的结果，图14B为固定表面测量背面的结果。这些都是在晶片中央、平坦度良好的64mm ×64mm的区域。为了便于观察，在图14B中翻转了X坐标。如图14A、图14B所示，两者非常一致，若是这种程度的平坦度、既64mm见方内100nmp-p左右的平坦度，则不管是固定背面还是固定表面，晶片厚度的分布都会直接传播到表面上。在此提及的p-p表示峰至峰，与前述的“SFQR”(图32)意思一样。在此实验中，虽然在图14A、14B中翻转了X坐标，但晶片架的影响并不明显，几乎只测量了晶片的平坦度。
图15A示出了晶片的独立状态的样子，通常，晶片背面的平坦度过比表面差。这种情况在单面抛光晶片(Single Polished Wafer)中尤为显著。如图15B所示，若将这种晶片的背面固定在针固定器上，则晶片的刚性与大气压平衡时晶片的变形会结束，不会完全摹仿针固定器的针的顶尖高度。而晶片表面的平坦度非常高，只呈现长波长的弯度和晶片厚度的不均，因此若固定表面，则如图15C所示，其表面完全摹仿针固定器。在这种情况下测量晶片表面的平坦度，就会等效于测量晶片的厚度分布。
这种平坦度的传播依赖于晶片的背面及表面的凹凸振幅和波长。晶片表面侧出现的凹凸以长波长的弯度和厚度不均观察到波长短的侵蚀孔之类的凹凸。因为在晶片表面观测的凹凸的波长长，所以不管是固定晶片的背面还是表面，通过针固定器(pin chuck)的真空固定，都会完全传播到没进行固定的那一面。而对于晶片背面的短波长的凹凸来说，其传播方式随凹凸的振幅与波长、针固定器(PIN CHUNK)的针间距、环形晶片架的环形状等而变。因此若要掌握背面的平坦度在晶片表面上如何传播，就需要实际固定在晶片架上或进行模拟。
图14B是固定晶片表面时测量背面的结果，因此几乎等于测量晶片的厚度分布。固定背面厚度分布如图14B的晶片时晶片表面能否重现图14A的形状，对此，用FEM(有限要素法)进行模拟的结果如图16、图17。
将图14B的实际测量值的一部分切出8mm×25mm(此时为33.3nmp-p)后放在1mm间距的针上，以此来作为晶片背面平坦度分布的结果如图16A所示。求出此晶片被大气压变形时的晶片表面形状(图16B：此时，29nmp-p传播到表面)。同样，计算针上的应力分布，用白点示出与晶片接触的针(图16C)。
利用同样的方法，只是以图16A的平坦度的振幅的4倍的值来作为晶片背面平坦度分布的结果如图17A所示。8×25mm的平坦度为133.2nmp-p，以此作为晶片背面的平坦度来设在针固定器的1mm间距的针上，求出此时被大气压变形时的晶片表面形状(图17B：此时，109.8nmp-p传播到表面)。同样，计算针上的应力分布，用白点示出与晶片接触的针(图17C)。
图18示出了利用本方法计算出的晶片平坦度的针接触率。若8×25mm2内的局部平坦度为30nmp-p左右，则会印证图14A及图14B的实验结果，几乎100％传播，但接触率随着平坦度的恶化而恶化。
图19示出了利用背面与表面的平坦度nmp-p的值来估算背面平坦度向表面的传播率。
固定晶片背面来估算晶片背面的平坦度传播到晶片表面的程度时，晶片的背面与表面都有长波长的凹凸，可以认为这些会100％地呈现在表面上。而短波长的凹凸则不会100％地传播到表面，其传播率会有问题。可是，幸好只是晶片背面有短波长的凹凸，因此可以将晶片独立时晶片厚度分布的测量结果看成是固定晶片表面后测量晶片背面时的背面平坦度分布(图13B)。也就是说，可以将图19的横轴的背面平坦度看成是图20所示的基于晶片厚度的平坦度。这样一来，可以将横轴作为通常的晶片厚度测量器的结果，在实际固定在晶片架上时，可以用其来预测晶片表面平坦度的测量结果。
这样一来，用户可以有选择地使用本来必须的反映固定状态的晶片平坦度结果的评价方法。
图21为本发明实施方式4的流程图。晶片厚度可使用独立时的厚度数据。利用晶片背面基准(假定由于真空固定使晶片背面完全变平)，从这个厚度不均的数据(thickness irregularity data)中求出局部平坦度。此结果若超过基准值，例如参考图18时晶片背面平坦度若超过30nm左右，则对于赋予该平坦度的局部区域，利用前述的FEM法来进行晶片固定模拟，计算因固定而变形后的晶片表面形状，根据晶片表面形状计算局部平坦度，输出最终结果。是否超过基准值的确认，可以按每个局部区域来进行，不用对所有局部区域都进行FEM模拟。基准值可以事先按每个晶片品种进行实际测量，或通过模拟来决定。
另外，也可以用固定在实际使用的晶片架上时的表面平坦度观察来取代图21所示的晶片固定模拟部分。具体是利用图22所示的流程。晶片厚度可以使用独立的厚度数据。利用晶片背面基准(假定由于真空固定使晶片背面完全变平)，从这个厚度不均的数据中求出局部平坦度。此结果若超过基准值，例如参考图18时晶片背面平坦度若超过30nm左右，则将该晶片固定在晶片架上后测量晶片表面的平坦度。从该平坦度计算局部平坦度，输出最终结果。使用短时间内可以测量整个面的斐索干涉计(fizeauinterferometer)方式的平坦度测量装置时，只要有一处超过基准值，就将晶片固定后重新测量晶片的整个面。基准值可以事先按每个晶片品种进行实际测量，或通过模拟来决定。
另外，也可以利用图23所示的流程来求出固定状态的晶片表面平坦度。在图23中，晶片厚度使用独立的厚度数据。利用背面基准从该厚度不均的数据中求出局部平坦度。决定由该结果与事先求出的如图20所示的由平坦度传达曲线所决定的传递系数，将背面基准的局部平坦度值乘以传递系数后进行最终输出即可。
在本方法中，分别按照晶片品种、与使用晶片架的组合来实际测量平坦度传达曲线，根据模拟来求，这有利于获得高精度的平坦度评价。
实施方式5
作为实施方式5，说明利用本发明晶片平坦度评价方法来评价平坦度的晶片平坦度评价装置。
图24为实施方式5的晶片平坦度评价装置的例1的框图。
评价装置例1的结构如图24所示，评价晶片的独立状态的表面形状用表面形状测量器2401来测量，背面形状用背面形状测量器2402来测量。作为测量器2401、2402的例子可以举出光学式或静电电容式等，但不限于这些。由测量器2401、2402获得的形状数据被送往晶片数据存储部2403存储。存储数据不一定是一张量的，有时是多张的。
另一方面，有关晶片架底座形状的信息、及有关固定部分结构的信息事先存储在存储部2404中。此数据也不一定是一种晶片架数据，有时是多种。
存储在晶片数据存储部2403中的数据根据需要会传送到平坦度计算部2405，分成每个段的数据。分成每个段的数据根据评价的各个段的位置，按照以下某个基准进行分类。
(1)根据评价的各段是局部段还是全段来进行分类(参照实施方式1)。
(2)求出评价的各段距晶片中心的距离D1、或评价的段距界线101的距离D2，根据该距离分类为靠近晶片边缘部的段和远离晶片边缘部的段(参照实施方式1、图4A、图4B)。
(3)根据评价的各段是否有非固定的部分来进行分类(实施方式3)。
从晶片架数据存储部2404向平坦度计算部2405传送有关晶片架底座形状的信息及有关固定部分结构的信息，该传送与晶片数据存储部2403的数据传送并行或串行地进行。
平坦度计算部2405针对(1)、(2)、(3)的各个分类，分别进行如(1′)、(2′)、(3′)的平坦度计算。
(1′)对于分类为局部段的段，考虑有关晶片架底座形状的信息、及有关固定部分结构的信息后计算固定在晶片架上时的晶片边缘部的表面形状。其次按每个段来求出曝光装置、例如扫描器感知的平坦度SFQRSR。而对于分类为全段的段，则计算晶片完全固定在理想平面上时的表面形状。
(2′)对于分类为靠近晶片边缘部的段，考虑有关晶片架底座形状的信息、及有关固定部分结构的信息后计算固定在晶片架上时的晶片边缘部的表面形状。其次按每个段来求出曝光装置、例如扫描器感知的平坦度SFQRSR。而对于分类为远离晶片边缘部的段，则计算晶片完全固定在理想平面上时的表面形状。
(3′)对于分类为有非固定部分的段，考虑有关晶片架底座形状的信息、及有关固定部分结构的信息后计算固定在晶片架上时的晶片边缘部的表面形状。其次按每个段来求出曝光装置、例如扫描器感知的平坦度SFQRSR。而对于分类为没有非固定部分的段，则计算晶片完全固定在理想平面上时的表面形状。
此时，若晶片架的种类不只是一种而是有多种，则按每个晶片架来计算SFQRSR，在求出的各SFQRSR中例如以最差的值来作为平坦度SFQRSR或按每个晶片架来逐一求出平坦度SFQRSR。将这些数据传送给合格与否判定部2406。
合格与否判定部2406对各段进行理想的均衡处理，计算出作为均衡余差的最大值-最小值的SFQR，输出这些值是否满足光刻时有关聚焦变动的预算要求的结果。另外，进行实施方式4的平坦度评价方法时，平坦度计算部2405进行图21～图23所示的工序2103～2107、2201、2202、及2301。
利用这种评价装置的例1，能够根据实施方式1、实施方式3、实施方式4的平坦度评价方法来进行平坦度评价。
图25示出了实施方式5的平坦度评价装置的例2的框图。
评价装置的例2的结构如图25所示，评价的晶片的独立状态的边缘部表面形状用边缘部表面形状测量器2501来测量，边缘部背面形状用边缘部背面形状测量器2502来测量。作为测量器2501、2502的例子可以举出光学式或接触式台阶差计、静电电容测量方式的台阶差计等，但不限于这些，只要能用必要的分辨率测量边缘形状即可。边缘部形状数据被送往晶片数据存储部2503存储。存储数据不一定是一张量的，有时是多张的。
另一方面，与例1一样，有关晶片架底座形状的信息、及有关固定部分结构的信息事先存储在晶片架存储部2504中。此数据也和例1一样，不一定是一种晶片架数据，有时是多种。
存储在晶片架数据存储部2504中的信息及存储在晶片数据存储部2503中的数据会根据需要而传送到平坦度计算部2505。
平坦度计算部2505会预测评价的晶片固定在晶片架上时边缘部的表面形状，求出参数Z1、Z2、X1、X2(参照实施方式2、图6)。
其次，将平坦度计算部2505求出的参数Z1、Z2、X1、X2传送到合格与否判定部2506。合格与否判定部2506评价满足允许规格的段数，判断晶片的局部段满足预算要求的程度后输出其结果。
此时，若晶片架的种类不是一种而是有多种时，按每个晶片架来判断晶片的局部段满足预算要求的程度。
用这种评价装置的例2，可以根据实施方式2的平坦度评价方法来进行平坦度评价。
另外，例1与例2一样，只要图24或图25所示的用U1包围的部分或用U2包围的部分在实际测量晶片表面形状和背面形状的洁净室中即可，其它部分可以在别处。例如，用U1包围的部分或用U2包围的部分在晶片制造公司，其它部分在买方，来判断被评价晶片的合格与否也可以。
实施方式6
作为实施方式6，说明利用本发明晶片平坦度评价方法的晶片制造方法。
图26为实施方式6的晶片制造方法的例1的流程图。
如图26所示，本晶片的制造方法根据设定的加工条件及设定的工序条件来制造晶片，例如，按照实施方式1来获得制造的晶片面内的平坦度。然后，当晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件，当晶片面内的平坦度不满足来自预算的要求时改变上述设定的加工工序条件。
这样，通过将由上述实施方式1获得的平坦度评价结果反馈到晶片制造工序中，可以使晶片的加工工序条件达到最佳状态。这样一来，例如可以高效率地制造平坦度满足来自预算的要求的晶片。
图27示出了这种晶片制造方法的一具体例。
如图27所示，用公知的方法制造半导体单晶、例如硅单晶锭(工序2751)。
其次，从晶锭中切割出晶块(工序2752)。
其次，对切割出的晶块的外周进行车削及/或磨削后将晶块的直径加工成例如8英寸、12英寸等规定的晶片直径(工序2753)。
其次，对车削及/或磨削后的晶块进行切割后获得粗晶片(工序2754)。
其次，对粗晶片的边缘进行倒角(beveling)，将粗晶片的边缘加工成规定的形状，例如加工成锥形形状(工序2755)。
其次，对倒角后的粗晶片的表面及/或背面进行研磨及/或磨削及/或腐蚀，将粗晶片的厚度加工成规定的晶片厚度(工序2756)。
其次，对进行完工序2756处理的粗晶片的表面及/或背面进行抛光，获得精加工晶片(工序2757)。
在此之后，按照上述实施方式1的平坦度评价方法来获得精加工晶片面内的平坦度。当精加工晶片面内的平坦度不满足来自预算的要求时，至少改变上述工序2751至工序2757中的某一个加工工序条件。
这种晶片制造方法例如可以像图28那样使用实施方式2，当然也可以使用实施方式3和4。也就是说，至少使用有关实施方式2～4的某一个平坦度评价方法来获得平坦度评价信息，并将获得的评价信息反馈到晶片制造的各加工工序中，就可以获得与上述晶片制造方法相同的优点。
虽然上述晶片制造方法是制造单面/双面镜面晶片的一例，但是利用上述晶片制造方法制造的晶片不限于单面/双面镜面晶片。作为制造的晶片的例子，例如，可以是对镜面晶片2901进行了热处理的退火晶片(图29A)、在镜面晶片2901上形成外延层2903的外延晶片(图29B)、在支持基板例如镜面晶片2901上依次形成绝缘层2904、SOI层2905的SOI晶片(图29C)等。退火晶片有很多种，例如有图29A所示的用热处理形成DZ(denuded zone)层2902的晶片、或用热处理扩散杂质的扩散晶片等。SOI晶片也有很多种，例如有将两张晶片粘在一起的粘接SOI晶片等。
当然，对于除此之外的晶片，也可以使用本发明的晶片平坦度评价方法，并且可以利用该评价方法来制造。
实施方式7
作为实施方式7，说明利用本发明晶片平坦度评价方法的晶片品质保证方法。
显示晶片品质的品质保证单通常只显示例如关于平坦度的保证SFQR值。
而若按照上述实施方式的晶片平坦度评价方法，则对于晶片段中例如探出底座的段及位于晶片底座特殊部位的段，在装在晶片架上的状态或在假定装在晶片架上的状态下评价平坦度。晶片从底座探出的量取绝于晶片底座的直径。晶片底座的直径随晶片架的机种而异。晶片底座的特殊部位也随晶片架的机种而异。也就是说，对上述段来说，曝光装置感知的真正的平坦度随晶片架的机种而异。若按照每个晶片架的机种进行晶片的平坦度的评价就能够进行精度更高的平坦度评价。
图30示出了利用本发明实施方式7的晶片品质保证方法获得的品质保证单的一例。
如图30所示，本品质保证单将边缘除外区域设为3mm、2mm、及1mm时的固定后的保证SFQR值(AAA，ZZZ等)按照每个晶片架的机种(晶片架A、晶片架B、...晶片架Y、晶片架Z)分别示出。晶片购买者可以从本品质保证单中找出使用晶片架的机种，将写在该机种栏中的保证SFQR值看成是购买的晶片的平坦度。
这样，按照每个晶片架的机种来保证晶片的品质例如晶片面内的平坦度，可以在更加接近曝光装置感知的真正的平坦度的状态下来保证晶片面内的平坦度。按照每个晶片架的机种来保证平坦度的晶片的购买者在制造微细的半导体集成电路装置例如100nm等级的半导体集成电路装置时可以提高成品率。
实施方式8
在上述实施方式1～4中说明的晶片平坦度评价方法同样适用于半导体器件的制造方法。
图31为实施方式8的半导体器件制造方法流程图。
如图31所示，例如，在刻蚀工序3000之前，有氧化工序3006、CVD工序3007、电极形成工序(例如溅射工序)3008、离子注入工序3009等加工工序，制造半导体器件时，重复加工工序3006～3009的某一个工序与刻蚀工序3000。刻蚀工序3000先从抗蚀剂处理(例如，抗蚀剂涂敷与抗蚀剂烘干)工序3001开始，对准掩膜后进行曝光工序3002。其次，在显影工序3003中对曝光后的抗蚀剂进行显影，然后在刻蚀工序3004中以显影后获得的抗蚀剂图形作为掩膜来刻蚀衬底(但在下一个工序例如为离子注入工序3009时可以省略)。最后，在抗蚀剂剥离工序3005中剥离抗蚀剂，从而结束刻蚀工序3000。
如上述实施方式中所述，在接近曝光装置感知的真正的平坦度的状态下来评价晶片平坦度的这一事实有利于提高半导体器件的成品率。按照相同的观点，对于加工中的衬底的平坦度，也是在接近曝光装置感知的真正的平坦度的状态下来评价时有利于提高半导体器件的成品率。
因此，像本例这样，将加工工序3006～3009之后、且在刻蚀工序3000之前的加工中的晶片抽取，对抽取的晶片例如实施晶片边缘形状检查3010。在形状检查3010中检查晶片边缘的形状，例如，参照图5进行实施方式2中说明的平坦度评价。通过该评价可以获知加工中的晶片平坦度、例如加工的衬底的平坦度是否维持满足预算要求的值、或虽然超过了预算要求但是否维持实际制造中没有问题的值。当加工的衬底的平坦度维持满足的值或维持实际制造中没有问题的值时，固定加工工序3006～3009的加工工序条件、及刻蚀工序3001～3005的加工工序条件。相反，当没有维持满足的值或没有维持实际制造中没有问题的值时，至少改变加工工序3006～3009、及刻蚀工序3001～3005的某一个加工工序条件，使加工工序条件保持最佳状态，维持满足的值或维持实际制造中没有问题的值。
在本例中，将实施方式2的平坦度评价方法用于半导体器件的制造上，但也可以将实施方式1、实施方式3及实施方式4的平坦度评价方法用于半导体器件的制造上。
这样，将上述实施方式1～实施方式4中说明的晶片平坦度评价方法用于半导体器件的制造方法，可以进一步提高半导体器件的成品率。
以上用实施方式1～实施方式8进行了说明，但本发明不限于这些实施方式所限定的范围，在不脱离发明的主要思想的范围内，本发明的实施可以有种种变形。
另外，上述实施方式可以各自单独地实施，当然也可以适当组合后实施。上述实施方式只是用于说明的例子，只要具有实质上与本发明技术方案范围所记载的技术思想相同的结构、具有相同效果，则不论是什么都属于本发明的技术范围。
另外，上述各实施方式中包含了各种阶段的发明，通过适当地组合各实施方式所揭示的多个构成部分，可以提取各种阶段的发明。
如上所述，按照上述实施方式，可以提供能够在更加接近曝光装置感知的平坦度的状态下评价晶片面内平坦度的晶片平坦度评价方法、实行该评价方法的晶片平坦度评价装置、使用该评价方法的晶片制造方法、使用该评价方法的晶片品质保证方法、使用该评价方法的半导体器件的制造方法、及使用由该评价方法评价的晶片的半导体器件的制造方法。

Claims (36)

1.一种晶片平坦度评价方法，该方法中测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
根据上述评价的段是局部段还是全段来选择上述平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
2.一种晶片平坦度评价方法，该方法中测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择上述平坦度的计算方法，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
3.一种晶片平坦度评价方法，该方法中测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段的上述晶片背面的形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
4.一种晶片平坦度评价方法，该方法中测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段下面的晶片架底座形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
5.根据权利要求1至4中的任一项所述的晶片平坦度评价方法，其特征在于：将上述晶片装在晶片架上时获得的晶片表面形状分布，是通过将上述晶片实际装在晶片架上，在实际装在晶片架上的状态进行测量而获得的。
6.根据权利要求1至4中的任一项所述的晶片平坦度评价方法，其特征在于：将上述晶片装在晶片架上时获得的晶片表面形状分布，是假定将上述晶片装在晶片架上，通过利用了上述晶片架的固定特性的固定模拟来获得的。
7.一种晶片平坦度评价方法，其特征在于：测量独立状态下的晶片的厚度偏差，根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度，
通过将晶片吸附于晶片架上的模拟，或将晶片吸附于晶片架上的实际测量，预先求出与上述晶片背面基准局部平坦度大小相对应的平坦度传递系数，
利用上述预先求出的平坦度传递系数的值与上述晶片背面基准的局部平坦度来计算吸附于晶片架时的晶片表面的局部平坦度。
8.一种晶片平坦度评价方法，其特征在于：测量独立状态下的晶片的厚度偏差，根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度，当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时实行将晶片固定在晶片架上的模拟，根据上述实行的结果来计算固定在晶片架上时的晶片表面的局部平坦度。
9.一种晶片平坦度评价方法，其特征在于：测量独立状态下的晶片的厚度偏差，根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度，当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时将晶片固定在晶片架上，根据上述固定状态的晶片表面形状来计算局部平坦度。
10.一种晶片平坦度评价装置，其具有：测量部，测量晶片的表面形状及其背面形状；获得部，将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
根据上述评价的段是局部段还是全段来选择上述平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
11.一种晶片平坦度评价装置，其具有：测量部，测量晶片的表面形状及其背面形状；获得部，将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择上述平坦度的计算方法，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
12.一种晶片平坦度评价装置，其具有：测量部，测量晶片的表面形状及其背面形状；获得部，将上述晶片的表面划分为段，根据评价的段的上述晶片背面的形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，其特征在于，
当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
13.一种晶片平坦度评价装置，其具有：测量部，测量晶片的表面形状及其背面形状；获得部，将上述晶片的表面划分为段，根据评价的段下面的晶片架底座形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
14.一种晶片平坦度评价装置，其特征在于具有：测量部，测量独立状态下的晶片的厚度偏差；局部平坦度获得部，根据上述测量结果，在将晶片背面矫正成平面的前提下获得晶片背面基准局部平坦度；
平坦度传递系数获得部，通过将晶片吸附于晶片架上的模拟，或将晶片吸附于晶片架上的实际测量，预先获得与上述晶片背面基准局部平坦度大小相对应的平坦度传递系数；
计算部，利用上述预先获得的平坦度传递系数的值与上述晶片背面基准的局部平坦度来计算吸附于晶片架时的晶片表面的局部平坦度。
15.一种晶片平坦度评价装置，其特征在于具有：测量部，测量独立状态下的晶片的厚度偏差；局部平坦度获得部，根据上述测量结果，在将晶片背面矫正成平面的前提下获得晶片背面基准局部平坦度；实行部，当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时实行将晶片固定在晶片架上的模拟；计算部，根据上述实行的结果来计算固定在晶片架上时的晶片表面的局部平坦度。
16.一种晶片平坦度评价装置，其特征在于具有：测量部，测量独立状态下的晶片的厚度偏差；局部平坦度获得部，根据上述测量结果，在将晶片背面矫正成平面的前提下获得晶片背面基准局部平坦度；固定部，当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时将晶片固定在晶片架上；计算部，根据上述固定状态的晶片表面形状来计算局部平坦度。
17.一种晶片的制造方法，其包括：根据设定的加工工序条件，从晶锭中获得晶片的工序；测量上述获得的晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否满足来自预算的要求的工序；当上述晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件的工序；当上述晶片面内的平坦度不满足来自预算的要求时改变上述设定的加工工序条件的工序，其特征在于，
上述获得晶片面内的平坦度的工序中，
根据上述评价的段是局部段还是全段来选择上述平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
18.一种晶片的制造方法，其包括：根据设定的加工工序条件，从晶锭中获得晶片的工序；测量上述获得的晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否满足来自预算的要求的工序；当上述晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件的工序；当上述晶片面内的平坦度不满足来自预算的要求时改变上述设定的加工工序条件的工序，其特征在于，
上述获得晶片面内的平坦度的工序中，
计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择上述平坦度的计算方法，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
19.一种晶片的制造方法，其包括：根据设定的加工工序条件，从晶锭中获得晶片的工序；测量上述获得的晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的上述晶片背面的形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否满足来自预算的要求的工序；当上述晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件的工序；当上述晶片面内的平坦度不满足来自预算的要求时改变上述设定的加工工序条件的工序，其特征在于，
上述获得晶片面内的平坦度的工序中，
当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
20.一种晶片的制造方法，其包括：根据设定的加工工序条件，从晶锭中获得晶片的工序；测量上述获得的晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的上述段下面的晶片架底座形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否满足来自预算的要求的工序；当上述晶片面内的平坦度满足来自预算的要求时固定上述设定的加工工序条件的工序；当上述晶片面内的平坦度不满足来自预算的要求时改变上述设定的加工工序条件的工序，其特征在于，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
21.根据权利要求17至20的任意一项所述的晶片制造方法，其特征在于：上述晶片是镜面晶片、外延晶片、退火晶片及SOI晶片中的某一种。
22.一种晶片品质保证方法，其特征在于：测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段的位置，即根据上述评价的段是局部段还是全段来选择平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片表面形状分布来计算平坦度，
用多个机种的各个晶片架来获得上述晶片面内的平坦度，按照上述晶片架的每个机种来保证上述晶片面内的平坦度。
23.一种晶片品质保证方法，其特征在于：测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，对于根据评价的段的上述晶片背面的形状的平坦度的计算方法，是通过计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择的，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度，用多个机种的各个晶片架来获得上述晶片面内的平坦度，
按照上述晶片架的每个机种来保证上述晶片面内的平坦度。
24.一种晶片品质保证方法，其特征在于：测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段的上述晶片背面的形状来选择平坦度的计算方法，当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度；
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片表面形状分布来计算平坦度，
利用多个机种的各个晶片架来获得上述晶片面内的平坦度，按照上述晶片架的每个机种来保证上述晶片面内的平坦度。
25.一种晶片品质保证方法，其特征在于：测量晶片的表面形状及其背面形状，将上述晶片的表面划分为段，根据评价的段下面的晶片架底座形状选择平坦度的计算方法，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度；
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片表面形状分布来计算平坦度，
利用多个机种的各个晶片架来获得上述晶片面内的平坦度，按照上述晶片架的每个机种来保证上述晶片面内的平坦度。
26.一种半导体器件的制造方法，其具有：在半导体器件的加工工序之后且在刻蚀工序之前抽取加工中的晶片的工序；测量上述抽取的晶片的上述晶片表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否维持满足来自预算的要求的值或是否维持没有问题的值的工序；当维持上述值时，固定上述加工工序的加工工序条件及上述刻蚀工序的加工工序条件的工序；当没有维持上述值时，改变上述加工工序及上述刻蚀工序的至少某一个加工工序条件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
根据上述评价的段是局部段还是全段来选择上述平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
27.一种半导体器件的制造方法，其具有：在半导体器件的加工工序之后且在刻蚀工序之前抽取加工中的晶片的工序；测量上述抽取的晶片的上述晶片表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；判断获得的上述晶片面内的平坦度是否维持满足来自预算的要求的值或是否维持没有问题的值的工序；当维持上述值时，固定上述加工工序的加工工序条件及上述刻蚀工序的加工工序条件的工序；当没有维持上述值时，改变上述加工工序及上述刻蚀工序的至少某一个加工工序条件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择上述平坦度的计算方法，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
28.一种半导体器件的制造方法，其具有：在半导体器件的加工工序之后且在刻蚀工序之前抽取加工中的晶片的工序；测量上述抽取的晶片的上述晶片表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的上述晶片背面形状来选择平坦度的计算方法，从而获得上述晶片面内平坦度的工序；判断获得的上述晶片面内的平坦度是否维持满足来自预算的要求的值或是否维持没有问题的值的工序；当维持上述值时，固定上述加工工序的加工工序条件及上述刻蚀工序的加工工序条件的工序；当没有维持上述值时，改变上述加工工序及上述刻蚀工序的至少某一个加工工序条件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
29.一种半导体器件的制造方法，其具有：在半导体器件的加工工序之后且在刻蚀工序之前抽取加工中的晶片的工序；测量上述抽取的晶片的上述晶片表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段下面的晶片架底座形状来选择平坦度的计算方法，从而获得上述晶片面内平坦度的工序；判断获得的上述晶片面内的平坦度是否维持满足来自预算的要求的值或是否维持没有问题的值的工序；当维持上述值时，固定上述加工工序的加工工序条件及上述刻蚀工序的加工工序条件的工序；当没有维持上述值时，改变上述加工工序及上述刻蚀工序的至少某一个加工工序条件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
30.一种半导体器件的制造方法，其具有：测量晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；根据上述获得的平坦度来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
根据上述评价的段是局部段还是全段来选择上述平坦度的计算方法，
当上述评价的段是全段时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段是局部段时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
31.一种半导体器件的制造方法，其具有：测量晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的位置来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；根据上述获得的平坦度来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
计算上述评价的段距上述晶片中心的距离或上述评价的段距设定在上述晶片边缘附近的评价平坦度的最外周线的距离，根据计算出的距离来选择上述平坦度的计算方法，
当上述评价的段位于晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未位于晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
32.一种半导体器件的制造方法，其具有：测量晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段的上述晶片背面的形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；根据上述获得的平坦度来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
当上述评价的段完全固定在晶片架的底座之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段未完全固定在晶片架的底座之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
33.一种半导体器件的制造方法，其具有：测量晶片的表面形状及其背面形状的工序；将上述晶片的表面划分为段，根据评价的段下面的晶片架底座形状来选择平坦度的计算方法，从而获得上述晶片面内的平坦度的工序；根据上述获得的平坦度来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序，其特征在于，
获得上述晶片面内的平坦度的工序中，
当上述评价的段未位于晶片架的底座的特殊部位之上时，选择计算方法1为上述平坦度的计算方法，其利用上述晶片表面形状的测量值及其背面形状的测量值，根据假定上述晶片完全固定在理想平面上时获得的厚度分布来计算平坦度，
当上述评价的段位于晶片架的底座的特殊部位之上时，选择计算方法2为上述平坦度的计算方法，其根据将上述晶片装在晶片架上时获得的晶片的表面形状分布来计算平坦度。
34.一种半导体器件的制造方法，其特征在于具有：测量独立状态下的晶片的厚度偏差的工序；根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度的工序；通过将晶片吸附于晶片架上的模拟，或将晶片吸附于晶片架上的实际测量，预先求与上述晶片背面基准局部平坦度大小相对应的平坦度传递系数的工序；利用上述预先求出的平坦度传递系数的值与上述晶片背面基准的局部平坦度来计算吸附于晶片架上时的晶片表面的局部平坦度的工序；根据上述计算来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序。
35.一种半导体器件的制造方法，其特征在于具有：测量独立状态下的晶片的厚度偏差的工序；根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度的工序；当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时实行将晶片固定在晶片架上的模拟的工序；根据上述实行的结果来计算固定在晶片架上时的晶片表面的局部平坦度的工序；根据上述计算来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序。
36.一种半导体器件的制造方法，其特征在于具有：测量独立状态下的晶片的厚度偏差的工序；根据上述测量结果，在将晶片背面矫正成平面的前提下求晶片背面基准局部平坦度的工序；当上述晶片背面基准局部平坦度大小没有超过规定的值时将上述晶片背面基准局部平坦度作为最终结果，当上述晶片背面基准局部平坦度大小超过规定的值时将晶片固定在晶片架上的工序；根据上述固定状态的晶片表面形状来计算局部平坦度的工序；根据上述计算来判断上述晶片是否合格的工序；利用根据上述判断，成为合格的晶片来制造半导体器件的工序。
CNB2003101239168A 2002-12-20 2003-12-22 晶片平坦度评价方法、实行该评价方法的装置及其应用 Expired - Lifetime CN100530586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP370502/2002 2002-12-20
JP2002370502A JP3769262B2 (ja) 2002-12-20 2002-12-20 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN1510732A CN1510732A (zh) 2004-07-07
CN100530586C true CN100530586C (zh) 2009-08-19

Family

ID=32766406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101239168A Expired - Lifetime CN100530586C (zh) 2002-12-20 2003-12-22 晶片平坦度评价方法、实行该评价方法的装置及其应用

Country Status (4)

Country Link
US (3) US7230680B2 (zh)
JP (1) JP3769262B2 (zh)
CN (1) CN100530586C (zh)
TW (1) TWI282136B (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
JP4488822B2 (ja) * 2004-07-27 2010-06-23 株式会社東芝 露光用マスクの製造方法、露光装置、半導体装置の製造方法およびマスクブランクス製品
US7214548B2 (en) * 2004-08-30 2007-05-08 International Business Machines Corporation Apparatus and method for flattening a warped substrate
JP2006156508A (ja) * 2004-11-26 2006-06-15 Nikon Corp 目標値決定方法、移動方法及び露光方法、露光装置及びリソグラフィシステム
JP2007201128A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 半導体製造装置用ウエハ保持体及び半導体製造装置
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
JP2008186950A (ja) * 2007-01-29 2008-08-14 Asahi Glass Co Ltd 熱処理用治具の形状測定方法及びその装置
US8236579B2 (en) * 2007-03-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for lithography alignment
US7957827B2 (en) * 2007-12-27 2011-06-07 United Microelectronics Corp. Method of controlling statuses of wafers
JP5207447B2 (ja) * 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
US8145349B2 (en) 2008-05-14 2012-03-27 Formfactor, Inc. Pre-aligner search
WO2010025334A2 (en) * 2008-08-28 2010-03-04 Kla-Tencor Corporation Localized substrate geometry characterization
US8299506B2 (en) * 2008-12-01 2012-10-30 Honeywell International Inc. Integration of MEMS and CMOS devices on a chip
JP5420942B2 (ja) * 2009-03-19 2014-02-19 大日本スクリーン製造株式会社 パターン描画装置およびパターン描画方法
JP5743437B2 (ja) * 2009-07-09 2015-07-01 キヤノン株式会社 露光装置、露光方法、搬送方法及びデバイスの製造方法
JP2011044554A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 露光制御装置および半導体デバイスの製造方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8768665B2 (en) * 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP2012099603A (ja) * 2010-11-01 2012-05-24 Elpida Memory Inc ウェハテスト装置、ウェハテスト方法およびプログラム
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
CN102929103B (zh) * 2011-08-10 2015-04-22 无锡华润上华科技有限公司 一种光刻工艺验证方法和系统
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
CN102394225B (zh) * 2011-09-30 2016-06-22 上海华虹宏力半导体制造有限公司 晶圆弯曲度测算方法
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9354526B2 (en) * 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
JP2013102053A (ja) * 2011-11-08 2013-05-23 Tokyo Electron Ltd 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9287127B2 (en) 2014-02-17 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer back-side polishing system and method for integrated circuit device manufacturing processes
US10576603B2 (en) 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
WO2015199801A1 (en) * 2014-06-24 2015-12-30 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN105373072A (zh) * 2014-09-01 2016-03-02 富泰华工业（深圳）有限公司 高精度平面加工系统及方法
NL2016959A (en) * 2015-07-17 2017-01-19 Asml Netherlands Bv Lithographic Apparatus and Method
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
CN108155110B (zh) * 2016-12-05 2019-12-31 上海新昇半导体科技有限公司 晶圆表面平坦度测量系统
JP6819451B2 (ja) 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
WO2019040262A1 (en) 2017-08-24 2019-02-28 Stepan Company APPARATUS FOR TESTING HARDNESS AND FLATNESS
EP3457213A1 (en) * 2017-09-18 2019-03-20 ASML Netherlands B.V. Methods and apparatus for use in a device manufacturing method
KR20230034431A (ko) * 2018-06-21 2023-03-09 인프리아 코포레이션 모노알킬 주석 알콕사이드 및 이들의 가수분해 및 축합 생성물의 안정적인 용액
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
JP6973368B2 (ja) * 2018-12-21 2021-11-24 信越半導体株式会社 ウェーハの平坦度の評価方法及び評価装置
JP7143831B2 (ja) * 2019-10-11 2022-09-29 信越半導体株式会社 ウェーハ形状の測定方法
CN112071765A (zh) * 2020-08-18 2020-12-11 徐州鑫晶半导体科技有限公司 确定晶圆加工参数的方法和晶圆的加工方法
CN112904679B (zh) * 2021-01-26 2023-01-17 长鑫存储技术有限公司 确定焦点边界、判断晶圆是否需要返工的方法
TWI785592B (zh) 2021-05-04 2022-12-01 環球晶圓股份有限公司 材料分析方法
US20240027896A1 (en) * 2022-07-25 2024-01-25 Applied Materials, Inc. Advanced-packaging high-volume-mode digital-lithography-tool

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000146569A (ja) 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP2001332609A (ja) * 2000-03-13 2001-11-30 Nikon Corp 基板保持装置及び露光装置
KR100533528B1 (ko) 2000-11-16 2005-12-05 신에츠 한도타이 가부시키가이샤 웨이퍼의 형상 평가방법 및 장치 및 디바이스의 제조방법,웨이퍼 및 웨이퍼의 선별방법

Also Published As

Publication number Publication date
TWI282136B (en) 2007-06-01
US7365830B2 (en) 2008-04-29
JP2004200600A (ja) 2004-07-15
US20070177126A1 (en) 2007-08-02
CN1510732A (zh) 2004-07-07
JP3769262B2 (ja) 2006-04-19
US7474386B2 (en) 2009-01-06
TW200425370A (en) 2004-11-16
US20040185662A1 (en) 2004-09-23
US7230680B2 (en) 2007-06-12
US20070177127A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
CN100530586C (zh) 晶片平坦度评价方法、实行该评价方法的装置及其应用
TW445566B (en) Classification method for failure signature on chip
US8062910B1 (en) Measurement of a sample using multiple models
US6309900B1 (en) Test structures for testing planarization systems and methods for using same
TW200532754A (en) In-line wafer surface mapping
US6844747B2 (en) Wafer level system for producing burn-in/screen, and reliability evaluations to be performed on all chips simultaneously without any wafer contacting
Beitia et al. Optical profilometry and AFM measurements comparison on low amplitude deterministic surfaces
TWI307540B (en) Lsi inspection method and defect inspection data analysis apparatus
TW512470B (en) Thickness measurement using AFM for next generation lithography
JP2004046259A5 (ja) マスク基板情報生成方法およびマスク基板の製造方法
US6853873B1 (en) Enhanced throughput of a metrology tool
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
US6275293B1 (en) Method for measurement of OSF density
JPH06216207A (ja) ウエーハの検査方法
CN109727887A (zh) 晶圆的晶边缺陷的监控方法
TW559978B (en) Determining method of removal thickness and removal rate for wafer
JP2000033563A (ja) 研磨代の管理方法およびこれを用いたウエーハの製造方法
Xie et al. Analysis and modeling of nanotopography impact in blanket and patterned silicon wafer polishing
KR20040093551A (ko) 반도체소자의 결함조사방법
JP2003257915A (ja) 半導体装置の製造方法
JP2005044840A (ja) 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置
CN115816261A (zh) 硅片处理方法及装置
JPH08201305A (ja) 半導体ウェーハスリップライン検査方法および半導体ウ ェーハの評価方法
JP4023021B2 (ja) 層間絶縁膜の段差測定装置
Gostein et al. Non-contact metal film metrology using impulsive stimulated thermal scattering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090819