CN100526899C - 用于检查电子电路的方法 - Google Patents

用于检查电子电路的方法 Download PDF

Info

Publication number
CN100526899C
CN100526899C CNB2006100899183A CN200610089918A CN100526899C CN 100526899 C CN100526899 C CN 100526899C CN B2006100899183 A CNB2006100899183 A CN B2006100899183A CN 200610089918 A CN200610089918 A CN 200610089918A CN 100526899 C CN100526899 C CN 100526899C
Authority
CN
China
Prior art keywords
signal
test signal
voltage
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100899183A
Other languages
English (en)
Other versions
CN1869724A (zh
Inventor
山崎雅志
株根秀树
西村寿郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1869724A publication Critical patent/CN1869724A/zh
Application granted granted Critical
Publication of CN100526899C publication Critical patent/CN100526899C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种用于检查电子电路的方法，所述电子电路包括在电路板(10)上形成的第一集成电路(11)和第二集成电路(12)。第一集成电路(11)具有第一电源(13)、一个输入电路(14)和信号输出部件(24)，而第二集成电路具有第二电源(18)、一个输出电路(15)和信号输入部件(32)。所述方法包括如下步骤：改变第一电源(13)的电压电平；把测试信号施加到所述信号输入部件(32)；检测所述信号输出部件(24)的输出信号；通过比较所述测试信号和所述输出信号来审查在电子电路中是否存在足够的余量。

Description

用于检查电子电路的方法
技术领域
本发明涉及一种用于检查包括集成电路的电子电路的方法。
背景技术
大部分电气和电子电路中都包括集成电路。通常，所述集成电路被封装在树脂外壳中，其中多个导电引脚从所述外壳中伸出。所述集成电路的尺寸和引脚之间的间隔已经被制作成适合于不困难地进行质量检查。
然而，随着对增强集成电路性能的需要变得越来越强，集成电路的尺寸和引脚之间的间隔已经被减小。
在质量检查中存在所谓的余量测试(margin test)。所述余量测试是在通过检查探针把某一电压施加到一个或多个所述引脚时审查集成电路的接通-断开操作。随着引脚之间的间隔变得越来越近，所述检查探针与引脚相接触更加困难。
为了解决上述问题，JP-A-5-72280提出了在电路板上形成的检查地带，以便在把集成电路安装在电路板上之后进行余量测试。然而，因为除安装空间之外，这种检查地带还需要电路板中的额外测试空间，所以它不会有助于减小电子电路的尺寸。
因此，本发明的一个目的是：能够在不提供额外测试空间的情况下实现余量测试。
发明内容
依照本发明的主要特征，提供了一种用于检查电子电路的方法，所述电子电路包括在电路板上形成的第一集成电路和第二集成电路，其中第一集成电路具有第一电源、一个输入电路和一个信号输出部件，而第二集成电路具有第二电源、一个输出电路和一个信号输入部件，所述方法包括如下步骤：改变所述第一电源的电压电平；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；并且通过比较所述测试信号和所述输出信号来审查在所述电子电路中是否存在足够的余量。
采用上述方法，对在电路板上安装的电子电路的余量测试可以在没有额外测试空间的情况下进行。
优选的是，所述方法还包括用于在把测试信号施加到信号输入部件之前改变第二电源的电压电平的步骤。这使得能够在第二电源改变其电压电平时审查第一集成电路的操作。
在上述检查方法中，优选的是，所述电压电平在最大保证电压(assurance voltage)和最小保证电压之间的范围内改变。只要第一和第二电源的电压电平被设置在最小保证电压和最大保证电压之间的范围内，如果测试信号和输出信号的比较结果在预置值的范围内，那么就可以确定所述余量是足够的。
依照本发明的另一特征，提供了一种用于检查电子电路的方法，所述电子电路包括在电路板上形成的第一集成电路和第二集成电路，其中第一集成电路具有第一电源、一个输入电路和一个信号输出部件，而第二集成电路具有第二电源、一个输出电路和一个信号输入部件，所述方法包括如下步骤：接通所述第一和所述第二电源；把所述第一和所述第二电源的电压电平分别设置为最小保证电压V1L和最大保证电压V2H；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述测试信号和所述输出信号是否相同；并且如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量。
上述方法还可以包括如下步骤：把所述第一和所述第二电源的电压电平分别设置为最大保证电压V1H和最小保证电压V2L；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述试验信号和所述输出信号是否相同；并且如果测试信号和输出信号相同，则确定存在足够的余量。
依照本发明的另一特征，提供了一种用于检查电子电路的方法，所述电子电路包括在电路板上形成的第一集成电路和第二集成电路，其中第一集成电路具有第一电源、多个输入电路及其信号输出部件，而第二集成电路具有第二电源、多个输出电路及其信号输入部件，所述方法包括如下步骤：接通所述第一和所述第二电源；把所述第一和所述第二电源的电压电平分别设置为最小保证电压V1L和最小保证电压V2L；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述测试信号和所述输出信号是否相同；如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；把所述第一和所述第二电源的电压电平分别设置为最小保证电压V1L和最大保证电压V2H；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述测试信号和所述输出信号是否相同；并且如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；把所述第一和所述第二电源的电压电平分别设置为最大保证电压V1H和最小保证电压V2L；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述测试信号和所述输出信号是否相同；并且如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；把所述第一和所述第二电源的电压电平分别设置为最大保证电压V1H和最大保证电压V2H；把测试信号施加到所述信号输入部件；检测所述信号输出部件的输出信号；审查所述测试信号和所述输出信号是否相同；并且如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量，或者如果所述测试信号和所述输出信号相同，那么确定为存在足够的余量。
附图说明
通过对如下详细说明、所附权利要求书和附图的研究，本发明的其它目的、特征和特性以及本发明的相关部分的功能将变得更加清楚。在附图中：
图1是依照本发明的在电路板上形成的示意性电子电路；
图2是依照本发明第一实施例的在电路板上形成的电子电路；
图3是用于检查依照第一实施例在电路板上形成的电子电路的方法的流程图；
图4是示出了依照第一实施例在电路板上形成的电子电路的余量测试区域的图表；
图5是示出了依照第一实施例在电路板上形成的电子电路的余量测试区域的图表；
图6是依照本发明第二实施例在电路板上形成的电子电路；
图7是依照本发明第三实施例在电路板上形成的电子电路；
图8是依照本发明第四实施例在电路板上形成的电子电路；
图9是用于检查依照第四实施例在电路板上形成的电子电路的方法的流程图；
图10是依照本发明第五实施例在电路板上形成的电子电路；
图11是用于检查依照第六实施例在电路板上形成的电子电路的方法的流程图；
图12是示出了依照第六实施例在电路板上形成的电子电路的余量测试区域的图表；
图13是示出了依照第六实施例在电路板上形成的电子电路的余量测试区域的图表；
图14是示出了依照第六实施例形成在电路板上的电子电路的边界测试区域的图表；
图15是示出了依照第六实施例在电路板上形成的电子电路的余量测试区域的图表；
图16是依照本发明第七实施例在电路板上形成的电子电路；和
图17是用于检查依照第七实施例在电路板上形成的电子电路的方法的流程图。
具体实施方式
首先，将参考图1来描述本发明的概念。如图1所示，第一集成电路(以下称为IC-1)11和第二集成电路(以下称为IC-2)12被安装在电路板10上。所述IC-1 11包括第一电源13、第一输入电路14和第二输出电路16，而所述IC-2 12包括第二电源18、第一输出电路15和第二输入电路17。第一电源13的电压和第二电源18的电压可以彼此独立地控制。IC-1 11的第一输入电路14和IC-2 12的第一输出电路15通过在电路板10上形成的第一布线19彼此相连，而IC-1 11的第二输出电路16和IC-2 12的第二输入电路17通过在电路板10上形成的第二布线20彼此相连。
把从外部信号发生器(未示出)发送的测试信号施加到各个输出电路15、16和余量测试单元(未示出)。各个输入电路14、17的输出信号也被输入至所述余量测试单元。所述余量测试单元比较所述测试信号和所述输出信号，并且当它们变得彼此相等时确定为接口的余量是足够的。
此处，所述余量是通过电子电路正常操作时阈值和所述输出信号之间的差来定义的。如果阈值和输出信号之间的差落在规定级别内，则可以认为所述余量是足够的。所述电子电路可以包括包含CMOS电路的数字电路，以及包含运算放大器的模拟电路。
如果电源电压波动，那么电子电路的输出信号的电压会改变。通过改变第二电源18的电压来改变第一输出电路15的输出电压。第一输出电路15的输出电压中的变化经由第一布线19改变第一输入电路14的输入电压。由此，在第一输入电路14上的可操作余量测试可以通过改变第二电源18的电压来进行。
由此，在第二输入电路17上的可操作余量测试也可以按照上述相同的方式通过改变第一电源13的电压来进行。
将参考图2-5来描述依照第一实施例的在电路板上安装的电子电路。顺便提及，此后相同的参考标记表明相同或者基本上相同的部分、部件或组件。
连接至第一布线19的第一输入电路14包括第一测试信号输出部件24和第一测试信号输入部件25。连接至第一布线19的第一输出电路15包括第一测试信号输出部件31和第一测试信号输入部件32。第一输入电路14的第一测试信号输出部件24和第一输出电路15的第一测试信号输入部件32将用于其正常操作。当对其施加低电平信号(以下称为Lo信号)时，CMOS电路21输出高电平信号(以下称为Hi信号)，当对其施加Hi信号时，输出Lo信号。
如下参考图3描述对依照第一实施例的电路进行的余量测试。
首先，在(步骤)S401，接通第一和第二电源13、18。然后，在S402，将第一和第二电源13、18的电压分别设置为IC-1 11的最小保证电压V1L和IC-2 12的最大保证电压V2H。此后，在S403，把包括Lo信号和后续Hi信号的测试信号施加到第一输出电路15的第一测试信号输入部件32。顺便提及，可以把Hi信号和后续Lo信号作为测试信号施加到第一测试信号输入部件32。把这种测试信号作为诊断信号从第一测试信号输出部件31输出，将该测试信号经由第一布线19发送给第一测试信号输入部件25。此后，在S404，审查第一测试信号输出部件24的输出信号是否与施加到第一测试信号输入部件32的测试信号相同，以进行分支审查。如图4所示，所述分支审查用于：即使当CMOS的输入阈值51因第一电源13的低电压电平为低而为低时，审查测试信号的Lo信号的电平是否低于CMOS的输入阈值51，以及即使当测试信号的Lo信号因第二电源18的较高电压电平而为高时，审查测试信号的Hi信号的电平是否高于输入阈值。如果在S404的审查结果是YES(或者Y)，那么步骤前进到S405，其中第一电源13的电压被设置为IC-1 11的最大保证电压V1H，而第二电源18的电压被设置为IC-2 12的最小保证电压V2L。在下一步S406，所述测试信号被施加到第一测试信号输入部件32。在下一步S407，审查第一测试信号输出部件24的输出信号是否与所述测试信号相同，以进行分支审查。如图5所示，在所述分支审查中，当CMOS的输入阈值51因第一电源13的高电压电平而为高时，或者即使当测试信号的Hi信号因第二电源18的较低电压电平而为低时，审查测试信号的Hi信号的电平是否高于CMOS的输入阈值51以及测试信号的Lo信号的电平是否低于输入阈值51。
如果在S407的审查结果是Y，那么步骤前进到S408，其中确定IC-1 11和IC-2 12之间的接口的余量是足够的。
另一方面，如果在S404或者S407的结果是N，那么步骤前进到S409，其中确定IC-1 11和IC-2 12之间的接口的余量是不足够的。
顺便提及，步骤S402和步骤S405可以彼此交换。通过监控第一测试信号输出部件24的输出信号，可以把最小和最大保证电压替换为其它可变电压来检测CMOS电路21的阈值。
将参考图6来描述依照第二实施例的在电路板上安装的电子电路。
除了第一输入电路14包括比较器71和由电阻器72和电阻器73组成的分压电路之外，依照第二实施例的电路在结构上与依照第一实施例的电路相同。
比较器71的基准电压是由所述分压电路提供的第一电源13的电压的一部分。对此实施例进行的余量测试可以依照上述方式来进行。
将参考图7来描述依照第三实施例的在电路板上安装的电子电路。
除了第一输出电路15包括比较器71和由电阻器72和电阻器73组成的分压电路之外，依照第三实施例的电路在结构上与依照第一实施例的电路相同。
比较器71的基准电压是由所述分压电路提供的第二电源18的电压的一部分。对此实施例进行的余量测试可以依照上述方式来进行。
将参考图8和9来描述依照第四实施例的在电路板上安装的电子电路。
除了由电阻器72和电阻器73组成的分压电路被设置在IC-1 11和IC-2 12的外部之外，依照第四实施例的电路在结构上与依照第二实施例的电路相同。
如下参考图9描述对依照第四实施例的电路进行的余量测试。
首先，在S1001，接通第一和第二电源13、18。然后，在S1002，把第一和第二电源13、18的电压分别设置为电压V1(考虑到处于相同相位的比较器71的电压)和最小保证电压V2L。此后，在S1003，把包括Hi信号和后续Lo信号的测试信号施加到第一输出电路15的第一测试信号输入部件32。此后，在S1004，审查第一测试信号输出部件24的输出信号是否与施加到第一测试信号输入部件32的测试信号相同，以进行分支审查。如果在S1004的审查结果是Y，那么步骤前进到S1005，其中把第二电源18的电压设置为IC-2 12的最大保证电压V2H。在下一步S1006，把测试信号施加到第一测试信号输入部件32。在下一步S1007，审查第一测试信号输出部件24的输出信号是否与所述测试信号相同，以进行分支审查。如果在S1007的审查结果是Y，那么步骤前进到S1008，其中确定IC-1 11的第一输入电路14和IC-2 12的第一输出电路15之间的接口的余量是足够的。另一方面，如果结果是N，那么步骤前进到S1009，其中确定IC-1 11的第一输入电路14和IC-2 12的第一输出电路15之间的接口的余量是不足够的。
顺便提及，步骤S1002和步骤S1005可以彼此交换。通过监控第一测试信号输出部件24的输出信号，可以把最小和最大保证电压替换为其它可变电压来检测CMOS电路21的阈值。
将参考图10来描述依照第五实施例的在电路板上安装的电子电路。
除了IC-2 12的第一输出电路15具有模拟放大器111之外，依照第五实施例的电路在结构上与依照第三实施例的电路是相同的。
对此实施例进行的余量测试可以依照上述方式来进行。
将参考图11-15来描述依照第六实施例的在电路板上安装的电子电路。
除了IC-1 11的第一输入电路14的CMOS电路21具有滞后作用之外，依照第五实施例的电路在结构上与依照第一实施例的电路是相同的，其中所述滞后作用用于提供较低的阈值电平151和较高的阈值电平152。
如下参考图11描述的是对依照第六实施例的电路进行的余量测试。
首先，在S1201，接通第一和第二电源13、18。然后，在S1202，第一和第二电源13、18的电压被分别设置为IC-1 11的最小保证电压V1L和IC-2 12的最大保证电压V2H。此后，在S1203，把包括Lo信号和后续Hi信号的测试信号施加到第一输出电路15的第一测试信号输入部件32。把这种测试信号作为诊断信号从第一测试信号输出部件31输出，将其经由第一布线19发送给第一测试信号输入部件25。此后，在S1204，审查第一测试信号输出部件24的输出信号是否与施加到第一测试信号输入部件32的测试信号相同，以进行分支审查。如图12所示，所述分支审查用于：即使当CMOS的输入阈值151因第一电源13的低电压电平而为低时以及测试信号的Lo信号因第二电源18的较高电压电平而为高时，审查测试信号的Lo信号的电平是否低于CMOS的较低的输入阈值151以及测试信号的Hi信号的电平是否高于较高的输入阈值152。如果在S1204的审查结果是Y，那么步骤前进到S1205，其中第一电源13的电压被设置为IC-1 11的最小保证电压V1L，而第二电源18的电压被设置为IC-2 12的最小保证电压V2L。在下一步S1206，把测试信号施加到第一测试信号输入部件32。在下一步S1207，审查第一测试信号输出部件24的输出信号是否与所述测试信号相同，以进行分支审查。如图13所示，其中进行如下的分支审查：即使当较低的输入阈值151因第一电源13的较低电压电平而为低时，审查测试信号的Lo信号的电平是否低于较低的输入阈值151，以及即使当测试信号的Hi信号因第二电源18的较低电压电平而为低时，审查测试信号的Hi信号的电平是否高于较高的输入阈值152。
如果在S1207的审查结果是Y，那么步骤前进到S1208，其中第一和第二电源13、18的电压分别被设置为IC-1 11的最大保证电压V1H和IC-2的最小保证电压V2L。此后，在S1209，把测试信号施加到第一输出电路15的第一测试信号输入部件32。此后，在S1210，审查第一测试信号输出部件24的输出信号是否与所述测试信号相同，以进行分支审查。如图14所示，所述分支审查用于：即使当CMOS的较高输入阈值152因第一电源13的较高电压电平而为高时以及测试信号的Hi信号因第二电源18的较低电压电平而为低时，审查测试信号的Lo信号的电平是否低于CMOS的较低的输入阈值151以及测试信号的Hi信号的电平是否高于较高的输入阈值152。
如果在S1210的审查结果是Y，那么步骤前进到S1211，其中第一电源13的电压被设置为IC-1 11的最小保证电压V1H，而第二电源18的电压被设置为IC-2 12的最大保证电压V2H。在下一步S1212，把测试信号施加到第一测试信号输入部件32。在下一步S1213，审查第一测试信号输出部件24的输出信号是否与所述测试信号相同，以进行分支审查。如图15所示，所述分支审查用于：即使当CMOS的较高输入阈值152因第一电源13的较高电压电平而为高时以及测试信号的Lo信号因第二电源18的较高电压电平而为高时，审查测试信号的Lo信号的电平是否低于CMOS的较低的输入阈值151以及测试信号的Hi信号是否高于较高的输入阈值152。如果审查结果是Y，那么步骤前进到S1214，其中确定IC-1 11和IC-2 12之间的接口的余量是足够的。如果在S1202、S1204、S1207、S1210和S1213的结果是N，那么步骤前进到S1215，其中确定IC-1 11和IC-2 12之间的接口的余量是不足够的。
顺便提及，在步骤S1202、S1205、S1208、S1211中设置电压的顺序可以彼此改变，并且通过监控第一测试信号输出部件24的电压，可以把保证电压替换为可变电压电平，以检测CMOS电路21的阈值。
将参考图16和17来描述依照第七实施例的在电路板上安装的电子电路。
除第一电源13、第一输入电路和第二输出电路16以外，依照第七实施例的电路IC-1 11还包括第三输入电路121和第四输入电路123，以及除了第一输出电路15、第二输入电路17和第二电源18之外，IC-2 12还包括第三输出电路122和第四输出电路124。第一输入电路14和第一输出电路15通过第一布线连接，第二输出电路16和第二输入电路17通过第二布线连接，第三输入电路121和第三输出电路122通过第三布线137连接，而第四输入电路123和第四输出电路124通过第四布线138连接。
如上所述，连接至第一布线19的第一输入电路14包括第一测试信号输出部件24和第一测试信号输入部件25。连接至第一布线19的第一输出电路15包括第一测试信号输出部件31和第一测试信号输入部件32。另外，第二输入电路16包括测试信号输入部件125和测试信号输出部件126。第二输出电路17包括测试信号输出部件128和测试信号输入部件127。第三输入电路121包括测试信号输出部件129和测试信号输入部件130。第三输出电路122包括测试信号输出部件132和测试信号输入部件131。第四输入电路123包括测试信号输出部件133和测试信号输入部件134。第四输出电路124包括测试信号输出部件136和测试信号输入部件135。第一输入电路14的测试信号输入部件25通过布线19与第一输出电路15的测试信号输入部件32相连。第二输出电路16的测试信号输出部件126通过布线20与第二输入电路的测试信号输入部件127相连。第三输入电路121的测试信号输入部件130通过布线137与第三输出电路的测试信号输出部件131相连。第四输入电路的测试信号输入部件134通过布线138与测试信号输出部件135相连。
如下参考图17描述对依照第七实施例的电路进行的余量测试。
首先，在S1801，接通第一和第二电源13、18。然后，在S1802，第一和第二电源13、18的电压被分别设置为IC-1 11的最小保证电压V1L和IC-2的最小保证电压V2L。此后，在S1803，把包括Lo信号和后续Hi信号的测试信号施加到第一输出电路15的测试信号输入部件31、第二输出电路16的测试信号输入部件125、第三输出电路122的测试信号输入部件132以及第四输出电路124的测试信号输入部件136。然后，在S1804，在第一输入电路14的测试信号输出部件24、第二输入电路17的测试信号输出部件128、第三输入电路121的测试信号输出部件129以及第四输入电路123的测试信号输出部133件处监控测试信号。也就是说，审查测试信号输出部件24、128、129、133的所有输出信号是否与施加到测试信号输入部件31、125、132、136的测试信号相同。
如果在S1804的审查结果是Y，那么步骤前进到S1805，其中第一电源13的电压被设置为IC-1 11的最小保证电压V1L，而第二电源18的电压被设置为IC-2 12的最大保证电压V2H。在下一步S1806，把测试信号施加到四个测试信号输入部件31、125、132、136。在下一步S1807，审查四个测试信号输出部件24、125、132、136的输出信号是否与所述测试信号相同，以进行分支审查。
如果在S1807的审查结果是Y，那么步骤前进到S1808，其中第一和第二电源13、18的电压分别被设置为IC-1 11的最大保证电压V1H和IC-2的最小保证电压V2L。此后，在S1809，把测试信号施加到四个测试信号输入部件24、128、129、133。此后，在S1810，审查四个测试信号输出部件31、125、132、136的输出信号是否与所述测试信号相同，以进行分支审查。
如果在S1810的审查结果是Y，那么步骤前进到S1811，其中第一电源13的电压被设置为IC-1 11的最大保证电压V1H，而第二电源18的电压被设置为IC-2 12的最大保证电压V2H。在下一步S1812，把测试信号施加到四个测试信号输入部件24、123、129、133。在下一步S1813，审查四个测试信号输出部件24、128、129、133的输出信号是否与所述测试信号相同，以进行分支审查。
如果审查结果是Y，那么步骤前进到S1814，其中确定四个输入电路14、17、121、123和四个输出电路15、16、122、124之间的接口的余量是足够的。如果在S1804、S1807、S1810和S1813的结果是N，那么步骤前进到S1815，其中确定IC-1 11和IC-2 12之间的接口的余量是不足够的。
顺便提及，在步骤S1802、S1805、S1808、S1811中设置电压的顺序可以彼此改变，并且通过监控第一测试信号输出部件24的电压，可以把保证电压替换为可变电压电平，以检测CMOS电路21的阈值。
可以依照不同的方式来对测试信号输出部件的输出信号是否与测试信号相同进行审查。例如，可以把反相电路并入输入和输出电路的其中一个，以便当测试信号是Lo信号时，如果测试信号输出部件的输出信号是Hi信号，那么确定所述余量是足够的。
并不总是需要改变第一电源13和第二电源18两者的电压。例如，如果图2中示出的电子电路的第一电源13的电压被改变，那么可以审查第一输入电路14的阈值中的差。
信号输出部件或者信号输入部件可以通过焊盘或者端子形成。
如果在步骤S404对依照第一实施例的电子电路的审查结果是N(不相同)，那么可以确定当把第一电源13的电压设置为最小保证电压V1L并且把第二电源的电压设置为最小保证电压V2L时接口的余量是不足够的。
在本发明的先前描述中，已经参考其特定的实施例公开了本发明。然而，在不脱离本发明范围的情况下，显然可以对本发明的特定实施例作出各种修改和改变，本发明的范围由所附权利要求书限定。

Claims (7)

1、一种用于检查电子电路的方法，所述电子电路包括在电路板(10)上形成的第一集成电路(11)和第二集成电路(12)，所述第一集成电路具有第一电源(13)、一个输入电路(14)和一个信号输出部件(24)，而所述第二集成电路具有第二电源(18)、一个输出电路(15)和一个信号输入部件(32)，所述方法包括如下步骤：
改变所述第一电源(13)的电压电平；
把测试信号施加到所述信号输入部件(32)；
检测所述信号输出部件(24)的输出信号；并且
通过比较所述测试信号和所述输出信号来审查在所述电子电路中是否存在足够的余量。
2、如权利要求1所述的检查方法，还包括在把所述测试信号施加到所述信号输入部件(32)之前改变所述第二电源(18)的电压电平的步骤。
3、如权利要求1或2所述的检查方法，其中，所述电压电平在最大保证电压和最小保证电压之间的范围内改变。
4、如权利要求3所述的检查方法，只要所述第一和所述第二电源的电压电平被设置在所述最小保证电压和所述最大保证电压之间的范围内，如果所述测试信号和所述输出信号的比较结果在预置值的范围内，那么就可以确定所述余量是足够的。
5、如权利要求2所述的检查方法，其中，在改变所述第一电源(13)和所述第二电源(18)的电压电平之前还包括如下步骤：
接通所述第一电源(13)和所述第二电源(18)；
把所述第一电源(13)和所述第二电源(18)的电压电平分别设置为最小保证电压V1L和最大保证电压V2H；
把测试信号施加到所述信号输入部件(32)；
检测所述信号输出部件(24)的输出信号；
审查所述测试信号和所述输出信号是否相同；并且
如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量。
6、如权利要求5所述的检查方法，其中，
所述改变所述第一电源(13)和所述第二电源(18)的电压电平的步骤包括把所述第一电源(13)和所述第二电源(18)的电压电平分别改变为最大保证电压V1H和最小保证电压V2L，
所述通过比较所述测试信号和所述输出信号来审查在所述电子电路中是否存在足够的余量的步骤包括：审查所述测试信号和所述输出信号是否相同；并且如果所述测试信号和所述输出信号相同，那么确定存在足够的余量。
7、一种用于检查电子电路的方法，所述电子电路包括在电路板(10)上形成的第一集成电路(11)和第二集成电路(12)，所述第一集成电路具有第一电源(13)、多个输入电路(14,121,123)及其信号输出部件(24,129,133)，而所述第二集成电路具有第二电源(18)、多个输出电路(15,122,124)及其信号输入部件(32,131,135)，所述方法包括如下步骤：
接通所述第一电源(13)和所述第二电源(18)；
把所述第一电源(13)和所述第二电源(18)的电压电平分别设置为最小保证电压V1L和最小保证电压V2L；
把测试信号施加到所述信号输入部件(32,131,135)；
检测所述信号输出部件(24,129,133)的输出信号；
审查所述测试信号和所述输出信号是否相同；
如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；
把所述第一电源(13)和所述第二电源(18)的电压电平分别设置为最小保证电压V1L和最大保证电压V2H；
把测试信号施加到所述信号输入部件(32,131,135)；
检测所述信号输出部件(24,129,133)的输出信号；
审查所述测试信号和所述输出信号是否相同；并且
如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；
把所述第一电源(13)和所述第二电源(18)的电压电平分别设置为最大保证电压V1H和最小保证电压V2L；
把测试信号施加到所述信号输入部件(32,131,135)；
检测所述信号输出部件(24,129,133)的输出信号；
审查所述测试信号和所述输出信号是否相同；并且
如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量；
把所述第一电源(13)和所述第二电源(18)的电压电平分别设置为最大保证电压V1H和最大保证电压V2H；
把测试信号施加到所述信号输入部件(32,131,135)；
检测所述信号输出部件(24,129,133)的输出信号；
审查所述测试信号和所述输出信号是否相同；并且
如果所述测试信号和所述输出信号不相同，那么确定不存在足够的余量，或者如果所述测试信号和所述输出信号相同，那么确定存在足够的余量。
CNB2006100899183A 2005-05-26 2006-05-26 用于检查电子电路的方法 Expired - Fee Related CN100526899C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP153838/2005 2005-05-26
JP2005153838A JP2006329814A (ja) 2005-05-26 2005-05-26 ボード上に実装された回路の検査方法

Publications (2)

Publication Number Publication Date
CN1869724A CN1869724A (zh) 2006-11-29
CN100526899C true CN100526899C (zh) 2009-08-12

Family

ID=37387916

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100899183A Expired - Fee Related CN100526899C (zh) 2005-05-26 2006-05-26 用于检查电子电路的方法

Country Status (4)

Country Link
US (1) US7728601B2 (zh)
JP (1) JP2006329814A (zh)
CN (1) CN100526899C (zh)
DE (1) DE102006024721A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102401868A (zh) * 2010-07-27 2012-04-04 索尼公司 集成半导体器件
CN108022602A (zh) * 2016-11-01 2018-05-11 日本发条株式会社 用于磁盘驱动器的伪挠性件及测试用于磁盘驱动器的电子电路的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957428B (zh) * 2010-08-25 2013-01-23 京信通信系统（中国）有限公司 监控电路板的自动测试方法与工具
KR101212777B1 (ko) * 2011-04-27 2012-12-14 에스케이하이닉스 주식회사 반도체 집적회로의 테스트 회로 및 방법
US9322868B2 (en) 2011-04-27 2016-04-26 SK Hynix Inc. Test circuit and method of semiconductor integrated circuit
CN105067988B (zh) * 2015-07-02 2018-03-30 英特尔公司 集成电路、集成电路测试装置以及方法
CN106163133B (zh) * 2016-08-23 2018-09-04 黄河科技学院 具有电路焊接功能的多功能综合电路调试系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853775A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd Ｉｃメモリ試験方法
US5283762A (en) * 1990-05-09 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device containing voltage converting circuit and operating method thereof
JPH0572280A (ja) 1991-09-13 1993-03-23 Fujitsu Ltd チツプオンボードユニツトの試験方法
JPH0572260A (ja) 1991-09-17 1993-03-23 Fuji Xerox Co Ltd 半導体集積回路の静的消費電流測定方法
JP2769653B2 (ja) * 1991-11-06 1998-06-25 三菱電機株式会社 反転回路
US5422852A (en) * 1992-02-27 1995-06-06 Texas Instruments Incorporated Method and system for screening logic circuits
US5764580A (en) * 1995-08-18 1998-06-09 Hitachi, Ltd. Semiconductor integrated circuit
JPH11328238A (ja) * 1998-05-12 1999-11-30 Toshiba Corp 多電源集積回路の評価装置及び多電源集積回路の評価方法
KR100295055B1 (ko) * 1998-09-25 2001-07-12 윤종용 전압조정이가능한내부전원회로를갖는반도체메모리장치
JP2003207543A (ja) * 2002-01-10 2003-07-25 Hitachi Ltd 半導体装置およびテスト方法
JP3759069B2 (ja) * 2002-05-14 2006-03-22 Ｎｅｃマイクロシステム株式会社 内部電圧制御回路
JP2003345845A (ja) * 2002-05-22 2003-12-05 Mitsubishi Electric Corp 自動配置配線装置
US7047471B2 (en) * 2003-03-03 2006-05-16 Hewlett-Packard Development Company, L.P. Voltage margin testing of bladed servers
TWI258768B (en) * 2004-03-10 2006-07-21 Samsung Electronics Co Ltd Sense amplifier and method for generating variable reference level

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102401868A (zh) * 2010-07-27 2012-04-04 索尼公司 集成半导体器件
CN108022602A (zh) * 2016-11-01 2018-05-11 日本发条株式会社 用于磁盘驱动器的伪挠性件及测试用于磁盘驱动器的电子电路的方法
CN108022602B (zh) * 2016-11-01 2019-05-17 日本发条株式会社 用于磁盘驱动器的伪挠性件及测试用于磁盘驱动器的电子电路的方法

Also Published As

Publication number Publication date
US20060270069A1 (en) 2006-11-30
DE102006024721A1 (de) 2006-11-30
CN1869724A (zh) 2006-11-29
US7728601B2 (en) 2010-06-01
JP2006329814A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
CN100526899C (zh) 用于检查电子电路的方法
US7089135B2 (en) Event based IC test system
US5978948A (en) Semiconductor circuit system, method for testing semiconductor integrated circuits, and method for generating a test sequence for testing thereof
KR100506772B1 (ko) 어플리케이션 특정 이벤트 기반의 반도체 메모리 테스트시스템
US5648974A (en) System having multiple subsystems and test signal source resident upon common substrate
AU2001271590A1 (en) System and method for testing integrated circuits
US5740086A (en) Semiconductor test system linked to cad data
US5487074A (en) Boundary scan testing using clocked signal
JPH1091472A (ja) 集積回路内部の信号にアクセスするための方法及び装置
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
CN101315411A (zh) 用于测试电路组合的系统、方法和装置
US5293123A (en) Pseudo-Random scan test apparatus
US6269462B1 (en) Selectable sense amplifier delay circuit and method
JP2007500356A (ja) シグナルインテグリティ自己テストアーキテクチャ
KR100813871B1 (ko) 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
US7251761B2 (en) Assembly for LSI test and method for the test
US7114135B1 (en) Routing of test signals of integrated circuits
US6718524B1 (en) Method and apparatus for estimating state-dependent gate leakage in an integrated circuit
US5623202A (en) Testing multiple IC in parallel by a single IC tester
KR20050084803A (ko) 기능 블럭 및 테스트 제어기를 포함한 모듈, 다수의모듈을 포함한 전자 장치 및 평가 툴
CN114520020A (zh) 半导体芯片及其预烧测试方法
MY122055A (en) Method of testing integrated circuits
CN111161788A (zh) 一种存储器的老炼测试装置
WO2001045565A3 (en) Modeling and testing of an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20110526