CN100517684C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100517684C
CN100517684C CN200710005347.5A CN200710005347A CN100517684C CN 100517684 C CN100517684 C CN 100517684C CN 200710005347 A CN200710005347 A CN 200710005347A CN 100517684 C CN100517684 C CN 100517684C
Authority
CN
China
Prior art keywords
film
metal film
peak value
barrier metal
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710005347.5A
Other languages
English (en)
Other versions
CN101038904A (zh
Inventor
古谷晃
有田幸司
黑川哲也
野田香织
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101038904A publication Critical patent/CN101038904A/zh
Application granted granted Critical
Publication of CN100517684C publication Critical patent/CN100517684C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在包含铜膜的耦合结构中实现提高的抗SIV性和提高的抗EM性。一种半导体器件，包括：半导体衬底；在半导体衬底上或上方形成的第二绝缘层；在第二绝缘膜上形成的第二阻挡金属膜，能够防止铜扩散到第二绝缘膜中；以及形成在第二阻挡金属膜上以便与第二阻挡金属膜接触并包含铜和碳的导电膜，其中在第二导电膜中，沿淀积方向的碳浓度的分布包括第一峰值和第二峰值。

Description

半导体器件及其制造方法
本申请基于日本专利申请号2006-36,921，在此引入其内容作为参考。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
在近年来的半导体器件中，通过互连的信号传播中的延迟限制电子元件的工作速度。通过互连的信号传播中的延迟常数由互连电阻和互连电容的乘积来表示。因此，为了实现元件的更快工作，采用具有比常规二氧化硅膜(SiO2)更低介电常数的低介电常数材料用于层间绝缘膜，并且采用具有较低电阻率的铜(Cu)用于互连。
采用铜作为互连材料的多层互连通过镶嵌(damascene)工艺来形成。在典型的镶嵌工艺中，在层间绝缘膜中形成诸如互连沟槽或通孔的凹部，然后在该凹部中淀积阻挡金属膜，并且用铜膜进一步堵塞该凹部，此后，通过化学机械抛光(CMP)工艺，除去在该凹部外面淀积的铜膜和阻挡金属膜部分，以获得铜互连或铜通路。通过如下来形成铜膜：首先，在凹部中形成用作籽晶层的铜薄膜，然后利用该铜薄膜作为电解电镀工艺的阴极，用铜膜填充该凹部。
在日本未决公开专利公开号2004-158,897、日本未决公开平专利公开号H11-45,887(1999)和日本未决公开专利公开号2000-174,025中，公开了用于提高铜膜的抗电迁移性(electromigration resistance)的技术。日本未决公开专利公开号2004-158,897公开了一种通过将诸如碳(C)等等的杂质离子注入到铜的籽晶层中，然后执行铜的电解电镀工艺，从而形成导电体的方法。据描述，这种方法提高由铜构成的导电体的抗电迁移性。
日本未决公开平专利公开号H11-45,887公开了通过提供采用包含铜和其他金属材料的层作为籽晶层的铜耦合结构的方法。
日本未决公开专利公开号2000-174,025公开了一种在铜膜之间具有含碳的杂质膜的结构。通过保持衬底被浸入电镀液的状态来形成该杂质膜。
日本未决公开专利公开号2005-256,178，日本未决公开专利公开号2003-142,426和日本未决公开专利公开号2003-129,285公开了，当用镀的铜来填充沟槽时，在最初阶段利用相对较低电流密度执行电镀工艺，然后利用相对较高电流密度执行电镀工艺的方法。据描述这种方法防止产生空洞。
日本未决公开专利公开号2003-328,180公开了一种采用包含抑制剂的电镀液的结构，该抑制剂包含具有2,000至40,000的分子量的聚乙二醇(polyethylene glycol)。据描述这种结构即使通孔具有较高的高宽比，也能防止产生空洞。
同时，C.H.Shih等人的，名称为″Design of ECP additive for 65nm-node technology Cu BEOL reliability″，Proceedings of the IEEE 2005International Interconnect Technology Conference(IEEE Cat.No.05TH8780)，IEEE，Piscataway，NJ，USA，6-8June 2005，pp.102-104，公开了通过电镀工艺形成的铜膜中的杂质影响电迁移(EM)和应力导致的空洞(SIV)形成。根据C.H.Shih等人，铜膜的晶粒边界中的杂质存在提高了抗SIV性(SIV resistance)，同时用于形成铜的杂质而采用的添加剂退化了抗EM性。如上所述，抗SIV性的提高和抗EM性的提高是折中的，因此在常规技术中不能实现两个抵抗性的同时提高。在上述常规技术中描述的结构中，不能实现抗SIV性和抗EM性的同时提高。
发明内容
根据本发明的一个方面，提供一种半导体器件，包括：半导体衬底；在所述半导体衬底上或上方形成的绝缘膜；在所述绝缘膜上形成的阻挡金属膜，能够防止铜扩散到所述绝缘膜中；以及导电膜，形成在所述阻挡金属膜上，从而与该阻挡金属膜接触，并包含铜、具有低于铜的标准电极电位的金属和碳，其中在所述导电膜中，沿淀积方向的碳浓度的分布包括第一峰值和第二峰值，以及其中具有低于铜的标准电极电位的所述金属以比其他区域更高的浓度被包含在所述导电膜和所述阻挡金属膜之间的界面中。
这里，第一峰值和第二峰值可以在碳浓度的分布中提供局部最大值。此外，可以配置未包括在导电膜和阻挡金属膜之间的界面中的位置处出现第一峰值和第二峰值。此外，可以配置第一峰值和第二峰值处的碳浓度高于含铜导电膜和阻挡金属膜之间的界面中的碳浓度。
为了增强抗SIV性，优选可以增加含铜的导电膜(下面称为“含铜导电膜”)中的碳浓度。该结构可以减小由于颗粒边界的不一致或含铜导电膜中的位错能量降低造成的应力松驰，由此提高抗SIV性。此外，通过增加含铜导电膜中的碳浓度，可以缓和由于热膨胀而引起的变形。由于在与含铜导电膜的界面中，可以容易地产生由于应力迁移而引起的变形，在与阻挡金属膜的界面中，该含铜导电膜可以具有尽可能高的碳浓度，以便增强含铜导电膜的抗SIV性。
同时，为了提供较好的抗EM性，该含铜导电膜可以优选被配置为在与阻挡金属膜的界面中具有较低的碳浓度。此外，为了保持含铜导电膜的较低电阻率，优选该含铜导电膜中的碳浓度不是非常高。
根据本发明的半导体器件的这种结构，实现含铜导电膜中的碳浓度的多个峰值的分布位置。该结构可以为含铜导电膜提供增强的抗SIV性，同时保持该含铜导电膜中的相对较低碳浓度。此外，在根据本发明的半导体器件的结构中，在该导电膜中包含具有低于铜的标准电极电位的金属。此外，在导电膜与该阻挡金属膜之间的界面中以比其他区域更高的浓度包含具有低于铜的标准电极电位的金属。该结构提高了导电膜和阻挡金属膜之间的粘着力，同时控制导电膜的电阻增加，因此，可以在不退化抗EM性的条件下提高抗SIV性。
根据本发明的另一方面，提供一种用于该半导体器件的制造方法，该方法包括：在半导体衬底上或上方形成的绝缘膜中形成凹部；在该凹部中形成阻挡金属膜；在该凹部中形成籽晶金属膜，该籽晶金属膜包含铜、具有低于铜的标准电极电位的金属；以及通过利用籽晶金属膜作为电极，并采用包含具有等于或大于500至等于或小于2,000的分子量的聚合物作为抑制剂的铜电镀液的电解电镀工艺，用含铜的镀膜填充该凹部，其中用镀膜填充该凹部包括：通过利用第一电流密度执行电解电镀工艺的第一操作；以及在第一操作之后，通过利用高于第一电流密度的电流密度，执行电解电镀工艺的第二操作，其中，在第一操作和第二操作中，在籽晶金属膜和镀膜中注入碳，以便在该籽晶金属膜和镀膜中的淀积方向中的碳浓度分布具有第一峰值和第二峰值。
本发明人试图同时实现抗SIV性和抗EM性的提高，其中抗SIV性和抗EM性处于折中关系，因此已经用各种方法研究了用于制造半导体器件的含铜金属膜的过程。作为研究的结果，本发明人发现通过上述制造工艺可以获得如下半导体器件，其被配置为在含铜导电膜中，沿淀积方向的碳浓度分布包括第一峰值和第二峰值。它可以通过进行下述工艺来实现：在靠近含铜导电膜和阻挡金属膜的界面的位置处出现碳浓度中的峰值，由此进一步提高抗SIV性。此外，可以保持含铜导电膜和阻挡金属膜之间的界面中的减小的碳浓度，以便可以在不退化抗EM性的条件下，增强抗SIV性。此外，可以保持第一峰值和第二峰值之间的相对较高的碳浓度，由此提供增强的抗SIV性。此外，通过进行这种方法，可以沿阻挡金属膜获得在阻挡金属膜上形成的含铜导电膜中的连续均匀的二维碳浓度分布。该结构提高了含铜导电膜和含铜导电膜的底表面和侧表面中的阻挡金属膜之间的粘着力，由此增加抗EM性。此外，还可以进一步增加抗SIV性。
根据本发明，在包含铜膜的耦合结构中可以实现增加的抗SIV性和增加的抗EM性。
附图说明
从下面结合附图的详细说明将使本发明的上述及其他目的、优点和特点更明显，其中：
图1是剖面图，部分地图示了本发明的实施例中的半导体器件的结构；
图2A和2B是半导体器件的剖面图，图示了在本发明的实施例中，用于制造半导体器件的过程；
图3A和3B是半导体器件的剖面图，图示了在本发明的实施例中，用于制造半导体器件的过程；
图4A和4B是半导体器件的剖面图，图示了在本发明的实施例中，用于制造半导体器件的过程；
图5A和5B是曲线图，示出了例子的结果；
图6A至6C是曲线图，示出了例子的结果；
图7A至7C是曲线图，示出了例子的结果；
图8是示出了例子的结果的图；以及
图9是剖面图，部分地图示了本发明的实施例中的半导体器件的结构。
具体实施方式
现在将参考说明性实施例描述本发明。所属领域的技术人员将认识到，使用本发明的讲解可以完成许多选择性的实施例，以及本发明不局限于用于说明性目的而说明的实施例。
下面参考附图进一步详细描述根据本发明的优选实施例。在所有图中，相同的标号被指定图中共同出现的元件，且其详细描述将不被重复。
图1是剖面图，部分地图示了本实施例中的半导体器件的结构。
半导体器件100包括半导体衬底(未示出)，其具有在其中形成的电子元件如晶体管等等，并且还包括在该半导体衬底上或上方依次形成的刻蚀停止膜110、第二绝缘层112、保护绝缘膜114和帽绝缘膜126。此外，形成有互连沟槽，使其在刻蚀停止膜110、第二绝缘层112和保护绝缘膜114之上延伸，在这种互连沟槽中形成由第二阻挡金属膜118和第二导电膜122构成的互连124。
在本实施例中，第二导电膜122具有以下结构。第二导电膜122包含作为主要成分的铜。此外，第二导电膜122包含碳。如图1所示，沿第二导电膜122的淀积方向，碳浓度的分布包括第一峰值“a”和第二峰值“b”。
此外，第二导电膜122还包含具有低于铜的标准电极电位的金属，如铝(Al)、锡(Sn)、钛(Ti)等等。除上述之外，对于具有低于铜的标准电极电位的金属，可以优选采用Al。这种结构保持第二金属膜122的较低电阻。在第二导电膜122与第二阻挡金属膜118的界面中，以比其他区域更高的浓度包含具有低于铜的标准电极电位的金属。
此外，在本实施例中，第二阻挡金属膜118包含难熔金属，诸如Ti、钨(W)、钽(Ta)等等。优选，阻挡金属膜可以是例如Ti、氮化钛(TiN)、W、氮化钨(WN)、Ta、氮化钽(TaN)等等的膜。此外，也可以采用这些膜的多层膜。
第二绝缘层112可以由低介电常数膜构成。第二绝缘层112可以由例如碳氧化硅(SiOC)构成。刻蚀停止膜110可以由碳化硅(SiC)、碳氮化硅(SiCN)、SiOC或氧氮化硅(SiON)构成。保护绝缘膜114在用于形成互连124的工艺中的CMP工艺中起保护第二绝缘层112的作用。保护绝缘膜114可以由例如氧化硅膜构成。帽绝缘膜126可以由例如SiCN构成。
接下来，将描述用于制造半导体器件100的过程。图2A和2B，图3A和3B以及图4A和4B是半导体器件的剖面图，图示了在本实施例中用于制造半导体器件100的过程。尽管在图1中未示出，但是在半导体器件100的半导体衬底之上形成第一绝缘层102，并且在第一绝缘层102上形成刻蚀停止膜110。在第一绝缘层102中形成由第一阻挡金属膜106和第一导电膜108构成的通路104。
首先，在半导体衬底(未示出)之上形成第一绝缘层102。第一绝缘层102可以由氧化硅膜或低介电常数膜构成，类似于用于构成第二绝缘层112的膜。尽管在图中未示出，但是第一绝缘层102可以被配置为包含刻蚀停止膜和/或保护绝缘膜。随后，在第一绝缘层102中形成通孔，并且在该通孔中形成第一阻挡金属膜106。随后，在该通孔中，在第一阻挡金属膜106上形成第一导电膜108。用于制造第一阻挡金属膜106和第一导电膜108的方法可以类似于之后将论述的用于制造第二阻挡金属膜118和第二导电膜122的方法。此后，通过CMP工艺，除去淀积在通孔外面的第一导电膜108和第一阻挡金属膜106的部分，以形成通路104。
接着，通过CVD工艺，在通路104上淀积刻蚀停止膜110、第二绝缘层112和保护绝缘膜114。该过程提供了图2A所示的结构。这里，刻蚀停止膜110可以由SiCN构成，第二绝缘层112可以由SiOC构成，并且保护绝缘膜114可以由SiO2构成。
接着，通过已知的光刻技术和干法刻蚀工艺，形成贯穿保护绝缘膜114、第二绝缘层112和刻蚀停止膜110延伸的互连沟槽116(图2B)。利用该过程，通路104被露出。互连沟槽116的高度可以约等于或大于200nm至等于或小于5,000nm。
此后，通过原子层淀积(ALD)工艺、CVD工艺或物理气相淀积(PVD)工艺，在半导体衬底的整个表面之上形成第二阻挡金属膜118(图3A)。第二阻挡金属膜118的膜厚度可以约等于或大于1nm至等于或小于100nm。
此后，通过诸如溅射工艺等等PVD工艺，在第二阻挡金属膜118上形成包含铜和具有低于铜的标准电极电位的金属的籽晶金属膜120(图3B)。该籽晶金属膜120可以通过溅射铜和具有低于铜的标准电极电位的金属的合金来形成。当具有较低标准电极电位的金属是Al、Sn或Ti时，籽晶金属膜120中的具有较低标准电极电位的金属含量可以在0.1和5原子％之间的范围内。籽晶金属膜120的膜厚度可以在约35nm和75nm之间的范围内。用这种膜部分地填充互连沟槽116。
接着，通过电镀工艺形成镀膜121。下面将描述用于形成镀膜121的过程。本发明中可用的电镀液可以包含铜和诸如加速剂、抑制剂等等添加剂。在本实施例中，电镀液包含抑制剂，该抑制剂是例如聚乙二醇的聚合物，具有等于或大于500至等于或小于2,000的分子量。除此之外，电镀液可以与用于形成含铜互连的普通电镀液相同。例如，电镀液中的铜浓度可以在40和60g/升之间的范围内。
半导体衬底被放入这种电镀液的电镀槽中，并且通过利用籽晶金属膜120作为阴极的电解电镀工艺，形成镀膜121。这里，将半导体衬底放入电镀槽中时的电流密度(第一电流密度)被设为等于或大于3mA/cm2至低于20mA/cm2的范围内，更优选范围等于或大于3mA/cm2至低于10mA/cm2。这里，“将半导体衬底放入电镀槽中的时候”不局限于半导体衬底(晶片)与该溶液接触的时刻，而是意味着例如从与该溶液接触至此后约10秒的时间范围。
进一步，精细图形中的沟槽被填充，然后，电流密度增加到等于或大于20mA/cm2至等于或小于100mA/cm2范围内的水平，更优选增加到等于或大于25mA/cm2至等于或小于50mA/cm2范围内的水平。填充之后的电流密度可以是将半导体衬底放入电镀槽中时的电流密度的3倍至5倍。以此方式，用由籽晶金属膜120和镀膜121构成的第二导电膜122填充互连沟槽116(图4A)。通过电镀工艺形成的镀膜121的膜厚度可以约为500nm至4,000nm。
然后，在约等于或高于250℃的温度下，在含氢的氮气氛内热处理该半导体衬底。这里，用于该热处理的温度可以等于或低于400℃。此外，用于该热处理的这种气氛中的氢浓度可以等于或大于0.01vol.％。此外，尽管氢的上限未被特别限制，但是典型的氢浓度可以是例如等于或低于10vol.％。
通过上述处理，在第二导电膜122中携带来自抑制剂的碳，由此提供第二导电膜122中的碳浓度分布包括第一峰值和第二峰值的结构。这里，可以配置第一峰值(图1中的h1)出现在距其与第二阻挡金属膜118的界面等于或大于50nm至等于或小于100nm的高度位置。如上所述，通过采用该结构，可以增加第二金属膜122和第二阻挡金属膜118之间的粘着力，同时增强抗SIV性，其中在该结构中，碳浓度分布中的第一峰值出现在与第二阻挡金属膜118的接触表面附近。该结构可以增强抗SIV性，同时保持第二金属膜122的较好抗EM性。此外，可以配置第二峰值(图1的h2)出现在距其与第二阻挡金属膜118的界面等于或大于0.75h至等于或小于0.9h的高度位置处，假设h是互连沟槽的高度(互连沟槽的深度)。此外，也可以配置第二峰值出现在帽绝缘膜126下面的第二导电膜122的上表面下的位置处。更具体地说，图1中的h2和第二阻挡金属膜118的膜厚度的总和可以小于h。如上所述，通过采用该结构，可以增加第二金属膜122和其上层之间的粘着力，同时增强抗SIV性，其中在该结构中，第二导电膜122中的碳浓度分布的第二峰值出现在与其上层的接触表面附近。该结构可以增加抗SIV性，同时保持第二金属膜122的较好抗EM性。在通过形成镀膜121来填充精细图形之后，通过控制用于施加具有所述电流密度的电压的时间，可以调整第二峰值的位置。
图9是剖面图，示意地图示了实际的半导体器件的结构。如图所示，在中部和端(或边缘)部分之间的互连124中，可以出现高度差。在本实施例中，该互连的高度h可以被设为等于互连沟槽116的端部的深度。此外，自互连124的中部中的第二阻挡金属膜118和第二金属膜122之间的界面的各距离处可以存在第一峰值的位置h1和第二峰值的位置h2。
第二峰值处的碳浓度可以几乎等于或大于第一峰值处的碳浓度。在其上没有阻挡金属的并因此包括比界面侧更低的SIV可靠性的前表面一侧，该结构可以增加SIV可靠性。在通过形成镀膜121来填充精细图形之后，通过控制用于施加具有所述电流密度的电压的时间，可以调整第二峰值中的碳浓度。
认为获得该结构的原因如下，其中在该结构中，第二导电膜122中的碳浓度的分布具有如上所述的第一峰值和第二峰值。
首先，当制备镀膜121时，电镀液中的添加剂与氯结合，促使所得的化合物化学吸附到籽晶金属膜120的表面。这里，具有低于铜的标准电极电位的金属与铜相比较更易于释放电子，以提供电子到电镀液中的添加剂。结果，具有低于铜的标准电极电位的金属更容易与添加剂反应，由此生成较强的离子键。此外，通过在其放入电镀槽中的时候设置等于或大于3mA/cm2至低于20mA/cm2的范围内，以及更优选等于或大于3mA/cm2至低于10mA/cm2的范围的较高电流密度，可以增加电镀液中的场强度。通过这些过程，与一般条件相比，可以增加籽晶金属膜120周围的电镀液中的添加剂浓度。此外，由于相对较小分子量的聚合物被用作抑制剂，所以第二导电膜122中容易吸收抑制剂中的碳。因此，可以增加进入第二导电膜122中的碳的吸收量。如上所述，在用于形成第二导电膜122的工艺中的最初阶段，形成碳浓度分布中的第一峰值。
接着，在填充精细图形中的沟槽之后，通过增加电流密度至等于或大于20mA/cm2至等于或小于100mA/cm2的范围内的水平，以及更优选增加至等于或大于25mA/cm2至等于或小于50mA/cm2的范围内的水平，来形成碳浓度分布的第二峰值。
在之后执行的热处理期间，籽晶金属膜120中的杂质金属(其标准电极电位低于铜的标准电极电位)易于扩散到镀膜121中。对应于这种现象，在籽晶金属膜120和镀膜121之间的界面附近形成微孔，导致元素碳扩散到该微孔中。该结构可以进一步增加与籽晶金属膜120的界面附近出现的第一峰值的碳浓度。通过在氢气氛内执行热处理，便于具有较低标准电极电位的金属和/或碳的扩散，从而可以实现在较低温度下较短时间地执行的工艺。
此后，通过CMP工艺除去在互连沟槽116外面淀积的第二导电膜122和第二阻挡金属膜118部分。该结构提供互连124(图4B)。接着，在互连124上形成帽绝缘膜126。
通过重复上述工艺可以形成多层互连结构。
例子
下面，将通过说明具体例子，进一步详细描述上述实施例的结构。在例1和例2中，用与参考上述实施例中的图2至图4所述相同的过程制造半导体器件。
(例1)
第二阻挡金属膜118被配置为通过依次淀积TaN膜(约5nm的膜厚度)和Ta膜(约10nm的膜厚度)来形成。籽晶金属膜120由铜和Al的合金构成(1原子％的Al含量，约50nm的膜厚度)。采用的电镀液包含在等于或大于500至等于或小于2,000范围内的分子量的聚乙二醇。此外，电镀液也被设计为包含50g/升浓度的铜。半导体衬底被放入容纳这种电镀液的电镀槽中，并且将衬底放置在电镀槽中时的电流密度被设为等于或大于3mA/cm2至小于8mA/cm2的范围内。此外，在精细图形中的沟槽已经被填充之后(放置衬底到电镀槽中过去约2分钟)，电流密度被增加到等于或大于25mA/cm2至等于或小于35mA/cm2的范围内的水平。
此后，在下面的两个条件下执行热处理操作：(i)在约250℃下，约30秒，在含氢的氮气氛(4％vol.的氢浓度)内；以及(ii)在约350℃下，约30秒，在含氢的氮气氛(4％vol .的氢浓度)内。在图5A和图5B中分别示出了这些结果。这里，图5A至图7C是通过SIMS(二次离子质谱分析)测量的互连膜中的杂质分布。水平轴是溅射时间，垂直轴是测量的离子强度。零(0)秒对应于金属表面。在这些图的每一个中，垂直虚线表示籽晶金属膜120和第二阻挡金属膜118之间的界面。此外，在这些图的每一个中，左侧对应于上层。
如图5A和图5B所示，证实了通过在含氢的氮气氛内执行该热处理，在约400秒时(距与第二阻挡金属膜118的界面约70nm的位置(0.43h的位置，假定互连高度h是200nm))，出现碳浓度的第一峰值，在约350秒时(距与第二阻挡金属膜118的界面约160nm的位置(距与第二阻挡金属膜118的界面0.8h的位置，假定互连高度h是200nm))，出现碳浓度的第二峰值。
(例2)
类似于例1执行本例子，除了采用的电镀液包含等于或大于500至等于或小于2,000范围内的分子量的聚乙二醇和聚丙二醇(polypropylene glycol)之外。除了电镀液的这种配方之外，类似于例1制造半导体器件100。在下面的三个条件下执行热处理操作：(i)在约250℃下，约30秒，在含氢的氮气氛(4％vol.的氢浓度)内；(ii)在约350℃下，约30秒，在含氢的氮气氛(4％vol.的氢浓度)内；以及(iii)在约250℃下，约30分钟，在氮气氛内，类似于例1。在图6A至图6C中分别示出了这些结果。在这些图的每一个中，垂直虚线表示籽晶金属膜120和第二阻挡金属膜118之间的界面。此外，在这些图的每一个中，左侧对应于上层。
如图6A和图6B所示，证实了通过在含氢的氮气氛内执行该热处理，在约400秒时(距与第二阻挡金属膜118的界面约70nm的位置(0.43h的位置，假定互连高度h是200nm))，出现碳浓度的第一峰值，在约350秒时(距与第二阻挡金属膜118的界面约160nm的位置(距与第二阻挡金属膜118的界面0.8h的位置，假定互连高度h是200nm))，出现碳浓度的第二峰值。
如图6C所示，还证实了即使在氮气氛内执行该热处理，通过执行该热处理较长的处理时间，在约400秒时(距与第二阻挡金属膜118的界面约70nm的位置(0.43h的位置，假定互连高度h是200nm))，出现碳浓度的第一峰值。此外，还证实了在约350秒时(距与第二阻挡金属膜118的界面约160nm的位置(距与第二阻挡金属膜118的界面0.8h的位置，假定互连高度h是200nm))，出现碳浓度的第二峰值。
(比较例子)
在比较例子中，籽晶金属膜120由不含Al的铜膜构成。此外，采用的电镀液不含用于抑制剂的等于或大于500至等于或小于2,000范围内的分子量的聚乙二醇等。除了电镀液的这种配方之外，类似于例1或例2制造半导体器件100。在下面的三个条件下执行热处理操作：(i)在约250℃下，约30秒，在含氢的氮气氛(4％vol.的氢浓度)内；(ii)在约350℃下，约30秒，在含氢的氮气氛(4％vol.的氢浓度)内；以及(iii)在约250℃下，约30分钟，在氮气氛内，类似于例2。在图7A至图7B中分别示出了这些结果。在这些图的每一个中，垂直虚线表示籽晶金属膜120和第二阻挡金属膜118之间的界面。此外，在这些图的每一个中，左侧对应于上层。
如图7A至图7C所示，在该例子中未发现对应于第一峰值的任何峰值，尽管发现对应于例1和例2的第二峰值的峰值。
图8是示出了对于例1(条件(i))和比较例(条件(i))中制造的半导体器件，通过采用测量通路链电阻的计算，来测量累积故障率和加热时间之间的关系获得的结果。该故障率表示为相对于故障时间的累积故障率，假定故障时间被确定为直到通路链电阻的斜率(ramprate)超出阈值时热处理中的持续时间。在例1中制备的半导体器件中，示出了比比较例子减小的故障率。
应当理解本发明能够在各种其他组合、改进和环境中使用。并且根据本发明的方法和器件之间的表达中的任何其他互换可以有效作为根据本发明的实施例的选择性方案。

Claims (7)

1.一种半导体器件，包括：
半导体衬底；
在所述半导体衬底上或上方形成的绝缘膜；
在所述绝缘膜上形成的阻挡金属膜；以及
导电膜，形成在所述阻挡金属膜上从而与所述阻挡金属膜接触，并包含铜、具有低于铜的标准电极电位的金属以及碳，
其中在所述导电膜中，沿淀积方向的碳浓度的分布包括第一峰值和第二峰值，以及
其中在所述导电膜和所述阻挡金属膜之间的界面中以比在其他区域中更高的浓度包含具有低于铜的标准电极电位的所述金属。
2.根据权利要求1的半导体器件，其中具有低于铜的标准电极电位的所述金属选自由铝、锡和钛构成的组。
3.根据权利要求1的半导体器件，
其中所述阻挡金属膜形成在所述绝缘膜中形成的凹部的底表面和侧表面上，
其中形成所述导电膜来填充所述凹部，
其中从在所述底表面处的所述阻挡金属膜和所述导电膜之间的界面依次出现所述第一峰值和所述第二峰值，以及
其中在距所述界面等于或大于50nm至等于或小于100nm的高度的位置处存在所述第一峰值。
4.根据权利要求2的半导体器件，
其中所述阻挡金属膜形成在所述绝缘膜中形成的凹部的底表面和侧表面上，
其中形成所述导电膜来填充所述凹部，
其中从在所述底表面处的所述阻挡金属膜和所述导电膜之间的界面依次出现所述第一峰值和所述第二峰值，以及
其中在距所述界面等于或大于50nm至等于或小于100nm的高度的位置处存在所述第一峰值。
5.根据权利要求1的半导体器件，
其中所述阻挡金属膜形成在所述绝缘膜中形成的凹部的底表面和侧表面上，
其中形成所述导电膜来填充所述凹部，
其中从所述凹部的底表面依次出现所述第一峰值和所述第二峰值，以及
其中假定h是所述凹部的深度，在距所述阻挡金属膜和所述导电膜之间的所述界面等于或大于0.75h至等于或小于0.9h的高度的位置处，出现所述第二峰值。
6.根据权利要求2的半导体器件，
其中所述阻挡金属膜形成在所述绝缘膜中形成的凹部的底表面和侧表面上，
其中形成所述导电膜来填充所述凹部，
其中从所述凹部的底表面依次出现所述第一峰值和所述第二峰值，以及
其中假定h是所述凹部的深度，在距所述阻挡金属膜和所述导电膜之间的所述界面等于或大于0.75h至等于或小于0.9h的高度的位置处，出现所述第二峰值。
7.一种用于制造半导体器件的方法，包括：
在半导体衬底上或上方形成的绝缘膜中形成凹部；
在所述凹部中形成阻挡金属膜；
在所述凹部中形成籽晶金属膜，所述籽晶金属膜包含铜、具有低于铜的标准电极电位的金属；以及
通过利用所述籽晶金属膜作为电极，并采用包含具有等于或大于500至等于或小于2,000的分子量的聚合物作为抑制剂的铜电镀液的电解电镀工艺，用含铜的镀膜填充所述凹部，
其中所述用所述镀膜填充凹部包括：通过利用第一电流密度执行所述电解电镀工艺的第一操作；以及在所述第一操作之后，通过利用高于所述第一电流密度的电流密度执行所述电解电镀工艺的第二操作，以及
其中，在所述第一操作和第二操作中，在所述籽晶金属膜和所述镀膜中引入碳，以便在所述籽晶金属膜和在所述镀膜中在淀积方向上的碳浓度的分布具有第一峰值和第二峰值。
CN200710005347.5A 2006-02-14 2007-02-14 半导体器件及其制造方法 Expired - Fee Related CN100517684C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006036921A JP4676350B2 (ja) 2006-02-14 2006-02-14 半導体装置およびその製造方法
JP2006036921 2006-02-14

Publications (2)

Publication Number Publication Date
CN101038904A CN101038904A (zh) 2007-09-19
CN100517684C true CN100517684C (zh) 2009-07-22

Family

ID=38368926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710005347.5A Expired - Fee Related CN100517684C (zh) 2006-02-14 2007-02-14 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7800229B2 (zh)
JP (1) JP4676350B2 (zh)
CN (1) CN100517684C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415657B2 (en) * 2010-02-19 2013-04-09 Intermolecular, Inc. Enhanced work function layer supporting growth of rutile phase titanium oxide
US20110253545A1 (en) * 2010-04-19 2011-10-20 International Business Machines Corporation Method of direct electrodeposition on semiconductors
US8865502B2 (en) * 2010-06-10 2014-10-21 International Business Machines Corporation Solar cells with plated back side surface field and back side electrical contact and method of fabricating same
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US9735232B2 (en) * 2013-09-18 2017-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure having a trench with high aspect ratio
US9870995B2 (en) * 2015-06-18 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of copper layer structure with self anneal strain improvement
TWI711724B (zh) * 2018-11-30 2020-12-01 台灣積體電路製造股份有限公司 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
JP3694594B2 (ja) * 1998-09-03 2005-09-14 株式会社荏原製作所 微細孔および／または微細溝を有する基材の孔埋めめっき方法
US6123825A (en) 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
JP2001152398A (ja) * 1999-08-05 2001-06-05 Fujitsu Ltd 電気めっき方法、めっき液評価方法、めっき装置、半導体装置の製造方法
US7019399B2 (en) * 2001-01-22 2006-03-28 N.V. Bekaert S.A. Copper diffusion barriers made of diamond-like nanocomposits doped with metals
JP2003129285A (ja) 2001-10-25 2003-05-08 Seiko Epson Corp 銅めっき方法およびめっき製品
JP2003142426A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体集積回路装置の製造方法
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
JP2003257979A (ja) * 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
JP2003328180A (ja) 2002-05-17 2003-11-19 Denso Corp 有底孔のめっき充填方法
JP3949652B2 (ja) * 2003-02-17 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
JP4307408B2 (ja) 2005-05-18 2009-08-05 株式会社荏原製作所 微細孔および／または微細溝を有する基材の孔埋めめっき方法

Also Published As

Publication number Publication date
CN101038904A (zh) 2007-09-19
US20070190341A1 (en) 2007-08-16
JP4676350B2 (ja) 2011-04-27
US7800229B2 (en) 2010-09-21
JP2007220744A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
US20220130714A1 (en) Interconnect structures and methods for forming same
US6518184B1 (en) Enhancement of an interconnect
CN100517684C (zh) 半导体器件及其制造方法
US6812126B1 (en) Method for fabricating a semiconductor chip interconnect
US7189650B2 (en) Method and apparatus for copper film quality enhancement with two-step deposition
US7495338B2 (en) Metal capped copper interconnect
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
CN101188210A (zh) 半导体结构的形成方法
US20050227479A1 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6566248B1 (en) Graphoepitaxial conductor cores in integrated circuit interconnects
US7074709B2 (en) Localized doping and/or alloying of metallization for increased interconnect performance
US7087524B2 (en) Method of forming copper wiring in semiconductor device
US8039395B2 (en) Technique for forming embedded metal lines having increased resistance against stress-induced material transport
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
US6784104B2 (en) Method for improved cu electroplating in integrated circuit fabrication
CN101074485B (zh) 电子部件制造方法
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US6855648B2 (en) Method of reducing stress migration in integrated circuits
CN115036270B (zh) 铜互连结构的制作方法
US6518185B1 (en) Integration scheme for non-feature-size dependent cu-alloy introduction
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20040006116A (ko) 구리 배선의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20190214

CF01 Termination of patent right due to non-payment of annual fee