CN100502220C - 一种用于芯片降压变换器的通电系统 - Google Patents

一种用于芯片降压变换器的通电系统 Download PDF

Info

Publication number
CN100502220C
CN100502220C CNB038211246A CN03821124A CN100502220C CN 100502220 C CN100502220 C CN 100502220C CN B038211246 A CNB038211246 A CN B038211246A CN 03821124 A CN03821124 A CN 03821124A CN 100502220 C CN100502220 C CN 100502220C
Authority
CN
China
Prior art keywords
vcc
voltage
signal
low
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038211246A
Other languages
English (en)
Other versions
CN1708893A (zh
Inventor
S·西韦罗
R·里瓦雷焦里
L·贝达里达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1708893A publication Critical patent/CN1708893A/zh
Application granted granted Critical
Publication of CN100502220C publication Critical patent/CN100502220C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

用于芯片降压变换器(79)的通电管理系统(80)监控外部(Vcc_EXT)和内部(Vcc_INT)的电压电源，当两个电源已经达到芯片电路正常工作的最小电平时，该系统作出独立的决定(81，82)。该通电管理系统(80)提供输出信号：该信号在通电初始时刻控制内部电源节点的放电信号(DISCH_Vcc)；强制执行该降压变换器的激活模式(POW_ON＝high)，并且在通电完成时(POW_ON＝low)撤销快速局部参考电压。

Description

一种用于芯片降压变换器的通电系统
技术领域
本发明涉及用于集成电路的电源的技术领域，尤其涉及对于芯片降压变换器的通电管理。
背景技术
芯片降压变换器广泛应用于集成电路中，例如存储装置。
图1显示了现有的降压变换器，在该变换器中微分放大器14驱动p沟道MOS晶体管16的栅极15，其源极17连接到外部电源Vcc_EXT 11上，且其漏极18连接到内部电源Vcc_INT的节点9上。通过与标准信号发生器电路12连接，该放大器的第一输入13为内部参考电压Vref；通过将该放大器的第二输入8连接到Vcc_INT的节点9上使控制回路闭合。当负载电路19的电流消耗增加时，Vcc_INT减小；最终Vcc_INT降低到Vref之下且该放大器通过降低P_GATE来作出响应，这增加了晶体管16的p沟道的导电性，导致流向Vcc_INT节点9的电流的增加。对于一些应用例如闪存来说，在闪存中电流消耗具有快速的瞬变过程和高峰电流，图1的电路具有不充分的高频响应，在某种程度上Vcc_INT的大幅下降发生在快速的电流瞬变过程开始的时候；不充分的高频响应在很大程度上是由Vcc_INT节点9的常数RC所导致的。图2显示了一种用来克服该缺陷的改进电路。
图2中的现有降压变换器基本上包括：电源装置，晶体管31，在Vcc_INT节点32上提供电流；具有刻度W/L的复制装置，晶体管26；和具有闭合于该复制装置的反馈回路的微分放大器23，用来调节G_FEF以便将Vcc_REF保持在一个期望的电压范围之内。该电路的电源装置是具有非常低的阈值电压的源极跟随器n沟道MOS晶体管31。该晶体管31具有非常大的W/L，确保其在弱反转区的工作；这允许小的Vgs变化，甚至具有负载电路所需要的电流的大范围(几微安到几百毫安)。具有较小的W/L的复制晶体管26耦连到该电源装置上。该晶体管的栅极由G_REF驱动，且连接到该放大器输出24上。该放大器的第一输入22是Vref。通过将该放大器的第二输入25连接到分压器28上使得控制回路闭合于该复制装置上。这样，具有反馈回路的放大器23可以工作来保持Vcc_REF节点27在允许的电压范围内。将该电源装置31和Vcc_INT节点32从该反馈回路中省去可以改善该放大器23的稳定性、带宽和增益控制，尤其考虑到Vcc_INT节点32的RC常数不易控制。为了保持Vcc_REF和Vcc_INT在它们允许的工作范围内，足够的偏流必须流入该参考电路，Ibias_ref29，和稳压电源电路，Ibias_reg35，中。晶体管33，其由栅极34上的Vbias所控制，在需要时可以用来增加Ibias_reg 35。该电源装置和该复制装置之间良好的匹配是本电路设计的关键所在。图3显示了用来克服这个缺陷的一种改进电路。
该降压变换器具有两种用于操作存储装置的模式：待机模式，在该模式下当从10μA以上的装置中提供具有电流消耗的Vcc_INT的时候来自外部电源的能量消耗必须非常低；和激活模式，在该模式下当保持Vcc_IN在允许的电压范围1.6V到2V内的时候该降压变换器必须从200mA以上的装置中提供具有电流消耗的Vcc_INT。
图3中的现有的降压变换器包括三个部分：复制电路41，处于常开启状态且产生控制信号OUT_AMP；待机部分42；和激活部分43。与图2的设计中单个晶体管相比，每个部分具有两个n沟道晶体管(47&48，58&59，和61&62)。这种构造具有如下优点：减少op_amp 44的整体输出电容；对晶体管从待机模式到激活模式的较好控制；和在Vcc_INT节点36，38和控制回路之间的好的退耦。参考电流Ibias_ref 29必须很低以便在待机模式期间使电流消耗最小化。当激活模式开始时，参考电流支路加倍(正如为了Ibias_ref29所示)，这样允许该降压变换器快速偏压；这可以通过使用信号Vbias控制晶体管53而获得。Vbias也用来控制晶体管55和57中的电流，允许激活和待机部分的快速偏压(偏压电流：Ibias_act66和Ibias_sby 55)。由于在内部电源节点36和38上用于给定装置负载电流Iload的压降依靠log(Iload/Ibias)，必须确保用于Vcc_INT的最小值Ibias保持在允许的范围内。
尤其考虑到用于该降压变压器的通电状态。所期望的是，监控外部和内部电源来确保仅仅当外部通电发生时内部通电开始。而且也期望在通电状态强制执行该降压变换器的激活模式。而且，期望在通电开始时释放该降压变换器的内部电源节点，以便确保通电总是从同一初始状态开始。而且，期望在通电期间在最早的时候提供用于该降压变换器工作的参考电压。
本发明的目的是提供一种芯片通电管理系统，用来控制降压变换器的这些各种通电功能。
发明内容
本发明所要解决的技术问题在于，提出一种用于芯片降压变换器的通电系统。该用于芯片降压变换器的通电系统中，该降压变换器在内部电源节点上提供稳压内部电源Vcc_INT，且需要外部电源Vcc_EXT、参考电压输入Vref和偏流控制电压Vbias，该通电系统包括
局部参考电压发生器；
带隙参考电压发生器，其产生带隙参考电压；和
由逻辑信号BGAP_OK激活的开关，所述开关包括连接到所述局部参考电压发生器的输入和连接所述带隙参考电压发生器上的输入以及连接到该降压变换器上的输出，由此仅仅所述局部参考电压发生器一直连接到该降压变换器上直到所述带隙参考电压达到它的校正电平，如所述逻辑信号BGAP_OK所示，在所述带隙参考电压达到它的校正电平之后仅仅所述带隙参考电压发生器连接到该降压变换器上。
上述目的已由用于芯片降压变换器的通电管理系统实现，该管理系统监控外部和内部的电压电源，当两个电源已经达到芯片电路正常工作的最小电平时，作出独立的决定。该通电管理系统提供输出信号：该信号在通电初始时刻控制内部电源节点的放电；强制执行降压变换器的激活模式；且在通电完成时撤销快速局部电压参考信号。该系统包括信号电平检测器和用于延迟输入信号下降沿的装置。
附图说明
图1是现有降压变换器的高电平电路图。
图2是现有降压变换器的原理电路图。
图3是现有降压变换器的详细电路图。
图4是本发明降压变换器和通电管理系统的方框图。
图5是根据本发明的参考电压发生器的原理电路图。
图6是根据本发明的电流发生器的原理电路图。
图7是本发明的内部Vcc节点放电器的原理电路图。
图8是代表本发明通电管理系统的工作的信号波形图。
具体实施例
图4显示了本发明的内部降压变换器系统70和通电管理系统80的方框图，包括输入信号和输出信号。降压变换器79从外部电源Vcc_EXT中产生稳压内部电源Vcc_INT；该降压变换器79的输出连接到Vcc_INT的节点75。该降压变换器79需要由Vref发生器73所提供的参考电压Vref。该降压变换器79也需要由电流发生器77所提供的偏流参考电压Vbias。图3显示了根据本发明的一个降压变换器的例子。该电流发生器77需要参考电压Vref的输入。该Vref发生器73能够产生它自己的局部参考电压，或者能够使用温度独立的带隙参考电压BGAP来作为输入。当信号BGAP为近似1.23V的校正值时，该Vref发生器73所提供的作为输入的逻辑信号BGAP_OK指示。
该通电管理系统80、Vref发生器73和电流发生器77的一些部件(辅助电流支路)所有都被用于该降压变换器工作的通电状态；可以把它们一起看作降压变换器的通电系统。
图5显示了适合用作图4中的局部Vref发生器73的快速参考电压发生器的一个例子。启动电路102和温度补偿电路103连接到自动偏流发生器104，其包括p沟道晶体管105和106以及n沟道晶体管107和108。自动偏流发生器104控制晶体管109的电流，其由包含p沟道晶体管111和112的镜像电路镜像成包括二极管114和115的二极管链113。在节点116处产生“等效Vref”或者局部参考电压；温度独立的带隙参考电压BGAP连接到节点117。开关118和119由逻辑信号BGAP_OK来控制；当BGAP为修正值时，信号BGAP_OK是高电压，否则就是低电压。开关118和119这样工作来使得在节点121处Vref由缓冲Vref来提供直到BGAP已经获得其修正值，信号BGAP_OK变高且改变了开关118和119的位置使得节点121处的Vref由BGAP提供。而且一些电路(未示出)可以并入图5的参考电压发生器中，例如关断电路和其它可选择的电路。该电路的一个例子是将用于局部Vref发生器73的外部电源Vcc_EXT切换到接地点的开关，这样当通电完成时关断局部Vref发生器；该开关由通电管理系统80产生的信号POW_ON激活。
图6显示了适于用作图4中的电流发生器77的一个电流发生器的例子。控制电流Icontro1 142由n沟道晶体管133和134产生，该晶体管由施加到它们栅极132的恒值电压信号Vref控制。该电流由包括p沟道晶体管135和136的镜像电路来镜像，且在参考节点137处提供参考电流Iref143，且在节点138处提供参考电压Vbias。当Vbias节点138的电容高且正常参考电流143低的时候，Vbias节点138的充电时间可能会太长(例如，几十μs)；这能够通过在Vbias节点138初始充电期间增加用于镜像电路的控制电流142来克服(将充电时间减少到几μs)。控制电流142的增加由晶体管141来提供；晶体管133的W/L比晶体管133的W/L大的多，这使得当激活晶体管141时可以允许较高的控制电流142。晶体管141是通过将“启动辅助支路”信号施加给其栅极139来控制的；该“启动辅助支路”信号可以是由通电管理系统80产生的输出信号Vcc_RISING。晶体管133和141构成了辅助电流支路，使用在通电期间启动，用来提供Vbias节点138的快速充电。而且一些电路(未示出)可以并入图6的电流发生器中，例如关断、误差校正和其它可选择的电路。
图7显示了稳压内部电源Vcc_INT节点的放电器。Vcc_INT节点151由高电压n沟道晶体管154放电，且由施加给其栅极153的信号DISCH_Vec控制。保护电阻152，特别是几欧姆的保护电阻连接在晶体管漏极155和Vcc_INT节点151之间。Vcc_INT节点的放电器在通电开始时对该降压变换器的内部电源节点进行放电，以便确保通电总是从同一初始状态开始。
图8显示了在图4的通电管理系统80中所确定的所有信号的波形。为了清楚起见，电压相对于时间轴以曲线表示，信号沿纵轴间隔开。注意，所有信号在T0时刻V＝0时开始。Vcc_EXT是外部电源电压，在此例中当其为高电压时是3.3V。为了显示通电管理系统的工作情况，Vcc_EXT显示出从低电压0V到高电压3.3V斜线上升，经过短暂的时间斜线下降到低电压0V然后再次斜线上升到高电压3.3V。Vcc_IN是稳压内部电压，在此例中，高电压为1.8V。
参考图4，第一电平检测器81连接到节点75且检测信号Vcc_INT的电压电平。该电平检测器81产生中间信号Vcc_LOW_NC(参见图8)，其一直依赖于Vcc_INT直到最小电压达到由Vcc_IN供电的电路的正常工作电压(在此例中为1V)；当Vcc_INT是比该最小值大的电压时候，Vcc_LOW_NC为低电压。
如图4所示，第二电平检测器82检测信号Vcc_EXT、Vcc_LOW_NC和INT_RAMP_N的电压电平。该电平检测器82产生外部低电压中间信号Vcc_EXT_LOW(参见图8)，其一直依赖于Vcc_EXT直到最小电压达到需要Vcc_EXT电源的芯片电路的正常工作电压(在此例中为2V)；当Vcc_EXT是比该最小值大的电压的时候，Vcc_EXT_LOW为低电压。该电平检测器82的输出信号为Vcc_RISING(参见图8)，当Vcc_RISING为高电压时它一直维持高电压直到Vcc_LOW_NC变低，除此之外它依赖于INT_RAMP_N，然后它也变低；当Vcc_RISING为低电压时它显示出Vcc_INT和Vcc_EXT都达到它们相关的芯片电路的正常工作电压，即使通电仍然继续。当Vcc_RISING是低电压时它关断电流发生器中的辅助电流支路(参见图6)。来自电平检测器82的再一个输出信号是Vcc_LOW(参见图8)，其是由Vcc_RISING遮蔽的Vcc_LOW_NC。甚至当Vcc_INT具有低频干扰，如图8中所示的T1处，Vcc_LOW也保持低电压；仅仅当Vcc_EXT变低时Vcc_LOW变高。输出信号Vcc_LOW用于该降压变换器所集成的装置的输入，而且该信号指示了当该信号为高电压时通电继续。
参考图4，“延迟下降沿”装置83(下文称为延迟装置)具有作为输入的外部低电压中间信号Vcc_EXT_LOW并且产生输出信号DISCH_Vcc(参见图8)，该输出信号在下降沿延迟，在本例中延迟了1μs，除此之外其依赖于Vcc_EXT_LOW；当DISCH_Vcc为高电压时，启动Vcc_INT节点的放电，使得将驱动器和预驱动器的栅极和该降压变换器中放大器接地。如图4所示，第二“延迟下降沿“装置85(下文称为延迟装置)连接到DISCH_Vcc节点84。该装置85产生中间信号INT_RAMP_N(参见图8)，该信号在下降沿再次延迟，在此例中延迟了1μs的小部分，除此之外其依赖于DISCH_Vcc；当INT_RAMP_N变低时，它显示出了Vcc_INT斜线上升。参看图4，通电发生器86具有作为输入的逻辑信号AWAKE(参见图8)；该输入信号由该降压变换器所插入的装置产生，且当高电压时它显示出内部通电完成。通电发生器86具有作为再一个输入的中间信号INT_RAMP_N，且产生输出信号POW_ON(参见图8)，当POW_ON为高电压时，它保持高电压直到AWAKE变为高电压，然后它变低，除此之外该输出信号依赖INT_RAMP_N。信号POW_ON具有以下用途：当高电压时它显示出通电继续；当高电压时，它强制执行该降压变换器的激活模式；且当低电压时它关断局部Vref发生器(参见图5)。本发明应用于在0.18μm技术闪存装置内的3V至1.8V的降压变换器中。对于本领域技术人员可以理解本发明可以应用于各种存储装置和需要芯片降压变换器的其它集成电路中。

Claims (14)

1、一种用于芯片降压变换器的通电系统，该降压变换器在内部电源节点上提供稳压内部电源(Vcc_INT)，且需要外部电源(Vcc_EXT)、参考电压输入(Vref)和偏流控制电压(Vbias)，该通电系统包括
局部参考电压发生器；
带隙参考电压发生器，其产生带隙参考电压；和
由逻辑信号(BGAP_OK)激活的开关，所述开关包括连接到所述局部参考电压发生器的输入和连接到所述带隙参考电压发生器上的输入以及连接到该降压变换器上的输出，由此仅仅所述局部参考电压发生器一直连接到该降压变换器上直到所述带隙参考电压达到它的校正电平，如所述逻辑信号(BGAP_OK)所示，在所述带隙参考电压达到它的校正电平之后仅仅所述带隙参考电压发生器连接到该降压变换器上。
2、如权利要求1所述的通电系统，还包括：
用于产生通电信号(POW_ON)的通电管理系统，当通电完成时，所述通电信号(POW_ON)使所述局部参考电压发生器无效。
3、如权利要求1所述的通电系统，还包括：
电流发生器，包括辅助电流支路，所述电流发生器用于产生所述偏流控制电压(Vbias)；和
产生升压信号(Vcc_RISING)的通电管理系统，用于当外部和内部电源电压均达到芯片电路正常工作的最小电平的时候关断所述辅助电流支路。
4、如权利要求3所述的通电系统，其中所述辅助电流支路包括由所述升压信号(Vcc_RISING)控制的晶体管。
5、如权利要求1所述的通电系统，还包括：
放电电路，连接到所述内部电源节点上；和
通电管理系统，用于产生放电电压信号(DISCH_Vcc)来控制通电期间所述内部电源节点的放电。
6、如权利要求5所述的通电系统，其中所述放电电路包括高压n沟道MOS晶体管，其漏极连接到所述内部电源节点，并且该晶体管由所述放电电压信号(DISCH_Vcc)控制。
7、如权利要求6所述的通电系统，还包括连接在所述晶体管和所述内部电源节点之间的电阻。
8、如权利要求1所述的通电系统，还包括：
电平检测器，连接到外部电源上，用于检测外部电源(Vcc_EXT)的电压电平，并且产生外部低电压中间信号(Vcc_EXT_LOW)；和
第一延迟装置，连接到所述电平检测器上，用于延迟所述外部低电压中间信号(Vcc_EXT_LOW)的下降沿，这样产生输出放电电压信号(DISCH_Vcc)，所述放电电压信号(DISCH_Vcc)在通电期间控制所述内部电源节点的放电。
9、如权利要求8所述的通电系统，还包括：
第二延迟装置，连接到第一延迟装置上，用于延迟所述放电电压信号(DISCH_Vcc)的下降沿，这样产生中间信号(INT_RAMP_N)；和
通电发生器，连接到所述第二延迟装置，并且包括用于接收唤醒逻辑信号(AWAKE)的逻辑信号输入，所述通电发生器产生输出通电信号(POW_ON)，所述通电信号(POW_ON)指示何时通电开始。
10、如权利要求9所述的通电系统，其中当通电完成时所述通电信号(POW_ON)用来使局部参考电压发生器无效。
11、如权利要求1所述的通电系统，还包括：
第一电平检测器，连接到所述内部电源节点，用于检测所述内部电源(Vcc_INT)的电压电平，且产生低电压中间信号(Vcc_LOW_NC)；
第二电平检测器，连接到所述外部电源，用于检测所述外部电源(Vcc_EXT)的电压电平，且产生外部低电压中间信号(Vcc_EXT_LOW)；
第一延迟装置，连接到所述第二电平检测器上，用于延迟外部低电压中间信号(Vcc_EXT_LOW)的下降沿，这样产生输出放电电压信号(DISCH_Vcc)，所述放电电压信号(DISCH_Vcc)在通电期间控制所述内部电源节点的放电；和
第二延迟装置，连接到第一延迟装置上，用于延迟所述放电电压信号(DISCH_Vcc)的下降沿，这样产生中间信号(INT_RAMP_N)；
其中所述第二电平检测器还连接到所述第一电平检测器和所述第二延迟装置上，用于检测所述中间信号(INT_RAMP_N)和低电压中间信号(Vcc_LOW_NC)，所述第二电平检测器产生第二输出升压信号(Vcc_RISING)，当内部电源(Vcc_INT)电压和外部电源(Vcc_Ext)电压达到芯片电路正常工作的最小电平时，所述第二输出升压信号(Vcc_RISING)关断电流发生器的辅助电流支路，所述电流发生器包括辅助电流支路且产生所述偏流控制电压(Vbias)。
12、如权利要求11所述的通电系统，其中所述第二电平检测器产生第三输出低电压信号(Vcc_LOW)，所述低电压信号(Vcc_LOW)指示何时内部电源电压已经达到由内部电源(Vcc_INT)所供电的芯片电路正常工作的最小电平。
13、如权利要求12所述的通电系统，其中所述低电压信号(Vcc_LOW)不会被所述内部电源电压的低频干扰改变。
14、如权利要求11所述的通电系统，还包括：
通电发生器，连接到所示第二延迟装置，且包括用于接收唤醒逻辑信号(AWAKE)的逻辑信号输入，所述通电发生器产生输出通电信号(POW_ON)，所述通电信号(POW_ON)指示何时通电开始，当通电完成时所述通电信号(POW_ON)用来使局部参考电压发生器无效。
CNB038211246A 2002-09-06 2003-08-04 一种用于芯片降压变换器的通电系统 Expired - Fee Related CN100502220C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITMI2002A001901 2002-09-06
IT001901A ITMI20021901A1 (it) 2002-09-06 2002-09-06 Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione

Publications (2)

Publication Number Publication Date
CN1708893A CN1708893A (zh) 2005-12-14
CN100502220C true CN100502220C (zh) 2009-06-17

Family

ID=31972206

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038211246A Expired - Fee Related CN100502220C (zh) 2002-09-06 2003-08-04 一种用于芯片降压变换器的通电系统

Country Status (10)

Country Link
US (1) US6828834B2 (zh)
EP (1) EP1537598A4 (zh)
JP (1) JP2006512632A (zh)
CN (1) CN100502220C (zh)
AU (1) AU2003257151A1 (zh)
CA (1) CA2497559A1 (zh)
IT (1) ITMI20021901A1 (zh)
NO (1) NO20051712L (zh)
TW (1) TWI281784B (zh)
WO (1) WO2004023520A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834343B1 (fr) * 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
US7554312B2 (en) * 2003-06-30 2009-06-30 Intel Corporation DC-to-DC voltage converter
US7170308B1 (en) * 2003-07-28 2007-01-30 Altera Corporation On-chip voltage regulator using feedback on process/product parameters
US7148742B2 (en) * 2004-07-07 2006-12-12 Micron Technology, Inc. Power supply voltage detection circuitry and methods for use of the same
JP4970759B2 (ja) 2004-09-20 2012-07-11 三星電子株式会社 電流消耗が減少した内部電源電圧発生器
KR101056737B1 (ko) 2004-09-20 2011-08-16 삼성전자주식회사 내부 전원 전압을 발생하는 장치
US7372316B2 (en) * 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
KR100629619B1 (ko) * 2005-08-23 2006-10-02 삼성전자주식회사 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로
US7283010B2 (en) * 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
US7456678B2 (en) * 2006-10-10 2008-11-25 Atmel Corporation Apparatus and method for providing a temperature compensated reference current
US7882405B2 (en) * 2007-02-16 2011-02-01 Atmel Corporation Embedded architecture with serial interface for testing flash memories
US7639052B2 (en) 2007-04-06 2009-12-29 Altera Corporation Power-on-reset circuitry
DE102007041155B4 (de) * 2007-08-30 2012-06-14 Texas Instruments Deutschland Gmbh LDO mit großem Dynamikbereich des Laststroms und geringer Leistungsaufnahme
US7961481B2 (en) * 2007-11-20 2011-06-14 Leadtrend Technology Corp. Pulse width modulation control circuit applied to charge output capacitor
US7944271B2 (en) * 2009-02-10 2011-05-17 Standard Microsystems Corporation Temperature and supply independent CMOS current source
KR20120103001A (ko) * 2011-03-09 2012-09-19 삼성전자주식회사 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
US8584959B2 (en) * 2011-06-10 2013-11-19 Cypress Semiconductor Corp. Power-on sequencing for an RFID tag
US9733662B2 (en) * 2011-07-27 2017-08-15 Nxp B.V. Fast start up, ultra-low power bias generator for fast wake up oscillators
US10126773B2 (en) 2014-04-24 2018-11-13 Infineon Technologies Ag Circuit and method for providing a secondary reference voltage from an initial reference voltage
KR20170025537A (ko) * 2015-08-28 2017-03-08 삼성전자주식회사 전자 장치의 강제 방전 회로
JP2019075760A (ja) * 2017-10-19 2019-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6933620B2 (ja) 2018-09-14 2021-09-08 株式会社東芝 電源回路
TWI720864B (zh) * 2020-04-06 2021-03-01 新唐科技股份有限公司 多電壓晶片
CN113568460B (zh) * 2020-04-29 2022-11-18 无锡华润上华科技有限公司 偏置电流产生电路及闪存
CN114460991A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整装置及其模式切换检测电路
JP7048794B1 (ja) * 2021-05-06 2022-04-05 ウィンボンド エレクトロニクス コーポレーション 半導体装置および動作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697412B2 (ja) * 1991-10-25 1998-01-14 日本電気株式会社 ダイナミックｒａｍ
US5424986A (en) 1991-12-19 1995-06-13 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset control of disabled rows
US5430882A (en) 1992-07-14 1995-07-04 Halliburton Company Apparatus and method for protecting data stored in memory
FR2699755B1 (fr) 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US5530398A (en) * 1994-04-11 1996-06-25 Rockwell International Corporation Accurate reference generation technique valid during system power-up transients
JP3705842B2 (ja) 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
EP0805452B1 (en) 1996-04-29 2003-09-24 STMicroelectronics S.r.l. Circuit for read-enabling a memory device synchronously with the reaching of the minimum functionality conditions of the memory cells and reading circuits, particularly for non-volatile memories
JP2000011649A (ja) 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
US6114843A (en) * 1998-08-18 2000-09-05 Xilinx, Inc. Voltage down converter for multiple voltage levels
JP3561158B2 (ja) 1998-09-21 2004-09-02 松下電器産業株式会社 内部降圧電源回路
JP4075164B2 (ja) * 1998-11-16 2008-04-16 松下電器産業株式会社 チャージポンプ
US6259286B1 (en) 1999-10-15 2001-07-10 Triscend Corporation Method and apparatus for a power-on-reset system
JP3993354B2 (ja) * 2000-01-26 2007-10-17 株式会社東芝 電圧発生回路
JP2001210076A (ja) * 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
US6621675B2 (en) * 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
US6472857B1 (en) * 2001-04-27 2002-10-29 Semiconductor Components Industries Llc Very low quiescent current regulator and method of using

Also Published As

Publication number Publication date
CN1708893A (zh) 2005-12-14
WO2004023520A3 (en) 2004-04-22
EP1537598A2 (en) 2005-06-08
ITMI20021901A1 (it) 2004-03-07
EP1537598A4 (en) 2009-08-19
JP2006512632A (ja) 2006-04-13
US20040046538A1 (en) 2004-03-11
CA2497559A1 (en) 2004-03-18
WO2004023520A2 (en) 2004-03-18
AU2003257151A1 (en) 2004-03-29
AU2003257151A8 (en) 2004-03-29
US6828834B2 (en) 2004-12-07
NO20051712L (no) 2005-06-01
WO2004023520A8 (en) 2005-07-14
TWI281784B (en) 2007-05-21
TW200409459A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
CN100502220C (zh) 一种用于芯片降压变换器的通电系统
US7528590B2 (en) DC/DC boost converter with pulse skipping circuitry
US7873854B2 (en) System for monitoring power supply voltage
US7768242B2 (en) DC/DC boost converter with resistorless current sensing
KR100383205B1 (ko) 차지 펌프 회로를 구비한 반도체 디바이스
US7622963B2 (en) General purpose comparator with multiplexer inputs
US20090089599A1 (en) Power supply system for low power mcu
US20070120544A1 (en) Single-pin tracking/soft-start function with timer control
US10444780B1 (en) Regulation/bypass automation for LDO with multiple supply voltages
US11644855B2 (en) Voltage regulator
US20020158612A1 (en) Very low quiescent current regulator and method of using
US6232830B1 (en) Circuit for the regulation of an output voltage of a charge pump device
US5650741A (en) Power line connection circuit and power line switch IC for the same
JP3478596B2 (ja) 電源接続回路及び電源線用スイッチｉｃ
US6545530B1 (en) Circuit and method for reducing quiescent current in a voltage reference circuit
US6919758B1 (en) Controller for FET pass device
CN111277042A (zh) 芯片和双电源供电电路
US6037760A (en) Method and circuit for controlling the charge of a bootstrap capacitor in a switching step-down regulator
US5805435A (en) Voltage booster for memory devices
US6785183B2 (en) System for controlling the stand-by to active and active to stand-by transitions of a VCC regulator for a flash memory device
US20240275282A1 (en) Circuit and method for start-up of reference circuits in devices with a plurality of supply voltages
Nebel et al. A very low drop voltage regulator using an NMOS output transistor
CN114337280B (zh) 一种boost电路和flash芯片供电系统
CN100435238C (zh) 用于控制降压转换器的模式变化的系统和方法
KR20050060069A (ko) 전압 다운-컨버터용 파워-온 관리

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20130804