CN100495656C - 形成在氧化硅上的纳米点及其制造方法 - Google Patents
形成在氧化硅上的纳米点及其制造方法 Download PDFInfo
- Publication number
- CN100495656C CN100495656C CNB2005100833641A CN200510083364A CN100495656C CN 100495656 C CN100495656 C CN 100495656C CN B2005100833641 A CNB2005100833641 A CN B2005100833641A CN 200510083364 A CN200510083364 A CN 200510083364A CN 100495656 C CN100495656 C CN 100495656C
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- nano dot
- silicon oxide
- silicon substrate
- metallic nanodots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000002096 quantum dot Substances 0.000 claims description 93
- 239000010410 layer Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 45
- 238000005516 engineering process Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000003287 optical effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
- Y10S977/775—Nanosized powder or flake, e.g. nanosized catalyst
- Y10S977/777—Metallic powder or flake
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Biophysics (AREA)
- Computer Hardware Design (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Abstract
提供了形成在氧化硅上的纳米点及其制造方法。所述纳米点包括：硅衬底；形成在所述硅衬底上的氧化硅层；均匀排列在所述氧化硅层上的多个纳米点；以及在对应于所述第一纳米点的区域中形成在所述第一纳米点之下的金属纳米点，其中所述金属纳米点形成在所述硅衬底和所述氧化硅层之间，或者形成在所述氧化硅层上。包括所述纳米点的光学器件或半导体器件的阈值电流减小并且保持特性得到改善。
Description
技术领域
本发明涉及形成在氧化硅上的纳米点(nanodot)及其制造方法，更具体而言，涉及这样的纳米点，其位置能够被控制从而使该纳米点规则地排列在氧化硅上。
背景技术
纳米点用于光学器件中，比如发光二极管(LED)、激光二极管(LD)和光探测器以及单电子晶体管等。纳米点减小了器件的阈值电流，改善了保持特性并增大了光增益。
例如，当遍及快闪存储器件的浮置栅而分布多个纳米点时，存储信息所需的电流小于在使用没有纳米点的常规快闪存储器件的时候，并且功耗减小。当将直径小于约10nm的纳米点用于浮置栅时，在室温下发生库仑阻塞(Coulomb blockage)，阈值电压偏移被量子化并且能够存储多位信息。因此，纳米点技术被认为是未来一代技术。
因为通过在样品上执行离子注入或者通过调整简单的工艺条件(淀积温度和压力)来形成常规的纳米位，所以难以获得具有均匀的尺寸并且均匀分布的纳米点。
为了熟练地使用纳米点，应该开发其中控制纳米点的尺寸并且将纳米点规则排列的纳米点的制造方法。图1A和1B表示了在施加局部应力的点使用高原子核产生密度在硅(Si)上形成Ge纳米点的常规方法(J.Tersoff etal，Physical Review Letters Vol.76，No.10，p.1675，1996)。参照图1A，在硅衬底11a上形成第一Ge纳米点12a。第一Ge纳米点12a的尺寸和排列是非均匀的。参照图1B，为了避免尺寸的非均匀性，在第一Ge纳米点12a上涂敷硅11b。通过淀积硅11b来平坦化硅11b的表面，然而，通过形成在所淀积的硅11b之下的第一Ge纳米点12a，所淀积的硅11b的表面应力受到调整。当在硅11b上形成第二Ge纳米点12b时，第一Ge纳米点12a会影响第二Ge纳米点12b的位置。例如，形成在硅11b上的第二Ge纳米点12b初始形成在表面应力最小的区域上，第二Ge纳米点12b对应于形成有彼此相邻的两个Ge纳米点12a的区域。也就是说，在两个Ge纳米点12a之间的硅11b上形成第二Ge纳米点12b。
当使用以上原理重复形成硅11b和第二Ge纳米点12b时，如图1B所示，能够形成具有均匀的尺寸和分布的Ge纳米点12b。
除图1A和1B所示的方法之外，还存在一实例，其使用位错网络(dislocation network)(H.Brune et al.Nature vol.394，p.451 July，1998)作为形成具有均匀尺寸和分布的纳米点的方法。更具体而言，首先，在衬底上形成具有规则分布的位错网络。然后，如果在衬底上淀积材料，则材料的原子移动到预定位置并结晶从而形成具有规则分布的纳米点阵列。为了使用以上方法形成位错网络，应该执行预处理从而在形成纳米点之前将相干应变施加到所述衬底。
此外，当使用与上述利用位错网络的方法类似的方法在硅衬底上形成由诸如Ga、In、Ti或Al等的金属构成的原子层时，适当调整原子层的淀积温度和热处理温度从而形成具有规则排列的金属纳米点。这是因为在硅的表面上根据在堆垛层错的势能差而排列的原子易于移动到硅的能量稳定位置并结晶，并且形成具有规则排列的金属纳米点。在形成具有规则排列的纳米点的上述方法中，在其上已进行预处理的衬底上形成纳米点以提供规则性。然而，在实际的半导体器件中，纳米点将被形成在没有规则性的层、如氧化硅层(SiO2)的表面上。
还没有任何已知的技术用于在氧化硅层上以均匀阵列形成具有等于或小于10nm的均匀尺寸的纳米点。也就是说，在氧化硅层上形成纳米点的常规方法包括调整氧化硅层的内部应力从而改善初始原子核产生密度的方法，以及调整表面硅醇基团(Si-OH)的密度的方法。在这样的方法中，能够制造具有高密度的纳米点。然而，由于难于调整纳米点的尺寸并控制其位置，所以所述方法不能被容易地应用于实际的半导体器件。
发明内容
本发明提供了在氧化硅层上具有均匀尺寸和排列的纳米点从而使其被容易地应用于半导体器件，还提供了该纳米点的制造方法。
根据本发明的一个方面，提供了形成在氧化硅上的纳米点，所述纳米点包括：硅衬底；形成在所述硅衬底上的氧化硅层；以及均匀排列在所述氧化硅层上的多个第一纳米点。
所述第一纳米点可以由硅或金属材料形成。
所述金属材料可以至少包括从Al、Ti、In和Ga构成的组中选取的金属。所述纳米点可以进一步包括在对应于所述第一纳米点的区域中形成在所述硅衬底和所述氧化硅层之间的金属纳米点。
根据本发明的另一方面，提供了一种在氧化硅上的纳米点的制造方法，所述方法包括：在硅衬底上形成均匀排列的多个金属点；在所述硅衬底和所述金属点上形成氧化硅层；以及，在所述氧化硅层上对应于所述金属点的位置上形成均匀排列的纳米点。
形成多个金属点可以包括使用高温处理在具有(111)方向的硅衬底上将金属材料涂敷至小于单层(monolayer)的厚度。
形成氧化硅层可以包括利用化学气相淀积、使用SiH4和N2O的混合气体在所述硅衬底和所述金属点上形成氧化硅层。
形成纳米点可以包括在所述氧化硅层上涂敷硅或金属材料，并且在比所述金属点的周边区域具有更高表面应力的对应于所述金属点的位置上形成所述纳米点。
根据本发明的又一方面，提供了一种在氧化硅上的纳米点的制造方法，该方法包括：在硅衬底上形成均匀排列的多个金属点；使用氧化工艺氧化所述硅衬底从而在所述金属点之下形成氧化硅层；以及，在所述氧化硅层和所述金属点上涂敷硅从而形成均匀排列的纳米点。
可以使用氧等离子体工艺或热氧化工艺来执行对所述硅衬底的氧化以及形成氧化硅层。
所述方法可以进一步包括在形成所述氧化硅层之后执行氢等离子体工艺。
根据本发明，形成了包括硅衬底、氧化硅层和硅纳米点的纳米点，所述硅纳米点具有均匀的尺寸和排列。
附图说明
通过参照附图对其示例性实施例的详细描述，本发明的以上和其他方面将变得更加明了，附图中：
图1A和1B表示了在硅上形成Ge纳米点的常规方法；
图2A至2D说明了根据本发明一实施例的在氧化硅(SiO2)上的纳米点的制造方法；以及
图3A至3D说明了根据本发明另一实施例的在氧化硅(SiO2)上的纳米点的制造方法。
具体实施方式
现将参照附图描述根据本发明的纳米点及其形成方法。图2A至2D和图3A至3D说明了根据本发明实施例的纳米点的制造方法。参照图2A，首先，制备具有(111)晶体方向的硅衬底21。此处，在硅衬底21上形成不平坦部分22，其具有周期性波浪形图案。在图2A中，为清楚起见夸大了不平坦部分22。实际上，不平坦部分22具有非常细微的结构，即表面原子形貌的周期d的形状。接着，参照图2B，当在硅衬底21上将诸如Al、Ti、In、Ga等的金属材料淀积至非常小的厚度时，该材料的淀积度由于硅衬底21的表面形状而变化。也就是说，在不平坦部分22之间所淀积的材料的量大于在不平坦部分22上淀积的量。当涂敷金属材料时，淀积在具有(111)晶体方向的硅衬底21表面上的金属具有小于单金属原子的直径的厚度。结果，在硅衬底21的不平坦部分22之间形成了金属纳米点23。在图2B中，为清楚起见，夸大了所淀积的金属的量。
如上所述，能够获得其中金属纳米点23规则地排列在硅衬底21上的结构。本发明的目的是获得在氧化硅(SiO2)层上具有均匀的尺寸和排列的纳米点。这一目的基于如图2B所示在硅衬底21上形成金属纳米点23的结构而实现。可以使用两种方法来实现基于图2B所示的结构在氧化硅层上具有均匀的尺寸和排列的纳米点的制造方法。现将描述纳米点的第一种制造方法。
参照图2C，使用化学气相淀积(CVD)在其上形成有金属纳米点23的硅衬底21上形成氧化硅层24a。形成在金属纳米点23之上的氧化硅层24a的部分受到设置在氧化硅层24a之下的金属纳米点23的影响。这样，就存在应力集中部分25，其具有比金属纳米点23的周边部分更高的内部应力。这意味着应力集中在图1B所示的形成在Ge纳米点12b之上的硅层11b的部分中。如图2D所示，使用CVD在氧化硅层24a之上淀积硅等，由此形成纳米点26a。现将简要描述图2D所示的用于形成纳米点26a的原理。当在形成金属纳米点23之处形成氧化硅层24a时，形成了具有比其他部分更高的应力的应力集中部分25。如果将氧化硅层24a涂敷至足够小的厚度使得应力集中部分25影响氧化硅层24a的表面，则氧化硅层24a表面上的应力分布发生变化。
氧化硅层24a表面上的应力分布依赖于是否形成了设置在氧化硅层24a之下的金属纳米点23，并且该应力分布影响涂敷在氧化硅层24a上的材料的晶体生长。结果，如果在氧化硅层24a上涂敷诸如硅等的材料，则在应力集中部分25的周围出现晶体生长并形成了纳米点26a。如果用于形成氧化硅层24a等的材料的淀积速度是均匀的，则纳米点26a能够具有均匀的尺寸和排列。此处，形成在氧化硅层24a上的纳米点26a不限于硅，而可以由诸如Al、Ti、In或Ga的金属构成。
现将描述纳米点的第二种制造方法。
首先，参照图3A和3B，在硅衬底21上的其上形成有金属纳米点23的样品上执行等离子体氧化工艺或热氧化工艺。这样，设置在金属纳米点23之下的硅衬底21的表面区域被氧化，由此形成了氧化硅层24b。
接着，参照图3C，在氧化硅层24b和金属纳米点23上涂敷诸如硅等的材料。这里，应去除涂敷在氧化硅层24b的不平坦部分22上并且未形成在与金属纳米点23相邻的区域上的硅层26b。为此，在去除硅层26b之前，在氧化硅层24b上执行氢等离子体处理。如果执行氢等离子体处理，则硅层26b被涂敷在氧化硅层24b上，然后被加热至约800℃的温度，然后发生如方程式1所示的化学反应。
SiO2+Si→SiO+SiO (1)
如方程式1所示，其上已执行氢等离子体处理的氧化硅层24b与硅层26b反应并形成挥发性的SiO。该化学反应主要发生在氧化硅层24b的不平坦部分22的表面上。结果，参照图3D，淀积在不平坦部分22表面上的硅被完全去除。因此，保留了形成在氧化硅层24b上的金属纳米点23和形成在金属纳米点23上的硅层26b，从而能够获得在氧化硅层24b上具有均匀的尺寸和排列的纳米点(硅层)26b。此处，应注意的是，图3B示出了其中金属纳米点23形成在氧化硅层24b上的结构，但在这一状态下金属纳米点23的表面通过氧等离子体工艺或热氧化工艺被氧化使得半导体器件的溶解度降低。也就是说，存储电子的能力或俘获能力较低并且实用性降低。因此，还需要用硅等涂敷被氧化的金属纳米点23的表面并形成纳米点26b的工艺。
实例
首先，制备硅(111)衬底。在该硅衬底的表面上形成具有约2.7nm的周期的不平坦表面。在约575℃下在硅衬底上淀积由Al构成的0.35nm的单层。结果，Al纳米点规则地排列在硅衬底上。
接着，使用感应耦合等离子体CVD(ICPCVD)在硅衬底和Al纳米点上淀积约4nm厚的氧化硅层。在这种情况下，淀积温度约为400℃，将SiH4和N2O用作材料气体并彼此混合，将氦用作缓冲气体。
为了不在硅衬底上独立地形成氧化物层并为了氧化硅衬底的表面，如下执行氧等离子体工艺或热氧化工艺。在氧等离子工艺的情况下，使用电子回旋共振(ECR)等离子体来产生高密度等离子体。在这种情况下，微波输出是1000W，形成其中N2O气体和氦在约2mtorr的压力下被混合的等离子体并且在该等离子体上执行约5分钟的氧等离子体处理，从而形成了具有约5nm的厚度的氧化硅层。在热氧化工艺的情况下，硅衬底在被加热到约850℃的炉中被氧化并且在硅衬底的表面上形成氧化硅层。该氧化硅层形成在硅衬底之上或者在硅衬底的表面之下，然后，使用低压CVD(LPCVD)在氧化硅层上淀积硅。在这种情况下，淀积压力被调整到约30至100mtorr，SiH4被用作材料气体并且在约600℃下分解并淀积。在图3A至3C所示工艺的情况下，在于氧化硅层和金属纳米点上形成硅层之前，进一步执行附加的氢等离子体工艺。结果，形成了包括硅衬底、氧化硅层和硅纳米点的纳米点，所述硅纳米点具有均匀的尺寸和排列。
根据本发明，能够制造在氧化硅层上的具有均匀的尺寸和排列的纳米点。根据本发明制造的纳米点能够用于诸如发光二极管和激光二极管的各种半导体器件、诸如光探测器的光学器件以及存储器件，从而降低半导体器件的阈值电流并改善保持特性。
尽管已参照其示例性实施例具体表示并描述了本发明，但本领域技术人员将会理解的是，在不偏离由以下权利要求限定的本发明的精神和范围的前提下，可以对本发明进行形式和细节上的各种变化。
Claims (14)
1.一种形成在氧化硅上的纳米点，所述纳米点包括：
硅衬底；
形成在所述硅衬底上的氧化硅层；以及
均匀排列在所述氧化硅层上的多个第一纳米点；以及
在对应于所述第一纳米点的区域中形成在所述第一纳米点之下的金属纳米点，其中所述金属纳米点形成在所述硅衬底和所述氧化硅层之间。
2.如权利要求1所述的纳米点，其中所述第一纳米点由硅或金属材料形成。
3.如权利要求2所述的纳米点，其中所述金属材料至少包括从Al、Ti、In和Ga构成的组中选取的金属。
4.一种形成在氧化硅上的纳米点，所述纳米点包括：
硅衬底；
形成在所述硅衬底上的氧化硅层；以及
均匀排列在所述氧化硅层上的多个第一纳米点；以及
在对应于所述第一纳米点的区域中形成在所述第一纳米点之下的金属纳米点，其中所述金属纳米点形成在所述氧化硅层上。
5.一种在氧化硅上的纳米点的制造方法，该方法包括：
在硅衬底上形成均匀排列的多个金属纳米点；
在所述硅衬底和所述金属纳米点上形成氧化硅层；以及，
在所述氧化硅层上对应于所述金属纳米点的位置上形成均匀排列的纳米点。
6.如权利要求5所述的方法，其中所述金属至少包括从Al、Ti、In和Ga构成的组中选取的金属。
7.如权利要求5所述的方法，其中所述硅衬底具有(111)方向并且形成所述多个金属纳米点包括使用高温处理在所述硅衬底上将金属材料涂敷至小于所述金属材料原子单层的厚度。
8.如权利要求5所述的方法，其中形成所述氧化硅层包括利用化学气相淀积、使用SiH4和N2O的混合气体在所述硅衬底和所述金属纳米点上形成氧化硅层。
9.如权利要求5所述的方法，其中形成所述纳米点包括在所述氧化硅层上涂敷硅或金属材料，并且在比所述金属纳米点的周边区域具有更高表面应力的对应于所述金属纳米点的位置上形成所述纳米点。
10.一种在氧化硅上的纳米点的制造方法，该方法包括：
在硅衬底上形成均匀排列的多个金属纳米点；
使用氧化工艺氧化所述硅衬底从而在所述金属纳米点之下形成氧化硅层；以及，
在所述氧化硅层和所述金属纳米点上涂敷硅从而形成均匀排列的纳米点。
11.如权利要求10所述的方法，其中所述金属至少包括从Al、Ti、In和Ga构成的组中选取的金属。
12.如权利要求10所述的方法，其中所述硅衬底具有(111)方向并且形成所述多个金属纳米点包括使用高温处理在所述硅衬底上将金属材料涂敷至小于所述金属材料原子单层的厚度。
13.如权利要求10所述的方法，其中使用氧等离子体工艺或热氧化工艺来执行对所述硅衬底的氧化以及形成所述氧化硅层。
14.如权利要求10所述的方法，还包括在形成所述氧化硅层之后执行氢等离子体工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040055617A KR100668301B1 (ko) | 2004-07-16 | 2004-07-16 | 실리콘 산화물 상에 형성된 나노 도트 구조체 및 그 제조방법 |
| KR55617/04 | 2004-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1722382A CN1722382A (zh) | 2006-01-18 |
| CN100495656C true CN100495656C (zh) | 2009-06-03 |
Family
ID=35599990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100833641A Active CN100495656C (zh) | 2004-07-16 | 2005-07-12 | 形成在氧化硅上的纳米点及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7560394B2 (zh) |
| JP (1) | JP2006032970A (zh) |
| KR (1) | KR100668301B1 (zh) |
| CN (1) | CN100495656C (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060209810A1 (en) * | 2005-03-08 | 2006-09-21 | Openpeak Inc. | Network-extensible and controllable telephone |
| US7560769B2 (en) * | 2006-08-03 | 2009-07-14 | Micron Technology, Inc. | Non-volatile memory cell device and methods |
| US7955935B2 (en) * | 2006-08-03 | 2011-06-07 | Micron Technology, Inc. | Non-volatile memory cell devices and methods |
| US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
| US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
| KR101435519B1 (ko) * | 2008-07-24 | 2014-08-29 | 삼성전자주식회사 | 광 포커싱 구조를 가진 이미지 센서 |
| JP4929300B2 (ja) | 2009-02-25 | 2012-05-09 | 株式会社東芝 | マルチドットフラッシュメモリ及びその製造方法 |
| CN101908388B (zh) * | 2009-06-04 | 2013-01-23 | 财团法人工业技术研究院 | 纳米点状材料的形成方法 |
| US8383479B2 (en) * | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
| JP4846833B2 (ja) | 2009-08-17 | 2011-12-28 | 株式会社東芝 | マルチドットフラッシュメモリ |
| US20110198570A1 (en) * | 2010-02-12 | 2011-08-18 | Research Triangle Institute | Self assembled nano dots (sand) and non-self assembled nano-dots (nsand) device structures and fabrication methods thereof to create spacers for energy transfer |
| US8288811B2 (en) | 2010-03-22 | 2012-10-16 | Micron Technology, Inc. | Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses |
| US8909247B2 (en) * | 2011-11-08 | 2014-12-09 | At&T Mobility Ii Llc | Location based sharing of a network access credential |
| US9393590B2 (en) | 2012-04-16 | 2016-07-19 | Temple University—Of the Commonwealth System of Higher Education | Self-assembly of small structures |
| JPWO2014097943A1 (ja) * | 2012-12-18 | 2017-01-12 | 東レ株式会社 | 金属ドット基板および金属ドット基板の製造方法 |
| KR101777852B1 (ko) * | 2015-09-24 | 2017-09-13 | 한국표준과학연구원 | 투명기판의 제조방법 및 이를 이용한 표면증강 라만산란 기판의 제조방법 |
| CN109647298B (zh) * | 2019-01-31 | 2021-04-06 | 济南大学 | 聚乙烯-氧化锌微米纳米多级结构复合微球材料及应用 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| US6548825B1 (en) * | 1999-06-04 | 2003-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including barrier layer having dispersed particles |
| JP2001007381A (ja) * | 1999-06-24 | 2001-01-12 | Nippon Hoso Kyokai <Nhk> | 光電変換膜とその作製方法 |
| KR20010009227A (ko) * | 1999-07-08 | 2001-02-05 | 김영환 | 반도체장치의 제조방법 |
| JP5792918B2 (ja) | 2000-08-14 | 2015-10-14 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ | 高集積メモリデバイス |
| US6897514B2 (en) | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
| US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
| US6841813B2 (en) | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| US6815781B2 (en) | 2001-09-25 | 2004-11-09 | Matrix Semiconductor, Inc. | Inverted staggered thin film transistor with salicided source/drain structures and method of making same |
| US7105425B1 (en) * | 2002-05-16 | 2006-09-12 | Advanced Micro Devices, Inc. | Single electron devices formed by laser thermal annealing |
| JP3977265B2 (ja) * | 2003-02-12 | 2007-09-19 | 富士通株式会社 | 量子半導体装置及びその製造方法 |
-
2004
- 2004-07-16 KR KR1020040055617A patent/KR100668301B1/ko active IP Right Grant
-
2005
- 2005-07-12 CN CNB2005100833641A patent/CN100495656C/zh active Active
- 2005-07-18 US US11/183,240 patent/US7560394B2/en active Active
- 2005-07-19 JP JP2005208746A patent/JP2006032970A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7560394B2 (en) | 2009-07-14 |
| KR100668301B1 (ko) | 2007-01-12 |
| CN1722382A (zh) | 2006-01-18 |
| US20060014329A1 (en) | 2006-01-19 |
| JP2006032970A (ja) | 2006-02-02 |
| KR20060006538A (ko) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495656C (zh) | 形成在氧化硅上的纳米点及其制造方法 | |
| US9478422B2 (en) | Methods for fabricating refined graphite-based structures and devices made therefrom | |
| KR100537512B1 (ko) | 카본나노튜브구조체 및 이의 제조방법 그리고 이를 응용한전계방출소자 및 표시장치 | |
| US7985666B2 (en) | Method of manufacturing silicon nanowires using silicon nanodot thin film | |
| JP5632359B2 (ja) | 金属酸化物基体上でのナノ構造体の製造方法、金属酸化物基体上への薄膜の付着方法、および薄膜装置 | |
| JP2006248893A (ja) | ナノワイヤー及びその製造方法 | |
| US20100029038A1 (en) | Manufacturing method of solar cell and manufacturing apparatus of solar cell | |
| JP2006225258A (ja) | シリコンナノワイヤおよびその製造方法 | |
| JP2008533732A (ja) | ナノ構造ｐｎ接合を含む発光ダイオードの製造方法及び当該方法によって得られるダイオード | |
| KR20100016725A (ko) | 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법 | |
| KR20100102123A (ko) | 비결정질 ⅲ-ⅴ족 반도체 물질 및 이의 제조 | |
| JP2010089249A (ja) | 分枝状ナノワイヤーおよびその製造方法 | |
| CN114717660A (zh) | 氮化铝单晶复合衬底及其制法、应用、应力和／或极化控制方法 | |
| JP4790723B2 (ja) | 発光素子用シリコン窒化膜及びこれを利用した発光素子、並びに、発光素子用シリコン窒化膜の製造方法 | |
| CN107919266B (zh) | 一种量子点结构的制作方法 | |
| KR20210016859A (ko) | 전이금속 칼코게나이드 박막의 형성방법 | |
| KR100695161B1 (ko) | Ｇｅ 나노 클러스터 제조방법 | |
| WO2014124308A2 (en) | Multi-level graphene devices and methods for forming same | |
| JP2004087888A (ja) | 半球状シリコン微結晶の形成方法 | |
| Hsu et al. | Nano-porous MOSLEDs with spatially confined Si quantum dots buried in anodic aluminum oxide membrane | |
| JP3581036B2 (ja) | 結晶成長制御法 | |
| CN113284889A (zh) | 一种二维异质结阵列器件及其制备方法 | |
| KR20010038538A (ko) | 비정질 실리콘 양자점 미세구조를 포함하는 실리콘 질화물 박막 및 이를 이용한 발광소자 | |
| KR20010054538A (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| Han et al. | Structural and optical properties of 3D growth multilayer InGaN/GaN quantum dots by metalorganic chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |