CN100495370C - 根据优先级次序操作闪存的设备和方法 - Google Patents
根据优先级次序操作闪存的设备和方法 Download PDFInfo
- Publication number
- CN100495370C CN100495370C CNB2007100791370A CN200710079137A CN100495370C CN 100495370 C CN100495370 C CN 100495370C CN B2007100791370 A CNB2007100791370 A CN B2007100791370A CN 200710079137 A CN200710079137 A CN 200710079137A CN 100495370 C CN100495370 C CN 100495370C
- Authority
- CN
- China
- Prior art keywords
- time
- excess
- flash memory
- priority
- excess time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
- E04G17/001—Corner fastening or connecting means for forming or stiffening elements
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
- E04G17/04—Connecting or fastening means for metallic forming or stiffening elements, e.g. for connecting metallic elements to non-metallic elements
- E04G17/045—Connecting or fastening means for metallic forming or stiffening elements, e.g. for connecting metallic elements to non-metallic elements being tensioned by wedge-shaped elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Abstract
提供了一种根据优先级次序操作闪存的确保快速响应的设备和方法。所述设备包括:时间计算单元,计算执行第一操作所需的操作执行时间;剩余时间计算单元,如果在执行第一操作期间优先级比第一操作高的第二操作被请求,那么基于计算的操作执行时间来计算到第一操作完成的剩余时间;和操作处理单元,将计算的剩余时间与暂停第一操作所需的操作暂停时间进行比较,并根据比较结果确定是否暂停第一操作。
Description
本申请要求于2006年2月22日在韩国知识产权局提交的第10-2006-0017348号韩国专利申请的优先权,本申请完全公开于此,以资参考。
技术领域
与本发明一致的设备和方法涉及根据优先级次序操作闪存,更具体地讲,涉及确保快速响应时间地根据优先级次序操作闪存。
背景技术
通常,嵌入式系统,诸如家用电器、通信装置和机顶盒广泛采用非易失性存储器作为存储和处理数据的存储介质。
主要用作非易失性存储器的闪存是可电擦除或重写数据的存储装置。由于比基于磁盘存储器的存储介质低的功耗、与硬盘的访问时间等同的快速访问时间和较小的尺寸,所以这种闪存适合便携式装置。
此外,闪存基本上具有写入、读取和擦除操作,并且具有在写入数据之前需要擦除块的擦除操作的硬件特性。与写入操作和读取操作相比,闪存的擦除操作需要较长的时间。此外,在同时擦除几个块或一次读取/写入几个页的操作的情况下,操作花费更长时间。
使用闪存的实时系统具有不同优先级次序的多个操作。如果高优先级的操作被请求,那么暂停低优先级的操作并执行高优先级的操作。如果向系统请求多个操作,那么在操作队列中根据优先级次序排列请求的操作,然后在执行操作队列中的操作之前,通过经快闪转译层(flash translation layer)将快闪次序和执行所需的信息传送给闪存来在闪存中执行请求的操作。
如果在某一操作进行的同时优先级比当前执行的操作高的操作被请求,那么闪存通常在当前执行的操作结束之后运行请求的操作。
此时,在使用闪存并需要实时响应的系统中,尽管在执行特定操作期间更高优先级的操作被请求,但是由于更高优先级的操作被置于等待状态直到当前操作结,所以系统的响应时间较长。
具体地讲,如图1所示,当在执行特定操作期间高优先级的操作被请求时,在处于等待状态直到当前执行的操作完成之后执行请求的操作。然而,这造成实时系统中响应时间的延迟。
因而,为了避免实时系统中响应时间的延迟,如果在执行特定操作的同时高优先级的操作被请求,那么暂停当前执行的操作,然后在高优先级的操作执行之后恢复并完成当前执行的操作,从而改善响应时间。此时,需要暂停操作的操作暂停时间,还需要恢复该操作的操作恢复时间。
然而,如图2所示,当在执行特定操作期间高优先级的操作被请求时,如果无条件地暂停当前执行的操作,那么没有考虑到当前执行的操作完成的剩余时间。因而,如果暂停当前执行的操作所需的操作暂停时间大于到当前执行的操作完成的剩余时间,那么出现这样的问题,即,在当前执行的操作完成之后执行高优先级的操作具有更快的响应时间。
此外,如果当前执行的操作是擦除操作,那么由于擦除操作被暂停然后在执行高优先级的操作之后被恢复,所以出现这样的问题,即,影响闪存寿命的减少的擦除操作的数量增加。
第1998-177563号未审查的日本专利申请公开了一种内置微型计算机,该微型计算机在闪存的写入或擦除期间根据从控制电路输出的信号停止将时钟从时钟产生装置提供给CPU。
然而,这种现有技术是为了防止在执行闪存的写入/擦除操作的同时由于CPU对闪存的写入/擦除操作的完成频繁轮询而引起的超负荷。也就是说,这种现有技术没有公开这样一种方法,即,在使用闪存的实时系统中,当在执行特定操作期间高优先级的操作被请求时减少响应时间。
发明内容
本发明提供了一种根据优先级次序操作闪存的设备和方法,在该设备和方法中,当在特定操作正在进行的同时高优先级的操作被请求时,通过将当前执行的操作的剩余时间与暂停当前执行的操作所需的操作暂停时间进行比较,然后选择性地暂停当前执行的操作,减少了高优先级的操作的响应时间。
根据本发明的一方面,提供了一种根据优先级次序操作闪存的设备,该设备包括:时间计算单元,计算执行第一操作所需的操作执行时间;剩余时间计算单元,如果在执行第一操作期间优先级比第一操作高的第二操作被请求,那么基于计算的操作执行时间来计算到第一操作完成的剩余时间;和操作处理单元,将计算的剩余时间与暂停第一操作所需的操作暂停时间进行比较,并根据比较结果确定是否暂停第一操作。
根据本发明的另一方面,提供了一种根据优先级次序操作闪存的方法,该方法包括:计算执行第一操作所需的操作执行时间;如果在执行第一操作期间优先级比第一操作高的第二操作被请求,那么基于计算的操作执行时间来计算到第一操作完成的剩余时间;和将计算的剩余时间与暂停第一操作所需的操作暂停时间进行比较,并根据比较结果确定是否暂停第一操作。
附图说明
通过下面结合附图所进行的详细描述,本发明的上述和其它方面将会更加清楚,其中:
图1是示出根据现有技术的执行高优先级的操作而不暂停当前执行的操作的流程的示图;
图2是示出根据现有技术的在暂停当前执行的操作之后执行高优先级的操作的流程的示图;
图3是示出根据本发明示例性实施例的根据优先级次序操作闪存的设备的结构的框图;
图4是示出根据本发明示例性实施例的根据优先级次序操作闪存的方法的流程图;
图5是根据本发明示例性实施例的示出在执行第一操作的同时请求的第二操作的示图;
图6是根据本发明示例性实施例的示出剩余时间和操作暂停时间的示图;
图7是示出根据本发明示例性实施例的执行第二操作而不暂停第一操作的流程的示图;和
图8是示出根据本发明示例性实施例的在暂停第一操作之后执行第二操作的流程的示图。
具体实施方式
以下,将参照附图来详细描进本发明的示例性实施例。通过参照将参照附图对其详细描述的示例性实施例,本发明的各方面和特点以及实现所述方面和特点的方法将会清楚。然而,本发明不限于以下公开的示例性实施例,而是可以按各种形式来实现。提供定义在描述中的诸如详细的结构和部件的内容以帮助本领域普通技术人员全面理解本发明,本发明仅限定在权利要求的范围内。在本发明示例性实施例的整个描述中,贯穿附图,相同的附图标号用于相同的部件。
这里将参照示出用于解释根据本发明示例性实施例的根据优先级次序操作闪存的设备和方法的框图和流程图的附图来描述本发明。应该理解,可通过计算机程序指令来实现流程图的每个方框和流程图中多个方框的组合。这些计算机程序指令可被提供给通用计算机、专用计算机或其它可编程数据处理设备的处理器以产生机器,从而经计算机或其它可编程数据处理设备的处理器执行的指令创建用于实现流程图的一个方框或多个方框中指定的功能的装置。
这些计算机程序指令还可以存储在可引导计算机或其它可编程数据处理设备按照特定方式运行的计算机可用或计算机可读存储器中,从而存储在计算机可用或计算机可读存储器中的指令产生包括实现流程图的一个方框或多个方框中指定的功能的指令装置的一件产品。
计算机程序指令还可以载入计算机或其它可编程数据处理设备,引起将在计算机或其它可编程设备上执行的一系列操作步骤以产生计算机实现的处理,从而在计算机或其它可编程设备上执行的指令提供用于实现流程图的一个方框或多个方框中指定的功能的步骤。
此外,流程图的每个方框可代表包括用于实现指定的逻辑功能的一个或多个可执行指令的模块、代码段或部分代码。还应该注意到,在一些可选择的实现中,方框中提到的功能可以不按顺序出现。例如,根据所涉及的功能,两个连续显示的方框实际上可以基本被同时执行,或者所述方框有时可以按相反的顺序被执行。
图3是示出根据本发明示例性实施例的根据优先级次序操作闪存的设备的结构的框图。
如图3所示,根据本发明示例性实施例的根据优先级次序操作闪存的设备100包括时间计算单元110、剩余时间计算单元120、操作处理单元130和比较单元140。
时间计算单元110计算执行读取、写入或擦除操作所需的操作执行时间。操作执行时间根据操作类型和操作量改变。
此外,除了操作执行时间,时间计算单元110还计算暂停正在进行的操作所需的操作暂停时间和恢复暂停的操作所需的操作恢复时间。此时,操作暂停时间和操作恢复时间根据操作类型改变。
当在闪存中执行第一操作期间优先级比第一操作高的第二操作被请求时,剩余时间计算单元120计算到第一操作完成的剩余时间。
在本发明的示例性实施例中,闪存中所请求的操作根据优先级次序按顺序排列,并被存储在操作队列中,闪存根据存储的次序执行操作。此时,第一操作和第二操作可被理解为但不限于,闪存中的写入操作、读取操作和擦除操作。
剩余时间计算单元120通过时间计算单元110计算的操作执行时间和自从开始执行第一操作起过去的时间来计算到第一操作完成的剩余时间。
具体地讲,自开始执行第一操作起,稍后将描述的操作处理单元130就连续地检测正在进行的操作的过去的时间。剩余时间计算单元120通过时间计算单元110计算的操作执行时间和操作处理单元130检测的过去的时间之间的时间差来计算到第一操作完成的剩余时间。
在本发明的示例性实施例中,描述了用于检测正在进行的操作的过去的时间的操作处理单元130。然而,本发明不限于该示例。也就是说,可通过用于检测正在进行的操作的过去的时间的另外的计时器来检测过去的时间。
操作处理单元130通过剩余时间计算单元120计算的剩余时间和暂停第一操作所需的操作暂停时间来确定是否暂停第一操作。比较单元140比较剩余时间和操作暂停时间,并将比较结果传送给操作处理单元130。同时,在执行特定操作的同时,操作处理单元130连续地检测该操作的过去的时间。此时,检测的过去的时间用于计算到所述特定操作完成的剩余时间。
具体地讲,操作处理单元130接收第一操作的剩余时间和第一操作的操作暂停时间之间的比较结果,并基于接收的比较结果来确定是否暂停第一操作。更具体地讲,上述时间计算单元110计算第一操作的操作暂停时间,操作处理单元130基于计算的操作暂停时间和剩余时间计算单元120计算的第一操作的剩余时间之间的比较结果来确定是否暂停第一操作。此时,比较结果从比较单元140被传送给操作处理单元130。
例如,如果剩余时间计算单元120计算的剩余时间大于操作暂停时间,那么操作处理单元130暂停第一操作,然后执行优先级比第一操作高的第二操作。另一方面,如果计算的剩余时间小于或等于操作暂停时间,那么操作处理单元130不暂停第一操作,而是将第二操作置于等待状态,并当第一操作完成时执行第二操作。
在使用闪存并需要实时响应的系统中,如果优先级比正在进行的操作高的操作被请求,那么闪存暂停正在进行的操作并执行较高优先级的操作,或者在完成正在进行的操作之后执行较高优先级的操作。此时,实时系统需要更快的响应。因而,如果剩余时间大于操作暂停时间,那么暂停正在进行的操作,并提前执行高优先级的操作。然而,如果剩余时间小于或等于操作暂停时间,那么由于完成正在进行的操作所花费的时间等于或小于操作暂停时间,所以完成正在进行的操作,然后执行高优先级的操作。因而,在实时系统中确保了快速响应。
在第一操作是与其它操作(诸如读取或写入操作)相比需要较长时间的擦除操作的情况下,当高优先级的第二操作被请求时,如果无条件暂停第一操作并执行高优先级的第二操作,那么由于经受暂停和随后的恢复的擦除操作数量的增加而导致闪存的寿命减少。
因而,本发明的示例性实施例通过到第一操作完成的剩余时间和暂停第一操作所需的操作暂停时间之间的比较来选择性地暂停第一操作,可以减少响应时间并可防止闪存的寿命减少。
图4是示出根据本发明示例性实施例的根据优先级次序操作闪存的方法的流程图。
现在,将描述根据本发明示例性实施例的根据优先级次序操作闪存的方法。
首先,当在执行第一操作期间优先级比第一操作高的第二操作被请求时,剩余时间计算单元120计算到第一操作完成的剩余时间(S110)。此时,剩余时间计算单元120通过时间计算单元110计算的操作执行时间和操作处理单元130检测的过去的时间之间的时间差来计算第一操作的剩余时间。
具体地讲,如图5所示,在第一操作正在进行中并且没有结束的同时优先级比第一操作高的第二操作被请求,剩余时间计算单元120通过时间计算单元110计算的第一操作的操作执行时间和操作处理单元130检测的第一操作的过去的时间之间的时间差来计算到第一操作完成的剩余时间。
比较单元140将剩余时间计算单元120计算的第一操作的剩余时间与暂停第一操作所需的操作暂停时间进行比较(S120)。换句话说,如图6所示,当在第一操作完成之前优先级比第一操作高的第二操作被请求时,比较单元140将从当前时刻开始到第一操作完成的剩余时间与暂停第一操作所需的操作暂停时间进行比较。
如图6所示,如果比较结果是第一操作的剩余时间大于操作暂停时间(S130),那么操作处理单元130暂停正在进行的第一操作(S140),然后执行第二操作(S150)。
此外,当第二操作完成时,在第一操作的操作恢复时间过去之后,操作处理单元130恢复在步骤S140暂停的第一操作(S160)。
如果比较结果是第一操作的剩余时间小于或等于操作暂停时间(S130),那么操作处理单元130完成第一操作(S170),然后执行第二操作(S180)。
如上所述,在根据本发明示例性实施例的根据优先级次序操作闪存的方法中,当优先级比第一操作高的第二操作被请求时,由于通过第一操作的剩余时间和第一操作的操作暂停时间之间的比较来确定是否暂停第一操作,所以可以期望实时系统中快速的响应速度,并可防止由于经受暂停和随后的恢复的擦除操作数量的增加而引起的闪存寿命的减少,其中,与读取/写入操作相比,擦除操作花费更长的执行时间。
图7是示出根据本发明示例性实施例的执行第二操作而不暂停第一操作的流程的示图。
如图7所示,如果在执行第一操作的同时优先级比第一操作高的第二操作被请求,那么剩余时间计算单元120计算到第一操作完成的剩余时间。此时,可通过时间计算单元110计算的第一操作的操作执行时间和操作处理单元130检测的第一操作的过去的时间之间的时间差来计算剩余时间。比较单元140将剩余时间计算单元120计算的第一操作的剩余时间与第一操作的操作暂停时间进行比较。
此时,第一操作的剩余时间和第一操作的操作暂停时间之间的比较是为了确保对优先级比第一操作高的第二操作的快速响应,这是因为如果第一操作的剩余时间小于或等于第一操作的操作暂停时间,那么在第一操作完成之后执行第二操作时确保快速响应。
因此,操作处理单元130在第一操作完成之后执行第二操作。因而,在第一操作是与写入/读取操作相比花费更长时间的擦除操作的情况下,由于当优先级比第一操作高的第二操作被请求时第一操作不是被无条件地暂停,所以可防止由于经受第一操作的暂停和随后的恢复的擦除操作数量的增加而引起的闪存寿命的减少。
图8是示出根据本发明示例性实施例的在暂停第一操作之后执行第二操作的流程的示图。
如图8所示,如果当第一操作正在进行时优先级比第一操作高的第二操作被请求,那么剩余时间计算单元120计算到第一操作完成的剩余时间。此时,可通过时间计算单元110计算的第一操作的执行时间和操作处理单元130检测的第一操作的过去的时间之间的时间差来计算剩余时间。比较单元140将剩余时间计算单元120计算的第一操作的剩余时间与第一操作的操作暂停时间进行比较。
此时,第一操作的剩余时间和第一操作的操作暂停时间之间的比较是为了确保对优先级比第一操作高的第二操作的快速响应,这是因为如果第一操作的剩余时间大于第一操作的操作暂停时间,那么在暂停第一操作然后提前执行第二操作时确保快速响应。
因此,操作处理单元130暂停第一操作,然后在第一操作的操作暂停时间过去之后执行第二操作。此外,当第二操作完成之后,操作处理单元130在恢复第一操作所需的操作恢复时间过去之后恢复第一操作。
在根据本发明示例性实施例的根据优先级次序操作闪存的设备和方法中,这里使用的术语“单元”是指,但不限于,执行特定任务的软件或硬件组件,诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。单元可被有利地构造为驻留在可寻址存储介质上,并可被构造为在一个或多个处理器上执行。因而,作为示例,单元可包括诸如软件组件、面向对象的软件组件、类组件和任务组件的组件、进程、函数、属性、过程、子程序、程序代码段、驱动程序、固件、微码、电路、数据、数据库、数据结构、表、数组和变量。所述组件和单元提供的功能可被组合为更少的组件和单元,或者还可被分为另外的组件和单元。
如上所述,在根据本发明示例性实施例的根据优先级次序操作闪存的设备和方法中,当在执行正在进行的操作期间优先级比正在进行的操作高的操作被请求时,将到正在进行的操作完成的剩余时间与暂停正在进行的操作所需的操作暂停时间进行比较,然后选择性地暂停正在进行的操作,由此可减少高优先级的操作的响应时间,并且在当前执行的操作是擦除操作的情况下,可避免由于经受暂停和随后的恢复的擦除操作的增加而引起的闪存寿命的减少。
尽管为了示例性的目的描述了本发明的示例性实施例,但是本领域的技术人员应该理解,在不脱离权利要求所公开的本发明的精神和范围的情况下,可以进行各种修改、添加和替换。
Claims (7)
1、一种根据优先级次序操作闪存的设备,该设备包括:
时间计算单元,计算执行第一操作所需的操作执行时间;
剩余时间计算单元,如果在执行第一操作期间优先级比第一操作的优先级高的第二操作被请求,那么基于计算的操作执行时间来计算到第一操作完成的剩余时间;和
操作处理单元,将计算的剩余时间与暂停第一操作所需的操作暂停时间进行比较,并根据比较结果确定是否暂停第一操作,
其中,如果剩余时间大于操作暂停时间,那么操作处理单元暂停第一操作,如果操作暂停时间大于剩余时间,那么操作处理单元将第二操作置于等待状态直到第一操作完成。
2、如权利要求1所述的设备,其中,操作处理单元在暂停第一操作之后执行第二操作。
3、如权利要求2所述的设备,其中,操作处理单元在完成第二操作的执行之后恢复第一操作。
4、如权利要求1所述的设备,还包括:比较单元,将剩余时间与操作暂停时间之间的比较结果传送给操作处理单元。
5、一种根据优先级次序操作闪存的方法,该方法包括:
计算执行第一操作所需的操作执行时间;
如果在执行第一操作期间优先级比第一操作的优先级高的第二操作被请求,那么基于计算的操作执行时间来计算到第一操作完成的剩余时间;和
将计算的剩余时间与暂停第一操作所需的操作暂停时间进行比较,并根据比较结果确定是否暂停第一操作,
其中,确定的步骤包括:如果剩余时间大于操作暂停时间,那么暂停第一操作,如果操作暂停时间大于剩余时间,那么将第二操作置于等待状态直到第一操作完成。
6、如权利要求5所述的方法,其中,确定的步骤还包括:在暂停第一操作之后执行第二操作。
7、如权利要求6所述的方法,其中,确定的步骤还包括:在完成第二操作的执行之后恢复第一操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060017348 | 2006-02-22 | ||
KR1020060017348A KR100725417B1 (ko) | 2006-02-22 | 2006-02-22 | 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101025721A CN101025721A (zh) | 2007-08-29 |
CN100495370C true CN100495370C (zh) | 2009-06-03 |
Family
ID=38358469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100791370A Active CN100495370C (zh) | 2006-02-22 | 2007-02-14 | 根据优先级次序操作闪存的设备和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7711918B2 (zh) |
JP (1) | JP4536742B2 (zh) |
KR (1) | KR100725417B1 (zh) |
CN (1) | CN100495370C (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101051703B1 (ko) | 2004-08-09 | 2011-07-25 | 삼성전자주식회사 | 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템 |
CN101232600B (zh) * | 2008-03-04 | 2011-07-20 | 华为技术有限公司 | 一种提供点播内容的方法、系统和装置 |
US20110010512A1 (en) * | 2009-07-09 | 2011-01-13 | Mediatek Inc. | Method for controlling storage system having multiple non-volatile memory units and storage system using the same |
KR20110032606A (ko) * | 2009-09-23 | 2011-03-30 | 삼성전자주식회사 | 전자 디바이스의 성능 개선을 위한 전자 디바이스 컨트롤러 |
US8868855B2 (en) * | 2011-02-28 | 2014-10-21 | Hewlett-Packard Development Company, L.P. | Request management system and method for dynamically managing prioritized requests |
EP2707796A4 (en) * | 2011-05-13 | 2016-06-08 | Samsung Electronics Co Ltd | METHOD AND APPARATUS FOR ENHANCING APPLICATION PROCESSING SPEED IN DIGITAL DEVICE |
JP6088837B2 (ja) | 2013-02-12 | 2017-03-01 | 株式会社東芝 | ストレージ制御装置、ストレージ制御方法、ストレージシステムおよびプログラム |
JP2014186787A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム |
KR102203298B1 (ko) * | 2014-08-01 | 2021-01-15 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 |
CN111857814A (zh) * | 2015-05-18 | 2020-10-30 | 北京忆芯科技有限公司 | 执行微指令的存储控制器 |
CN111475438B (zh) * | 2015-08-12 | 2021-12-10 | 北京忆恒创源科技股份有限公司 | 提供服务质量的io请求处理方法及其装置 |
US10203884B2 (en) | 2016-03-30 | 2019-02-12 | Intel Corporation | Methods and apparatus to perform erase-suspend operations in memory devices |
US10474389B2 (en) | 2016-07-05 | 2019-11-12 | Hewlett Packard Enterprise Development Lp | Write tracking for memories |
US10514862B2 (en) | 2016-07-21 | 2019-12-24 | Micron Technology, Inc. | Memory device including concurrent suspend states for different operations |
US10558398B2 (en) * | 2016-07-29 | 2020-02-11 | Seagate Technology Llc | Reducing read latency |
CN108345428B (zh) * | 2017-01-22 | 2021-08-31 | 厦门旌存半导体技术有限公司 | 控制密集型控制系统及其方法 |
IT201700034731A1 (it) * | 2017-03-29 | 2018-09-29 | St Microelectronics Srl | Modulo e metodo di gestione dell'accesso ad una memoria |
JP6920612B2 (ja) | 2017-05-29 | 2021-08-18 | 富士通株式会社 | スケールイン管理プログラム、スケールイン管理装置及びスケールイン管理方法 |
CN107391338A (zh) * | 2017-07-18 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种固态硬盘访问操作的监控方法和系统 |
CN108108187A (zh) * | 2017-12-19 | 2018-06-01 | 北京云知声信息技术有限公司 | 运算方法及装置 |
KR20230083769A (ko) | 2021-12-03 | 2023-06-12 | (주)네오와인 | 데이터 파싱 인터페이스 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177563A (ja) | 1996-12-17 | 1998-06-30 | Mitsubishi Electric Corp | フラッシュメモリ内蔵マイクロコンピュータ |
US20010011318A1 (en) * | 1997-02-27 | 2001-08-02 | Vishram P. Dalvi | Status indicators for flash memory |
JP2001175530A (ja) | 1999-12-22 | 2001-06-29 | Nec Ic Microcomput Syst Ltd | メモリアクセス調停装置およびメモリアクセス調停方法 |
JP2003114825A (ja) | 2001-10-04 | 2003-04-18 | Hitachi Ltd | メモリ制御方法、その制御方法を用いたメモリ制御回路、及びそのメモリ制御回路を搭載する集積回路 |
JP2004227635A (ja) * | 2003-01-21 | 2004-08-12 | Renesas Technology Corp | 不揮発性半導体メモリおよび不揮発性半導体メモリを内蔵したマイクロコンピュータ |
US7155562B2 (en) | 2003-05-08 | 2006-12-26 | Micron Technology, Inc. | Method for reading while writing to a single partition flash memory |
US6930925B2 (en) | 2003-10-14 | 2005-08-16 | Atmel Corporation | Suspend-resume programming method for flash memory |
US7130943B2 (en) * | 2004-09-30 | 2006-10-31 | Freescale Semiconductor, Inc. | Data processing system with bus access retraction |
US7340542B2 (en) * | 2004-09-30 | 2008-03-04 | Moyer William C | Data processing system with bus access retraction |
ITMI20050063A1 (it) * | 2005-01-20 | 2006-07-21 | Atmel Corp | Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash |
-
2006
- 2006-02-22 KR KR1020060017348A patent/KR100725417B1/ko active IP Right Grant
-
2007
- 2007-01-26 US US11/698,135 patent/US7711918B2/en active Active
- 2007-02-14 CN CNB2007100791370A patent/CN100495370C/zh active Active
- 2007-02-21 JP JP2007040813A patent/JP4536742B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN101025721A (zh) | 2007-08-29 |
US20070198768A1 (en) | 2007-08-23 |
JP4536742B2 (ja) | 2010-09-01 |
KR100725417B1 (ko) | 2007-06-07 |
JP2007226802A (ja) | 2007-09-06 |
US7711918B2 (en) | 2010-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100495370C (zh) | 根据优先级次序操作闪存的设备和方法 | |
US10521375B2 (en) | Controller for a memory system | |
CN100530153C (zh) | 按优先级的次序处理非易失性存储器的操作的设备和方法 | |
JP5911892B2 (ja) | ハイバネイトからの多段レジューム | |
CN106293623A (zh) | 微指令序列执行方法及其装置 | |
US11650650B2 (en) | Modifying an operating state of a processing unit based on waiting statuses of blocks | |
US20150130761A1 (en) | Method and apparatus for allocating computing resources in touch-based mobile device | |
JP2006351013A (ja) | 電子装置において保存/リストア手順を行なうための方法及びシステム | |
TWI486875B (zh) | 電子裝置休眠回復設定方法以及具有休眠狀態以及休眠回復機制的電子裝置 | |
JP2007207120A (ja) | システム検証装置及びその検証方法 | |
JP2016045563A (ja) | Nandバックグラウンド処理制御装置 | |
KR100994723B1 (ko) | 시스템에서 초기 구동시간을 단축시키는 선택적 서스펜드 리쥼 방법 및 그 기록매체 | |
WO2015085891A1 (zh) | 一种建立处理器Cache检查点的方法、装置及系统 | |
JP6291992B2 (ja) | スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム | |
JP6584655B2 (ja) | フリップキューの管理に基づくグラフィックスコンテキストのスケジューリング | |
CN114138557B (zh) | 一种存储快照回滚数据一致性测试方法与装置 | |
US20230169025A1 (en) | Direct memory access circuit, operation method thereof, and method of generating memory access command | |
JP2007193633A (ja) | インタフェース機能付きデバイス回路 | |
CN104731726A (zh) | 写控制装置和方法 | |
JP2001159947A (ja) | 駆動制御装置および駆動制御方法および記憶媒体 | |
CN104461636A (zh) | 一种皮肤资源加载方法及电子设备 | |
JPWO2020178985A1 (ja) | ボトルネック検出装置及びボトルネック検出プログラム | |
JP6477216B2 (ja) | 演算装置、スレッド切替方法、及びマルチスレッドプログラム | |
CN109634663A (zh) | 主机写命令处理优化读取延迟方法 | |
JP2023009888A (ja) | 情報処理装置、情報処理システム、及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |