CN100483234C - 晶体管阵列面板 - Google Patents

晶体管阵列面板 Download PDF

Info

Publication number
CN100483234C
CN100483234C CNB2006101074826A CN200610107482A CN100483234C CN 100483234 C CN100483234 C CN 100483234C CN B2006101074826 A CNB2006101074826 A CN B2006101074826A CN 200610107482 A CN200610107482 A CN 200610107482A CN 100483234 C CN100483234 C CN 100483234C
Authority
CN
China
Prior art keywords
mentioned
many
electrode
leads
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101074826A
Other languages
English (en)
Other versions
CN1904703A (zh
Inventor
中村弥生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1904703A publication Critical patent/CN1904703A/zh
Application granted granted Critical
Publication of CN100483234C publication Critical patent/CN100483234C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

晶体管阵列面板，包括：基板；多条第一导线及多条第二导线，被设置为在基板上相互正交；绝缘膜，介于多条第一导线和多条第二导线之间；第一开关元件，各形成在基板上的多条第一导线与多条第二导线的交叉部分；多个显示电极，各与各第一开关元件相连接；至少一个导电膜图形，被形成为与多条第一导线、多条第二导线及多个显示电极绝缘，并且与各显示电极重叠，且在与各显示电极之间形成辅助电容器；保护电路，与在基板上的形成有多个第一开关元件及多个显示电极的显示区域的外周部分设置的各第一导线及各第二导线相连接；及第一共用线，被形成为与保护电路绝缘且与至少一个导电膜图形相连接，在显示区域的外周部分与上述保护电路绝缘并重叠。

Description

晶体管阵列面板
技术领域
本发明涉及一种晶体管阵列面板、液晶显示面板及液晶显示面板的制造方法。
背景技术
有源矩阵驱动方式的液晶显示面板的结构为，使在玻璃等具有透射性(透光性)的基板上将薄膜晶体管、像素电极等构图为矩阵状而成的晶体管阵列面板，和在整个一面上形成对向电极的对向基板相面对，并且在晶体管阵列面板和对向基板之间挟持着液晶。
以往的晶体管阵列面板具有在行方向排列的多条栅极线和在列方向排列的多条数据线，这些栅极线和数据线的各交叉部分上形成薄膜晶体管和像素电极。呈矩阵状排列有多个薄膜晶体管及像素电极的区域为显示区域。
栅极线在显示区域的左侧或右侧与引出布线相连接，并通过引出布线连接到驱动电路。另外，数据线在显示区域的上侧或下侧与引出布线相连接，并通过引出布线连接到驱动电路。
另外，在排列着像素电极的显示区域的外周部分以与栅极线和数据线正交(垂直)的方式设有保护线和环状的保护电路的共用线，该保护线经由保护元件连接在栅极线和数据线上以防止栅极线和数据线受到静电破坏，该共用线经由电阻元件连接在保护线上。
而且，和数据线正交的保护电路的共用线和保护线、栅极线，都是使整个一面上形成的一个导电膜(栅极金属)与薄膜晶体管的栅电极和栅极线同时构图而成的。另外，和栅极线正交的保护电路的共用线和保护线、数据线，都是使整个一面上形成的其它导电膜(漏极金属)与薄膜晶体管的源电极、漏电极和数据线同时在覆盖栅极金属的栅极绝缘膜上构图而成的。因此，栅极线和数据线之间，及和它们正交的保护电路的共用线和保护线之间，由栅极绝缘膜绝缘。
由栅极金属、漏极金属形成的保护电路的共用线在交叉部分由贯穿栅极绝缘膜的接触孔导通，并形成环状。另外，保护元件和电阻元件在形成薄膜晶体管的同时，由栅极金属或漏极金属形成(例如，参照专利文献1)。
专利文献1：日本特开2005-93459号公报
但是，在液晶显示面板的显示区域的外周部分，必须设置保护线和保护电路的共用线、保护元件和电阻元件，但是，如上所述，它们都是由栅极金属或漏极金属形成的，因此，为了使其相互绝缘，必须使由相同导电膜形成的各部分之间相互隔离地形成。另外，一般，晶体管阵列面板的显示区域中形成用于形成辅助电容器的导电膜图形，该导电膜图形在显示区域的外周部分与辅助电容器的共用线相连接。该辅助电容器的共用线由栅极金属或漏极金属形成时，为了使它们相互绝缘，只有在一个平面内相互隔离形成，因此，会进一步扩大显示区域的外周部分。
发明内容
因此，本发明是为了解决上述问题而完成的，其目的是提供一种晶体管阵列面板、液晶显示面板及液晶显示面板的制造方法，可以减小用于在显示区域的外周部分设置保护线和保护电路的共用线、保护元件和电阻元件、以及辅助电容器的共用线所必需的空间，可以实现液晶显示面板的边缘变窄。
本发明是鉴于上述状况而完成的，根据本发明，提供一种包括下述部件的晶体管阵列面板，即：
基板；
多条第一导线及多条第二导线，被设置为在上述基板上相互正交；
绝缘膜，介于上述多条第一导线和上述多条第二导线之间；
第一开关元件，分别形成在上述基板上的上述多条第一导线与上述多条第二导线的交叉部分；
多个显示电极，分别与上述各第一开关元件相连接；
至少一个导电膜图形，被形成为与上述多条第一导线、上述多条第二导线及上述多个显示电极绝缘，并且与上述各显示电极重叠，且在与上述各显示电极之间形成辅助电容器；
保护电路，与在上述基板上的形成有上述多个第一开关元件及上述多个显示电极的显示区域的外周部分设置的上述各第一导线及上述各第二导线相连接；及
第一共用线，被形成为与上述保护电路绝缘且与上述至少一个导电膜图形相连接，在上述显示区域的外周部分，与上述保护电路绝缘并重叠。
另外，根据本发明，提供一种液晶显示面板，其包括晶体管阵列面板、对向基板、矩形框状密封件以及液晶，其中，
上述晶体管阵列面板包括：
一个基板；
多条栅极线及多条数据线，被设置为在上述一个基板上相互正交；
绝缘膜，介于上述多条栅极线和上述多条数据线之间；
第一薄膜晶体管，分别形成在上述一个基板上的上述多条栅极线和上述多条数据线的交叉部分；
多个像素电极，分别与上述各第一薄膜晶体管相连接；
至少一个导电膜图形，上述各第一薄膜晶体管的栅电极分别与上述多条栅极线中的一条相连接，上述各第一薄膜晶体管的漏电极或源电极之中的一方与上述多个像素电极中的一个相连接，上述漏电极或上述源电极中不与上述像素电极相连接的另一方分别与上述多条数据线中的一条相连接，该导电膜图形被形成为与上述多条栅极线、上述多条数据线及上述多个像素电极绝缘，并且与上述各像素电极重叠，并在与上述各像素电极之间形成辅助电容器；
保护电路，与在上述一个基板上的形成有上述多个第一开关元件及上述多个像素电极的显示区域的外周部分设置的上述各栅极线及上述各数据线相连接；及
第一共用线，被形成为与上述保护电路绝缘且与上述至少一个导电膜图形相连接，在上述显示区域的外周部分，与上述保护电路绝缘并重叠，
上述对向基板包括：
其它基板；及
形成于上述其它基板整个一面上的电极，
上述矩形框状的密封件与对向设置的上述晶体管阵列面板和上述对向基板相接合，并由上述晶体管阵列面板和上述对向基板构成密封结构，
上述液晶被封入上述密封结构内。
另外，根据本发明，提供一种液晶显示面板的制造方法，其包括下述步骤：
准备一个基板；
在上述一个基板上隔着绝缘膜相互正交地形成多条第一导线及多条第二导线；
在上述一个基板上的上述多条第一导线和上述多条第二导线的交叉部分，分别形成第一开关元件，并形成分别与上述各第一开关元件相连接的多个显示电极；
形成至少一个导电膜图形，与上述多条第一导线、上述多条第二导线及上述多个显示电极绝缘，并且与上述各显示电极重叠，且在与上述各显示电极之间形成辅助电容器；
在上述一个基板上的形成有上述多个第一开关元件及上述多个显示电极的显示区域的外周部分，形成与上述各第一导线及上述各第二导线相连接的保护电路；
在上述显示区域的外周部分，与上述保护电路绝缘并重叠地形成第一共用线，上述第一共用线与上述保护电路绝缘且与上述至少一个导电膜图形相连接；
准备其它基板；
在上述其它基板整个一面上形成电极；
使上述一个基板和上述其它基板对向设置；
通过密封件接合上述一个基板和上述其它基板，由上述一个基板、上述其它基板及上述密封件构成密封结构，
在上述密封结构内封入液晶。
附图说明
图1是简易表示晶体管阵列面板1的等效电路及连接结构的俯视图；
图2是表示显示区域100的一部分的透视平面图；
图3是表示图1的A部分的透视平面图；
图4是图3的IV-IV箭头视剖视图；
图5是图3的V-V箭头视剖视图；
图6是表示图1的B部分的透视平面图；
图7是图6的VII-VII箭头视剖视图；
图8A是表示晶体管阵列面板的制造方法的剖视图；
图8B是表示图8A所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8C是表示图8B所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8D是表示图8C所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8E是表示图8D所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8F是表示图8E所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8G是表示图8F所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8H是表示图8G所示晶体管阵列面板的制造方法的后段的方法的剖视图；
图8I是表示图8H所示晶体管阵列面板的制造方法的后段的方法的剖视图。
图8J是表示图8I所示晶体管阵列面板的制造方法的后段的方法的剖视图。
具体实施方式
图1是简易表示包括以部分电路记号表示晶体管阵列面板1的结构要件的等效电路图的、各构成要件的连接构造的俯视图。在晶体管阵列面板1的虚线围成的显示区域100，像素电极(显示电极)8排列成矩阵状。另外，沿着形成为矩阵状的像素电极8的行设置栅极线(第一导线)2，沿着列设置数据线(第二导线)3，栅极线2和数据线3的交叉部分设置薄膜晶体管(第一开关元件、第一薄膜晶体管)10。薄膜晶体管10的栅电极11与栅极线2相连接，漏电极16与数据线3相连接，源电极17与像素电极8相连接。
栅极线2向薄膜晶体管的栅电极11提供扫描信号。数据线3向薄膜晶体管10的漏电极16提供数据信号。而且，也可以将漏电极16与像素电极8连接，将源电极17与数据线连接。
图1中，显示区域100内仅图示了2行2列像素电极8，但是，这是为了使图清楚，实际上可以排列数百行数百列或以上的个数。
而且，晶体管阵列面板1的设置有像素电极8一侧的面和设置有未图示的对向基板的共用电极103一侧的面相对设置，晶体管阵列面板1和对向基板通过矩形框状的密封件接合而成为密封结构。通过在该密封结构内封入液晶形成液晶显示面板。
在晶体管阵列面板1的显示区域100的外周部分，设置包括保护线4、5、薄膜晶体管20、30、40、50、60、70及保护电路的共用线(第二共用线)6的保护电路，以及辅助电容器的共用线(第一共用线)7。
保护电路的共用线6通过作为具有非线性电阻特性或高电阻特性的电阻元件的多个薄膜晶体管(电阻元件)50、60、70而与保护线4、5相连接。辅助电容器的共用线7的一部分在显示区域100的外周部分上形成环状，环状部分形成在作为保护元件的薄膜晶体管(保护元件、第二薄膜晶体管)20、30、40上。而且，辅助电容器的共用线7通过填充在接触孔7a中的导体而与保护电路的共用线6导通。另外，保护电路的共用线6和辅助电容器的共用线7通过未图示的导通部件而与对向基板的共用电极103相连接。
图2是表示显示区域100的一部分的透视平面图。如图2所示，在显示区域100设有排列在行方向上的多个栅极线2和排列在列方向上的多条数据线3，栅极线2及数据线3的各交叉部分附近设有薄膜晶体管10。另外，在由栅极线2及数据线3划分的区域设有像素电极8。
栅极线2和薄膜晶体管10的栅电极11一体形成。另外，数据线3和薄膜晶体管10的漏电极16一体形成。
图8I是图2的IX-IX箭头视剖视图。如图8I所示，薄膜晶体管10由栅电极11、半导体薄膜12、沟道保护膜13、欧姆接触层14、15、漏电极16及源电极17构成。
栅电极11及栅极线2在绝缘性透明基板51上构图(patterning)，并由氮化硅等构成的栅极绝缘膜(绝缘膜)52覆盖。
半导体薄膜12形成在与栅电极11对应的位置的栅极绝缘膜52上，由本征非晶硅层构成。沟道保护膜13形成在与栅电极11对应的位置的半导体薄膜12上，由氮化硅等绝缘膜构成。欧姆接触层14、15在半导体薄膜12和沟道保护层13上分离形成，由n型或p型非晶硅层构成。漏电极16及源电极17分别形成在欧姆接触层14、15上，由金属层构成。
数据线3由本征非晶硅层(第一半导体层)3a、非晶硅层3b、金属层3c这三层按顺序层叠在栅极绝缘膜52上而成。而且，数据线3的本征非晶硅层3a和薄膜晶体管10的半导体薄膜12一体形成，非晶硅层3b和欧姆接触层14一体形成，金属层3c和漏电极16一体形成。
薄膜晶体管10及数据线3由层间绝缘膜53覆盖。
在层间绝缘膜53上，呈网眼状形成电容器层9以覆盖栅极线2、数据线3及薄膜晶体管10的上部。电容器层9由保护绝缘膜(overcoat绝缘膜)54覆盖。
在保护绝缘膜54上设有像素电极8以堵塞电容器层9的网眼。而且，如图2、图8I所示，在像素电极8与薄膜晶体管10的源电极17的重叠部分，贯穿层间绝缘膜53及保护绝缘膜54设置接触孔8a。由与像素电极8一样的材料构成的导体8b填充在接触孔8a内且与像素电极8形成一体，通过该导体8b将像素电极8与薄膜晶体管10的源电极17导通。
像素电极8及导体8b由具有透光性和导电性的透明导电膜形成。作为这种透明导电膜，可以例举使用ITO(Indium Tin Oxide，掺杂了锡的氧化铟)、IZO(Indium Zinc Oxide，掺杂了锌的氧化铟)、CTO(Cadmium Tin Oxide，掺杂了锡的氧化镉)等氧化物半导体的透明导电膜。
而且，如图2所示，像素电极8的外周部分隔着保护绝缘膜54重叠在电容器层9上。该重叠部分具有作为辅助电容器102的作用。另外，在薄膜晶体管10的源电极17与像素电极8的重叠部分，在设有接触孔8a的部分不形成电容器层9。因此，接触孔8a内的导体8b与电容器层9绝缘。
接着，就显示区域100的外周部分进行说明。首先，就显示区域100的右侧外周部分进行说明。此外，关于显示区域100的左侧外周部分，因其与右侧外周部分相同而省略说明。
图3是表示显示区域100的右侧外周部分(图1的A部)的透视平面图。图3中，左侧为显示区域100，右侧为显示区域外，沿着显示区域100的外周，在图3的上下方向上设有保护线4及辅助电容器的共用线7。
图3中，栅极线2从显示区域100内(图3的左侧)向显示区域100外(图3的右侧)延伸。而且，栅极线2在比保护线4和辅助电容器的共用线7更外侧(图3的右侧)，通过未图示的引出布线连接在驱动电路上。
图4是图3的IV-IV箭头视剖视图，图5是图3的V-V箭头视剖视图。与栅极线2交叉的保护线4，与数据线3相同，由本征非晶硅层4a、非晶硅层4b、金属层4c这三层按顺序层叠在栅极绝缘膜52上而成。保护线4通过栅极绝缘膜52与栅极线2绝缘。
如图1所示，保护线4通过3个薄膜晶体管50、60、70与保护电路的共用线6相连接。保护电路的共用线6与栅极线2同时在透明基板51上构图，由氮化硅等构成的栅极绝缘膜52覆盖。
另外，在栅极线2与保护线4的交叉部分，作为使栅极线2上产生的静电放出到保护线4上的保护元件，设有两个薄膜晶体管20、30。
如图4、图5所示，薄膜晶体管20、30由栅电极21、31、半导体薄膜22、32、沟道保护膜23、33、欧姆接触层24、25、34、35、漏电极26、36及源电极27、37构成。
薄膜晶体管20、30的栅电极21、31与栅极线2同时在透明基板51上构图，并由氮化硅等构成的栅极绝缘膜52覆盖。而且，薄膜晶体管20的栅电极21和栅极线2一体形成，但是，薄膜晶体管30的栅电极31也可以成为独立于栅极线2的浮栅(参照图3)。
半导体薄膜22、32形成在与栅电极21、31对应的位置的栅极绝缘膜52上，和保护线4的本征非晶硅层4a一体形成。沟道保护膜23、33形成在与栅电极21、31对应的位置的半导体薄膜22、32上，由氮化硅等绝缘膜构成。欧姆接触层24、25、34、35在半导体薄膜22、32及沟道保护层23、33上分离形成，由非晶硅层构成。此外，欧姆接触层24、34和保护线4的非晶硅层4b一体形成。漏电极26、36及源电极27、37分别形成在欧姆接触层24、25、34、35上，由金属层构成。而且，漏电极26、36和保护线4的金属层4c一体形成。
薄膜晶体管20、30的半导体薄膜22、32、欧姆接触层25、35、源电极27、37通过与保护线4平行设置的连接布线55连接在一起。连接布线55由本征非晶硅层(第二半导体层)55a、非晶硅层55b、金属层55c这三层按顺序层叠在栅极绝缘膜52上而成，本征非晶硅层55a和薄膜晶体管20、30的半导体薄膜22、32一体形成，非晶硅层55b和欧姆接触层25、35一体形成，金属层55c和源电极27、37一体形成。
在连接布线55与栅极线2的交叉部分形成贯穿栅极绝缘膜52的的接触孔56，接触孔56中填充与金属层55c相同的导体56a。栅极线2与连接布线55通过导体56a导通。
薄膜晶体管20、30、连接布线55及保护线4由层间绝缘膜53覆盖。
辅助电容器的共用线7在与薄膜晶体管20、30对应的位置的层间绝缘膜53上沿上下方向形成。辅助电容器的共用线7和电容器层9一体形成，并由保护绝缘膜54覆盖。
接着，就显示区域100的下侧外周部分进行说明。此外，关于显示区域100的上侧外周部分，因其与下侧外周部分相同而省略其说明。
图6是表示显示区域100的下侧外周部分(图1的B部分)的透视平面图。图6中，上侧为显示区域100，下侧为显示区域外，沿着显示区域100的外周，在图6的左右方向上设有保护线5及辅助电容器的共用线7。
图6中，数据线3从显示区域100内(图6的上侧)向显示区域100外(图6的下侧)延伸。而且，数据线3在比保护线5和辅助电容器的共用线7更外侧(图6的下侧)，通过引出布线连接在驱动电路上。
与数据线3交叉的保护线5与栅极线2同时在透明基板51上构图，并被由氮化硅等构成的栅极绝缘膜52覆盖。数据线3形成在栅极绝缘膜52上，因此，与保护线5绝缘。
如图1所示，保护线5通过两个薄膜晶体管60、70与保护电路的共用线6相连接。
另外，在数据线3与保护线5的交叉部分，作为使数据线3上产生的静电放出到保护线5上的保护元件，设有薄膜晶体管40。
图7是图6的VII-VII箭头视剖视图。如图7所示，薄膜晶体管40由栅电极41、半导体薄膜42、沟道保护膜43、欧姆接触层44、45、漏电极46及源电极47构成。
薄膜晶体管40的栅电极41与栅极线2及保护线5同时在透明基板51上构图，并被由氮化硅等构成的栅极绝缘膜52覆盖。而且，薄膜晶体管40的栅电极41成为从栅极线2及保护线5独立出来的浮栅(参照图6)。
半导体薄膜42形成在与栅电极41对应的位置的栅极绝缘膜52上，和数据线3的本征非晶硅层3a一体形成。沟道保护膜43形成在与栅电极41对应的位置的半导体薄膜42上，由氮化硅等绝缘膜构成。欧姆接触层44、45在半导体薄膜42及沟道保护层43上分离形成，由非晶硅层构成。此外，欧姆接触层44和数据线3的非晶硅层3b一体形成。漏电极46及源电极47分别形成在欧姆接触层44、45上，由金属层构成。而且，漏电极46和数据线3的金属层3c—体形成。
而且，薄膜晶体管40的半导体薄膜42、欧姆接触层44、45、源电极47通过与数据线3平行设置的连接布线57连接在一起。连接布线57由本征非晶硅层57a、非晶硅层57b、金属层57c这三层按顺序层叠在栅极绝缘膜52上而成，本征非晶硅层57a和薄膜晶体管40的半导体薄膜42一体形成，非晶硅层57b和欧姆接触层45一体形成，金属层57c和源电极47一体形成。
在连接布线57与保护线5的交叉部分形成贯穿栅极绝缘膜52的的接触孔58，接触孔58中填充与金属层57c相同的导体58a。保护线5与连接布线57通过导体58a导通。
薄膜晶体管40、连接布线57及数据线3由层间绝缘膜53覆盖。
辅助电容器的共用线7在与薄膜晶体管40对应的位置的层间绝缘膜53上沿在左右方向形成。辅助电容器的共用线7和电容器层9一体形成，并由保护绝缘膜54覆盖。
接着，参照图8、图9对晶体管阵列面板1的形成方法进行说明。
首先，通过气相生长法(溅射法、CVD法、PVD法等)在透明基板51的整个一面上形成栅极膜，通过光刻法、蚀刻法对栅极膜进行构图。由此，同时形成多条栅极线2、多个薄膜晶体管10、20、30、40、50、60、70的栅电极、保护线5、保护电路的共用线6(图8A)。
接着，通过气相生长法在透明基板51的整个一面上形成栅极绝缘膜52，由栅极绝缘膜52覆盖多条栅极线2、多个薄膜晶体管10、20、30、40、50、60、70的栅电极、保护线5、保护电路的共用线6。接着，在栅极绝缘膜52的整个一面上形成本征非晶硅层61及保护绝缘膜62(图8B)。
接着，按顺序对保护绝缘膜62施以光刻法、蚀刻法，由此，形成多个薄膜晶体管10、20、30、40、50、60、70的沟道保护膜(图8C)。
接着，通过气相生长法在栅极绝缘膜52的整个一面上形成非晶硅层63(图8D)。接着，在对应于连接布线55与栅极线2的交叉部分、及连接布线57与保护线5的交叉部分的位置上，形成贯穿栅极绝缘膜52、本征非晶硅层61及非晶硅层63的接触孔56、58。接着，通过气相生长法在非晶硅层的整个一面上形成金属层64(图8D)。由此，在接触孔56、58中填充导体56a、58a。
接着，按顺序对本征非晶硅层、非晶硅层、金属层施以光刻法、蚀刻法，由此，形成多个薄膜晶体管10、20、30、40、50、60、70的半导体薄膜、欧姆接触层、漏电极、源电极、数据线3、保护线4及连接布线55、57(图8E)。
接着，通过气相生长法在整个一面上形成层间绝缘膜53，并由层间绝缘膜53覆盖多条数据线3、多个薄膜晶体管10、20、30、40、50、60、70、连接布线55、57及保护线4(图8F)。
接着，形成贯穿栅极绝缘膜52、层间绝缘膜53的接触孔7a。接着，按顺序施以气相生长法、光刻法、蚀刻法，由此，在接触孔7a内填充导体的同时，形成电容器层9、辅助电容器的共用线7(图8G)。
接着，通过气相生长法整个一面地形成保护绝缘膜54，并由保护绝缘膜54覆盖电容器层9、辅助电容器的共用线7。
接着，在层间绝缘膜53及保护绝缘膜54中与各薄膜晶体管的源电极重叠的部分形成接触孔8a(图8H)。
接着，通过气相生长法在保护绝缘膜54上整个一面地形成透明导电膜。于是，在接触孔8a中填充导体8b。然后，通过光刻法及蚀刻法构图像素电极8。如上，完成晶体管阵列面板1(图8I)。
另一方面，如图8J所示，在对向基板121的将与晶体管阵列面板1相面对的表面上形成黑矩阵122，在该黑矩阵122中，在对应于像素电极的部分形成开口122a，在从黑矩阵122面对晶体管阵列面板1的表面、到对向基板121通过黑矩阵122的开口122a而暴露的对向表面的部分的范围内，形成滤色器123。另外，形成对向电极124(对应于图1所示的共用电极103)以覆盖滤色器123面对晶体管阵列面板1的整个表面，并且形成取向膜125以覆盖对向电极124面对晶体管阵列面板1的整个表面。其结果，形成了具有对向基板121、对向电极124等对向基板组件。最后，在所制成的晶体管阵列面板1上形成取向膜127，使晶体管阵列面板1面对对向基板121，液晶126夹在晶体管阵列面板1和对向基板121之间，并且该液晶通过框状密封(未图示)夹在基板1和121之间，由此完成了液晶显示面板。
上述晶体管阵列面板1中，辅助电容器的共用线7形成在与薄膜晶体管10、20、30、40、50、60、70和栅极线2、数据线3、保护线4、5不同的层上，因此，可以重叠设置保护元件(薄膜晶体管20、30、40)和辅助电容器的共用线7。从而，与保护元件和电阻元件、保护线和保护电路的共用线、以及辅助电容器的共用线排列设置的以往的晶体管阵列面板相比较，可以使显示区域100的外周部分的宽度变窄。
而且，上述实施方式中，保护元件与辅助电容器的共用线7重合，但是，本发明并不仅限于此，也可以是保护线4、5与辅助电容器的共用线7重合。另外，也可以使辅助电容器的共用线7变宽以与保护元件及保护线4、5双方重合。
另外，作为保护元件，薄膜晶体管或者栅电极使用独立的浮栅型的薄膜晶体管，但是本发明并不仅限于此，例如也可以使用不具有栅电极的SCLC(Space Charge Limited Current：空间电荷限制电流)元件。
而且，也可以是在显示区域100中，电容器层9与栅极线2、数据线3及像素电极8绝缘，在显示区域100的外周部分，保护线4、5与栅极线2及数据线3绝缘，辅助电容器的共用线7包括与薄膜晶体管20、30、40的保护元件及保护线4、5绝缘，即使它们的层叠顺序改变的情况下，也可以实现与上述实施方式相同的液晶显示面板的(框)边缘变窄。

Claims (21)

1.一种晶体管阵列面板，其特征在于，包括：
基板；
多条第一导线及多条第二导线，被设置为在上述基板上相互正交；
绝缘膜，介于上述多条第一导线和上述多条第二导线之间；
第一开关元件，分别形成在上述基板上的上述多条第一导线与上述多条第二导线的交叉部分；
多个显示电极，分别与上述各第一开关元件相连接；
至少一个导电膜图形，被形成为与上述多条第一导线、上述多条第二导线及上述多个显示电极绝缘，并且与上述各显示电极重叠，且在与上述各显示电极之间形成辅助电容器；
保护电路，与在上述基板上的形成有上述多个第一开关元件及上述多个显示电极的显示区域的外周部分设置的上述各第一导线及上述各第二导线相连接；及
第一共用线，被形成为与上述保护电路绝缘且与上述至少一个导电膜图形相连接，在上述显示区域的外周部分，与上述保护电路绝缘并重叠。
2.如权利要求1所述的晶体管阵列面板，其特征在于：
上述各第一开关元件是包括第一半导体层、栅电极、漏电极及源电极的第一薄膜晶体管，
上述各第一薄膜晶体管的栅电极分别与上述多条第一导线中的一条相连接，
上述各第一薄膜晶体管的漏电极或源电极之中的一方与上述多个显示电极中的一个相连接，
上述各第一薄膜晶体管的漏电极或源电极之中不与上述显示电极相连接的另一方，分别与上述多条第二导线中的一条相连接。
3.如权利要求2所述的晶体管阵列面板，其特征在于：
上述多条第一导线都是与上述各第一开关元件的栅电极相连接的栅极线，
上述多条第二导线都是与上述各第一开关元件的漏电极或源电极中的任意一方相连接的数据线。
4.如权利要求1所述的晶体管阵列面板，其特征在于，上述保护电路包括：
至少一条保护线，被设置成与上述多条第一导线及上述多条第二导线绝缘、且与上述多条第一导线或上述多条第二导线正交；及
多个保护元件，分别连接上述至少一条保护线与上述各第一导线或上述各第二导线。
5.如权利要求4所述的晶体管阵列面板，其特征在于：
上述多个保护元件中的至少一个是包括半导体层和栅电极的薄膜晶体管，
上述薄膜晶体管的栅电极与具有导电性的其它部件绝缘。
6.如权利要求4所述的晶体管阵列面板，其特征在于：
上述多个保护元件中的至少一个是包括半导体层和栅电极的薄膜晶体管，
上述薄膜晶体管的栅电极与上述多条第一导线中的任意一个相连接。
7.如权利要求5或6所述的晶体管阵列面板，其特征在于：
上述多个第一开关元件都具有第一半导体层，
上述多个第一半导体层和上述至少一个薄膜晶体管的半导体层由同一工序形成。
8.如权利要求1所述的晶体管阵列面板，其特征在于：
上述至少一个导电膜图形及上述第一共用线通过构图同一个导电膜而形成。
9.一种液晶显示面板，其特征在于，
包括晶体管阵列面板、对向基板、矩形框状密封件以及液晶，
上述晶体管阵列面板包括：
一个基板；
多条栅极线及多条数据线，被设置为在上述一个基板上相互正交；
绝缘膜，介于上述多条栅极线和上述多条数据线之间；
第一薄膜晶体管，分别形成在上述一个基板上的上述多条栅极线和上述多条数据线的交叉部分；
多个像素电极，分别与上述各第一薄膜晶体管相连接；
至少一个导电膜图形，上述各第一薄膜晶体管的栅电极分别与上述多条栅极线中的一条相连接，上述各第一薄膜晶体管的漏电极或源电极之中的一方与上述多个像素电极中的一个相连接，上述漏电极或上述源电极中不与上述像素电极相连接的另一方分别与上述多条数据线中的一条相连接，该导电膜图形被形成为与上述多条栅极线、上述多条数据线及上述多个像素电极绝缘，并且与上述各像素电极重叠，并在与上述各像素电极之间形成辅助电容器；
保护电路，与在上述一个基板上的形成有上述多个第一薄膜晶体管及上述多个像素电极的显示区域的外周部分设置的上述各栅极线及上述各数据线相连接；
第一共用线，被形成为与上述保护电路绝缘且与上述至少一个导电膜图形相连接，在上述显示区域的外周部分，与上述保护电路绝缘并重叠；
上述对向基板包括：
其它基板，及
形成于上述其它基板整个一面上的电极；
上述矩形框状的密封件与对向设置的上述晶体管阵列面板和上述对向基板相接合，并由上述晶体管阵列面板和上述对向基板构成密封结构；
上述液晶被封入上述密封结构内。
10.如权利要求9所述的液晶显示面板，其特征在于，
上述保护电路包括：
至少一条保护线，被设置成与上述多条第一导线及上述多条第二导线绝缘、且与上述多条第一导线或上述多条第二导线正交；及
多个保护元件，分别连接上述至少一条保护线与上述各第一导线或上述各第二导线。
11.如权利要求10所述的液晶显示面板，其特征在于：
上述多个保护元件中的至少一个是包括半导体层和栅电极的第二薄膜晶体管，
上述第二薄膜晶体管的栅电极与具有导电性的其它部件绝缘。
12.如权利要求10所述的液晶显示面板，其特征在于：
上述多个保护元件中的至少一个是包括半导体层和栅电极的第二薄膜晶体管，
上述第二薄膜晶体管的栅电极与上述多条第一导线中的任意一个相连接。
13.如权利要求11或12所述的液晶显示面板，其特征在于：
上述多个第一薄膜晶体管都具有第一半导体层，
上述多个第一半导体层和上述至少一个第二薄膜晶体管的半导体层由同一工序形成。
14.如权利要求9所述的液晶显示面板，其特征在于：
上述至少一个导电膜图形及上述第一共用线通过构图同一个导电膜而形成。
15.一种液晶显示面板的制造方法，其特征在于包括下述步骤：
准备一个基板；
在上述一个基板上隔着绝缘膜相互正交地形成多条第一导线及多条第二导线；
在上述一个基板上的上述多条第一导线和上述多条第二导线的交叉部分，分别形成第一开关元件，并形成分别与上述各第一开关元件相连接的多个显示电极；
形成至少一个导电膜图形，该导电膜图形与上述多条第一导线、上述多条第二导线及上述多个显示电极绝缘，并且与上述各显示电极重叠，且在与上述各显示电极之间形成辅助电容器；
在上述一个基板上的形成有上述多个第一开关元件及上述多个显示电极的显示区域的外周部分，形成与上述各第一导线及上述各第二导线相连接的保护电路；
在上述显示区域的外周部分，与上述保护电路绝缘并重叠地形成第一共用线，上述第一共用线与上述保护电路绝缘且与上述至少一个导电膜图形相连接；
准备其它基板；
在上述其它基板整个一面上形成电极；
使上述一个基板和上述其它基板对向设置；
通过密封件接合上述一个基板和上述其它基板，由上述一个基板、上述其它基板及上述密封件构成密封结构，
在上述密封结构内封入液晶。
16.如权利要求15所述的液晶显示面板的制造方法，特征在于：
上述各第一开关元件是具备第一半导体层、栅电极、漏电极及源电极的第一薄膜晶体管，
上述各第一薄膜晶体管的栅电极被形成为分别与上述多条第一导线中的一条相连接，
上述各第一薄膜晶体管的漏电极或源电极之中的一方被形成为与上述多个显示电极中的一个相连接，
上述各第一薄膜晶体管的漏电极或源电极之中不与上述显示电极相连接的另一方，分别与上述多条第二导线中的一条相连接地形成。
17.如权利要求16所述的液晶显示面板的制造方法，特征在于：
上述第一导线是与上述各第一开关元件的栅电极相连接的栅极线，
上述第二导线是与上述各第一开关元件的漏电极或源电极中的任一方相连接的数据线。
18.如权利要求15所述的液晶显示面板的制造方法，特征在于：
上述保护电路具有多个保护元件，
上述保护元件中的至少一个是具备半导体层和栅电极的薄膜晶体管，
上述薄膜晶体管的栅电极被形成为与具有导电性的其它部件绝缘。
19.如权利要求15所述的液晶显示面板的制造方法，特征在于：
上述第一导线是与上述各第一开关元件的栅电极相连接的栅极线，
上述保护电路具有多个保护元件，
上述保护元件中的至少一个是包括半导体层和栅电极的薄膜晶体管，
上述薄膜晶体管的栅电极被形成为与上述栅极线相连接。
20.如权利要求18或19所述的液晶显示面板的制造方法，特征在于：上述多个第一开关元件都具有第一半导体层，
上述多个第一半导体层和上述至少一个薄膜晶体管的半导体层由同一工序形成。
21.如权利要求15所述的液晶显示面板的制造方法，特征在于：
上述至少一个导电膜图形及上述第一共用线通过构图同一个导电膜而形成。
CNB2006101074826A 2005-07-26 2006-07-26 晶体管阵列面板 Expired - Fee Related CN100483234C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005215717A JP4306654B2 (ja) 2005-07-26 2005-07-26 トランジスタアレイパネル
JP215717/2005 2005-07-26

Publications (2)

Publication Number Publication Date
CN1904703A CN1904703A (zh) 2007-01-31
CN100483234C true CN100483234C (zh) 2009-04-29

Family

ID=37673997

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101074826A Expired - Fee Related CN100483234C (zh) 2005-07-26 2006-07-26 晶体管阵列面板

Country Status (5)

Country Link
US (2) US7491971B2 (zh)
JP (1) JP4306654B2 (zh)
KR (1) KR100821794B1 (zh)
CN (1) CN100483234C (zh)
TW (1) TWI339770B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US7825013B2 (en) * 2006-11-20 2010-11-02 Qimonda Ag Integrated circuit comprising an amorphous region and method of manufacturing an integrated circuit
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR20220100086A (ko) * 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US10090374B2 (en) 2012-06-18 2018-10-02 Samsung Display Co., Ltd. Organic light-emitting display device
KR102051465B1 (ko) * 2012-06-18 2019-12-05 삼성디스플레이 주식회사 유기발광 표시장치
KR101906248B1 (ko) * 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102113607B1 (ko) * 2013-08-30 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN103531096B (zh) * 2013-10-17 2016-07-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
KR102373536B1 (ko) * 2015-01-27 2022-03-11 삼성디스플레이 주식회사 비사각형 디스플레이
CN107121860B (zh) * 2017-06-14 2020-05-26 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
US11366366B2 (en) * 2019-02-13 2022-06-21 Sharp Kabushiki Kaisha Active matrix substrate and photoelectric imaging panel with the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230098A (ja) 1994-02-18 1995-08-29 Sanyo Electric Co Ltd 液晶表示装置
JP3315829B2 (ja) 1994-11-17 2002-08-19 株式会社東芝 半導体装置
JPH08179360A (ja) 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
KR100658526B1 (ko) 2000-08-08 2006-12-15 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치
JP3449361B2 (ja) 2001-03-12 2003-09-22 松下電器産業株式会社 液晶表示装置の製造方法
JP3938112B2 (ja) * 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4385691B2 (ja) 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル

Also Published As

Publication number Publication date
TWI339770B (en) 2011-04-01
TW200720804A (en) 2007-06-01
US7491971B2 (en) 2009-02-17
KR20070014072A (ko) 2007-01-31
CN1904703A (zh) 2007-01-31
KR100821794B1 (ko) 2008-04-11
JP2007033760A (ja) 2007-02-08
US20070023752A1 (en) 2007-02-01
US7781769B2 (en) 2010-08-24
US20090026456A1 (en) 2009-01-29
JP4306654B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
CN100483234C (zh) 晶体管阵列面板
CN1992291B (zh) 薄膜晶体管基板及其制造方法
JP4059676B2 (ja) 液晶表示装置
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN100465745C (zh) 具有宽视角的液晶显示器
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101514594B1 (ko) 표시 장치
KR102097024B1 (ko) 박막 트랜지스터 표시판
JP6627447B2 (ja) 液晶表示装置
KR20140102348A (ko) 액정 표시 장치
JP2006220832A (ja) トランジスタアレイパネル
CN100370343C (zh) 液晶显示装置
CN106886107A (zh) 显示面板
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP2870072B2 (ja) 液晶表示装置
KR20080051536A (ko) 액정 표시 장치
KR101875048B1 (ko) 액정표시장치
JP5221408B2 (ja) 表示装置及びその製造方法
US11287707B2 (en) Array substrate, array substrate body component, and display device
US7342353B2 (en) Display device with insulation film and conductive layers arranged in periphery of the substrate
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
JP5207947B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20170726