CN100481280C - 低温烧结ZnO多层片式压敏电阻器及其制造方法 - Google Patents

低温烧结ZnO多层片式压敏电阻器及其制造方法 Download PDF

Info

Publication number
CN100481280C
CN100481280C CNB2004100267502A CN200410026750A CN100481280C CN 100481280 C CN100481280 C CN 100481280C CN B2004100267502 A CNB2004100267502 A CN B2004100267502A CN 200410026750 A CN200410026750 A CN 200410026750A CN 100481280 C CN100481280 C CN 100481280C
Authority
CN
China
Prior art keywords
zno
low
temperature sintering
palladium
multilayer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100267502A
Other languages
English (en)
Other versions
CN1564270A (zh
Inventor
钟明峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xinri Electronics Co ltd
Original Assignee
Guangzhou Xinri Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xinri Electronics Co ltd filed Critical Guangzhou Xinri Electronics Co ltd
Priority to CNB2004100267502A priority Critical patent/CN100481280C/zh
Publication of CN1564270A publication Critical patent/CN1564270A/zh
Application granted granted Critical
Publication of CN100481280C publication Critical patent/CN100481280C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

本发明公开了一种低温烧结ZnO多层片式压敏电阻器,一种低温烧结ZnO多层片式压敏电阻器,它是由ZnO瓷料和内电极层交错排布烧结而成,其特征在于:所述的ZnO瓷料的主要原料为平均粒径为0.10~0.99μm的ZnO亚微米粉体,所述的内电极层是钯-银内电极层,其中钯的比例占钯-银内电极重量的3~10%,银的比例占钯-银内电极重量的90~97%,该ZnO瓷料和钯-银内电极层交错排布,并在900~980℃的温度范围内烧结而成。本发明还公开了一种上述低温烧结ZnO多层片式压敏电阻器的制造方法。

Description

低温烧结ZnO多层片式压敏电阻器及其制造方法
技术领域
本发明涉及一种片式多层压敏电阻器,特别是涉及一种低温烧结ZnO多层片式压敏电阻器;本发明还涉及这种低温烧结ZnO多层片式压敏电阻器的制造方法。
背景技术
在现有的技术中,压敏电阻器按烧结温度可分为高温烧成和低温烧成:高温烧成为1150℃~1250℃;低温烧成为900℃左右的低温段。高温烧结所用的内电极是70%银—30%钯内电极,甚至用纯钯或者纯铂内电极,贵金属的含量比较高,内电极的成本高,因而生产成本高。低温烧成实用纯银内电极,成本比较低,但瓷体的致密性较差及纯银内电极的银离子容易迁移等会造成压敏电阻器的可靠性较差。而且大多低温烧成的瓷料中均需要添加一定量的有毒元素铅,来达到降温烧成的目的。国外比较多专利报道高温烧成的压敏电阻器。日本专利(特开平9—320814)报道的是低温与纯银电极共烧。该“氧化锌压敏电阻器的制造”专利提出把三氧化二铋与三氧化二娣等微量添加剂预先在350℃~730℃预烧,可实现与纯银内电极共烧。
国内尚未发现有关多层氧化锌压敏电阻器的专利报道。传统的ZnO片式多层压敏电阻器瓷料的烧成温度超过1150℃,因此必须用银钯、银铂等贵金属含量较高的昂贵电极浆料,成本较高。采用纯银内电极的低温烧结片式多层压敏电阻器成本低但其可靠性差。
发明内容
本发明的目的在于提供一种生产成本低,且可靠性高的低温烧结ZnO多层片式压敏电阻器。
本发明的另一目的在于提供一种上述低温烧结ZnO多层片式压敏电阻器的制造方法。
本发明的第一个目的通过一下技术方案予以实现。
本发明的一种低温烧结ZnO多层片式压敏电阻器,它是由ZnO瓷料和内电极层交错排布,在900~980℃的温度范围内烧结而成,其特征在于:所述的ZnO瓷料的主要原料为平均粒径为0.10~0.20μm或者0.40~0.99μm的ZnO亚微米粉体,所述的内电极层是钯-银内电极层,其中钯的比例占钯-银内电极重量的3~4%,银的比例占钯-银内电极重量的96~97%。由于采用了ZnO亚微米粉体(本专利申请中所提及的亚微米是指一种长度介于纳米与1微米之间的尺寸,通常认为纳米是指三维中任意一维的长度小于0.1μm。),使产品的微观结构均匀性大大改善,对提高压敏电阻器通流容量重要指标特别有利;由于在钯-银内电极中大大降低了的贵重金属钯的使用量,使得本发明可以在实现低温烧结,降低成本的同时,并且克服了因纯银内电极中的银离子容易迁移而造成压敏电阻器可靠性较差的缺陷。较好地兼容解决了瓷料与电极的低温共烧以及提高产品性能两个相互制约的问题。并且在瓷料中不添加任何形式的有毒元素——铅。
为进一步提高本发明的性能,可在上述ZnO瓷料中添加摩尔百分比为3~10%的改性添加剂,所述的改性添加剂由非线性形成剂、低温烧结添加剂和非线性增强剂及大电流性能改进剂组成,其中的非线性形成剂及低温烧结添加剂占改性添加剂的摩尔百分比为20~90%,非线性增强剂及大电流性能改进剂占改性添加剂的摩尔百分比为10~80%。
所述的非线性形成剂及低温烧结添加剂主要由Bi2O3、Sb2O3、B2O3、TiO2组成,它们占非线性形成剂及低温烧结添加剂的摩尔百分比分别为Bi2O36~60%,Sb2O36~60%,B2O36~60%,TiO26~60%;所述的非线性增强剂及大电流性能改进剂主要由BaCO3、Ni2O3、MnCO3、SiO2、Co3O4、Al2O3、Y2O3、La2O3、Cr2O3中的任意两种或两种以上组合而成,其中的每一组份分别占非线性增强剂及大电流性能改进剂的摩尔百分比0.5~50%。
本发明的第二个目的通过以下技术方案予以实现:
一种上述低温烧结ZnO多层片式压敏电阻器的制造方法,它包括以下步骤:
(1)备料;
(2)将配好的物料球磨成亚微米粉体;
(3)对研磨好的亚微米粉体物料进行烘干;
(4)在烘干后的物料中添加黏合剂;
(5)进一步球磨添加了黏合剂的物料,使其成为流延浆料;
(6)将流延浆料流延制得膜带;
(7)对膜带稍稍施压,制成膜带保护层;
(8)在膜带保护层的内端面上印刷内电极;
(9)在内电极上再覆盖一层膜带形成有效层;
(10)在有效层上印刷与前次印刷的内电极错位的内电极;
(11)重复步骤(9)和步骤(10),直到有效层的数目达到设计的要求;
(12)切割完成叠层的膜带为生坯;
(13)将生坯加温排胶;
(14)将排胶后的生坯在900~980℃的温度范围内烧成。
所述的步骤(1)配料,是在摩尔百分比为90~97%的ZnO粉体中添加摩尔百分比为3~10%的其他由金属氧化物组成的改性添加剂,所述的改性添加剂由非线性形成剂、低温烧结添加剂和非线性增强剂及大电流性能改进剂组成,其中的非线性形成剂及低温烧结添加剂占改性添加剂的摩尔百分比为20~90%,非线性增强剂及大电流性能改进剂占改性添加剂的摩尔百分比为10~80%。
所述的非线性形成剂及低温烧结添加剂主要由Bi2O3、Sb2O3、B2O3、TiO2组成,它们占非线性形成剂及低温烧结添加剂的摩尔百分比分别为Bi2O36~60%,Sb2O36~60%,B2O36~60%,TiO26~60%;所述的非线性增强剂及大电流性能改进剂主要由BaCO3、Ni2O3、MnCO3、SiO2、Co3O4、Al2O3、Y2O3、La2O3、Cr2O3中的任意两种或两种以上组合而成,其中的每一组份分别占非线性增强剂及大电流性能改进剂的摩尔百分比0.5~50%。
所述的步骤(2)是将上述ZnO粉体和改性添加剂按配比称重后,送进高效砂磨机内,并加入适量去离子水和锆球进行球磨,磨细至平均粒径为0.10~0.20μm或者0.40~0.99μm的ZnO亚微米复合粉体,优选研磨成平均粒径为0.20μm或者0.40~0.60μm的ZnO亚微米复合粉体。
所述的步骤(6)是除泡流延出15~70μm的厚度均匀的膜带。
所述的步骤(7)是将步骤(6)中的部分膜带预压成3~20倍单层膜带厚度的保护层。
所述的步骤(8)其中的内电极是钯-银内电极,当中钯的比例占钯-银内电极重量的3~4%,银的比例占钯-银内电极重量的96~97%。
所述的步骤(9)是在步骤(8)中的钯-银内电极上覆盖一层膜带,并稍微加压而形成。
所述的步骤(14)优选在920~960℃的温度范围内烧结而成。
所述的步骤(14)其后还可增加步骤加上端电极,引出内电极步骤。
本发明的优点是:(1)由于采用了ZnO亚微米粉体,使产品的微结构均匀性大大改善,对提高压敏电阻器通流容量重要指标特别有利。(2)由于在钯-银内电极中大大降低了的贵重金属钯的使用量,使得本发明可以在实现低温烧结,降低成本的同时,并且克服了因纯银内电极中的银离子容易迁移而造成压敏电阻器可靠性较差的缺陷,较好地兼容解决了瓷料与电极的低温共烧以及提高产品性能两个互相制约的问题。(3)在制造过程中,ZnO瓷料不需经过预烧处理,节省了生产步骤,提高了效率,最重要的是确保配比的准确性。(4)通过适当地调整Bi2O3、Sb2O3、B2O3、TiO2的掺量,并且采用颗粒粒径较小的粉体,从而实现不添加有毒元素铅而达到低温烧结。(5)制成的压敏电阻器的压敏电压在4~68V之间可任意调整,非线性系数大于30,漏电流小于10微安。该压敏电阻器具有体积小,温度特性好,非线性好,成本低,适于表明安装技术等优点。
附图说明
图1是本发明的低温烧结ZnO多层片式压敏电阻器的结构示意图;
图2是本发明的制造方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例一
如图1所示结构、图2所示的制造方法流程,以及按照配方表一,准确称取各种物料,将称好的物料放入高效球磨机里,加入适量的去离子水和锆球,球磨12个小时得到平均粒径为0.4微米的物料。将球磨好的物料放在不锈钢盘里于120℃左右烘干10个小时后,加入适量已经配好的黏合剂,再球磨24个小时制得均匀稳定的流延浆料,然后流延出膜带,并对膜带稍微加压制得厚度为45微米的膜带保护层a,在膜带保护层a上印刷重量比为95%银、5%钯的合金内电极b,叠层后再错位印刷另一层内电极,直至有效层c为6层,经过静水压后切割出尺寸为04×02(英寸)的生坯,把这些生坯放在专用的承烧板上放入炉内,缓慢升温(100℃/hr)至350℃保温3个小时,后再缓慢升温至600℃保温5个小时,排完胶后在920℃保温5个小时,然后加上上端电极d,得到压敏电压为18V,非线性系数为35,漏电流为1.4微安(80%压敏电压)的低温烧结ZnO多层片式压敏电阻器。如排完胶后在950℃保温5个小时,则得到压敏电压为8V,非线性系数为32,漏电流为1.7微安(在80%压敏电压下测量)的低温烧结ZnO多层片式压敏电阻器。
表一、实例一配方表
 
物料名称 ZnO Bi<sub>2</sub>O<sub>3</sub> Sb<sub>2</sub>O<sub>3</sub> B<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> Co<sub>3</sub>O<sub>4</sub> BaCO<sub>3</sub> MnCO<sub>3</sub> SiO<sub>2</sub>
比例(摩尔%) 90.0 1.5 1.5 2.0 1.5 1.0 0.5 1.0 1.0
实施例二
按照配方表二,准确称取各种物料。将称好的物料放入高效球磨机里,加入适量的去离子水和锆球,球磨12个小时得到平均粒径为0.2微米的物料。将球磨好的物料放在不锈钢盘里于120℃左右烘干10个小时后,加入适量已经配好黏合剂,再球磨24个小时制得均匀稳定的流延浆料。流延出膜带,并对膜带稍微加压制得厚度为15微米的膜带保护层。在膜带保护层上印刷重量比为90%银、10%钯的合金内电极,叠层后再错位印刷另一层内电极,直至有效层为6层。经过静水压后切割出尺寸为04×02(英寸)的生坯,把这些生坯放在专用的承烧板上放入炉内,缓慢升温(100℃/hr)至350℃保温3个小时,后再缓慢升温至600℃保温5个小时。排完胶后,在930℃保温5个小时,再加上上端电极,则得到压敏电压为22V,非线性系数为37,漏电流为1.2微安(80%压敏电压)的低温烧结ZnO多层片式压敏电阻器。如排完胶后在950℃保温5个小时,得到压敏电压为12V,非线性系数为34,漏电流为1.5微安(在80%压敏电压下测量)的低温烧结ZnO多层片式压敏电阻器。
表二、实例二配方表
 
物料名称 ZnO Bi<sub>2</sub>O<sub>3</sub> Sb<sub>2</sub>O<sub>3</sub> B<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> Ni<sub>2</sub>O<sub>3</sub> Co<sub>3</sub>O<sub>4</sub> MnCO<sub>3</sub> SiO<sub>2</sub>
比例(摩尔%) 92.5 1.0 1.0 1.5 1.0 0.5 1.0 0.5 1.0
实施例三
按照配方表三,准确称取各种物料。将称好的物料放入高效球磨机里,加入适量的去离子水和锆球,球磨12个小时得到平均粒径为0.10微米的物料。将球磨好的物料放在不锈钢盘里于120℃左右烘干10个小时后,加入适量已经配好黏合剂,再球磨24个小时制得均匀稳定的流延浆料。流延出膜带,并对膜带稍微加压制得厚度为55微米的膜带保护层。在膜带保护层上印刷重量比为96%银、4%钯的合金内电极,叠层后在错位印刷另一层内电极,直至有效层为6层。经过静水压后切割出尺寸为04×02(英寸)的生坯,把这些生坯放在专用的承烧板上放入炉内,缓慢升温(100℃/hr)至350℃保温3个小时,后再缓慢升温至600℃保温5个小时。排完胶后,在940℃保温5个小时,然后加上上端电极,则得到压敏电压为16V,非线性系数为33,漏电流为1.6微安(80%压敏电压)的低温烧结ZnO多层片式压敏电阻器。如排完胶后在930℃保温5个小时,得到压敏电压为10V,非线性系数为32,漏电流为1.8微安(在80%压敏电压下测量)的低温烧结ZnO多层片式压敏电阻器。
表三、实例三配方表
 
物料名称 ZnO Bi<sub>2</sub>O<sub>3</sub> Sb<sub>2</sub>O<sub>3</sub> B<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> Y<sub>2</sub>O<sub>3</sub> Co<sub>3</sub>O<sub>4</sub> MnCO<sub>3</sub> Al<sub>2</sub>O<sub>3</sub>
比例(摩尔%) 95.0 1.0 0.5 1.0 0.5 0.5 0.5 0.5 0.5
实施例四
按照配方表四,准确称取各种物料。将称好的物料放入高效球磨机里,加入适量的去离子水和锆球,球磨12个小时得到平均粒径为0.6微米的物料。将球磨好的物料放在不锈钢盘里于120℃左右烘干10个小时后,加入适量已经配好黏合剂,再球磨24个小时制得均匀稳定的流延浆料。流延出膜带,并对膜带稍微加压制得厚度为75微米的膜带保护层。在膜带保护层上印刷重量比为97%银、3%钯的合金内电极,叠层后在错位印刷另一层内电极,直至有效层为6层。经过静水压后切割出尺寸为04×02(英寸)的生坯,把这些生坯放在专用的承烧板上放入炉内,缓慢升温(100℃/hr)至350℃保温3个小时,后再缓慢升温至600℃保温5个小时。排完胶后在960℃保温5个小时,然后加上上端电极,则得到压敏电压为24V,非线性系数为37,漏电流为1.2微安(80%压敏电压)的低温烧结ZnO多层片式压敏电阻器。如排完胶后在930℃保温5个小时,得到压敏电压为12V,非线性系数为33,漏电流为1.6微安(在80%压敏电压下测量)的低温烧结ZnO多层片式压敏电阻器。
表四、实例四配方表
 
物料名称 ZnO Bi<sub>2</sub>O<sub>3</sub> Sb<sub>2</sub>O<sub>3</sub> B<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> La<sub>2</sub>O<sub>3</sub> Co<sub>3</sub>O<sub>4</sub> MnCO<sub>3</sub>
比例(摩尔%) 96.0 0.5 0.5 1.0 0.5 0.5 0.5 0.5
实施例五
按照表五配方,准确称取各种物料。将称好的物料放入高效球磨机里,加入适量的去离子水和锆球,球磨12个小时得到平均粒径为0.99微米的物料。将球磨好的物料放在不锈钢盘里于120℃左右烘干10个小时后,加入适量已经配好黏合剂,再球磨24个小时制得均匀稳定的流延浆料。流延出膜带,并对膜带稍微加压制得厚度为30微米的膜带保护层。在膜带保护层上印刷由重量比为94%的银和6%的钯构成的合金内电极,叠层后再错位印刷另一层内电极,直至有效层为6层。经过静水压后切割出尺寸为04×02(英寸)的生坯,把这些生坯放在专用的承烧板上放入炉内,缓慢升温(100℃/hr)至350℃保温3个小时,后再缓慢升温至600℃保温5个小时。排完胶后在950℃保温5个小时,然后加上上端电极,则得到压敏电压为25V,非线性系数为36,漏电流为1.3微安(80%压敏电压)的低温烧结ZnO多层片式压敏电阻器。如排完胶后在960℃保温5个小时,得到压敏电压为13V,非线性系数为34,漏电流为1.5微安(在80%压敏电压下测量)的低温烧结ZnO多层片式压敏电阻器。
表五、实例五配方表
 
物料名称 ZnO Bi<sub>2</sub>O<sub>3</sub> Sb<sub>2</sub>O<sub>3</sub> B<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> Cr<sub>2</sub>O<sub>3</sub> Al<sub>2</sub>O<sub>3</sub>
比例(摩尔%) 97.0 0.5 0.3 1.0 0.5 0.2 0.5

Claims (9)

1、一种低温烧结ZnO多层片式压敏电阻器,它是由ZnO瓷料和内电极层交错排布,在900~980℃的温度范围内烧结而成,其特征在于:所述的ZnO瓷料的主要原料为平均粒径为0.10~0.20μm或者0.40~0.99μm的ZnO亚微米粉体,所述的内电极层是钯-银内电极层,其中钯的比例占钯-银内电极重量的3~4%,银的比例占钯-银内电极重量的96~97%;所述的ZnO瓷料中添加摩尔百分比为3~10%的改性添加剂,所述的改性添加剂由非线性形成剂、低温烧结添加剂和非线性增强剂及大电流性能改进剂组成,其中的非线性形成剂及低温烧结添加剂占改性添加剂的摩尔百分比为20~90%,非线性增强剂及大电流性能改进剂占改性添加剂的摩尔百分比为10~80%;所述的非线性形成剂及低温烧结添加剂主要由Bi2O3、Sb2O3、B2O3、TiO2组成,它们占非线性形成剂及低温烧结添加剂的摩尔百分比分别为Bi2O36~60%,Sb2O36~60%,B2O36~60%,TiO26~60%;所述的非线性增强剂及大电流性能改进剂主要由BaCO3、Ni2O3、MnCO3、SiO2、Co3O4、Al2O3、Y2O3、La2O3、Cr2O3中的任意两种或两种以上组合而成,其中的每一组份分别占非线性增强剂及大电流性能改进剂的摩尔百分比0.5~50%。
2、根据权利要求1所述的低温烧结ZnO多层片式压敏电阻器,其特征在于:所述的ZnO粉体的平均粒径为0.20μm或者0.40~0.6μm。
3、根据权利要求1所述的低温烧结ZnO多层片式压敏电阻器,其特征在于:所述的ZnO多层片式压敏电阻器是在920~960℃的温度范围内烧结而成。
4、一种权利要求1所述的低温烧结ZnO多层片式压敏电阻器的制造方法,它包括以下步骤:(1)备料;(2)将配好的物料球磨成亚微米粉体;(3)对研磨好的亚微米粉体物料进行烘干;(4)在烘干后的物料中添加黏合剂;(5)进一步球磨添加了黏合剂的物料,使其成为流延浆料;(6)将流延浆料流延制得膜带;(7)对膜带稍稍施压,制成膜带保护层;(8)在膜带保护层的内端面上印刷内电极;(9)在内电极上再覆盖一层膜带形成有效层;(10)在有效层上印刷与前次印刷的内电极错位的内电极;(11)重复步骤(9)和步骤(10),直到有效层的数目达到设计的要求;(12)切割完成叠层的膜带为生坯;(13)将生坯加温排胶;(14)将排胶后的生坯在900~980℃的温度范围内烧成。
5、根据权利要求4所述的低温烧结ZnO多层片式压敏电阻器的制造方法,其特征在于:所述的步骤(1)备料,是在摩尔百分比为90~97%的ZnO粉体中添加摩尔百分比为3~10%的其它由金属氧化物组成的改性添加剂,所述的改性添加剂由非线性形成剂、低温烧结添加剂和非线性增强剂、大电流性能改进剂组成,其中的非线性形成剂及低温烧结添加剂占改性添加剂的摩尔百分比为20~90%,非线性增强剂及大电流性能改进剂占改性添加剂的摩尔百分比为10~80%。
6、根据权利要求4所述的低温烧结ZnO多层片式压敏电阻器的制造方法,其特征在于,所述的步骤(2)是将上述ZnO粉末和改性添加剂按配比称重后,送进高效砂磨机内,并加入适量去离子水和锆球进行球磨,磨细至平均粒径为0.10~0.20μm或者0.40~0.99μm的ZnO亚微米复合粉体。
7、根据权利要求6所述的低温烧结ZnO多层片式压敏电阻器的制造方法,其特征在于:所述的ZnO亚微米复合粉体的平均粒径为0.2μm或者0.4~0.6μm。
8、根据权利要求4所述的低温烧结ZnO多层片式压敏电阻器的制造方法,其特征在于:所述的步骤(8)其中的内电极是钯-银内电极,当中钯的比例占钯-银内电极重量的3~4%,银的比例占钯-银内电极重量的96~97%。
9、根据权利要求4所述的低温烧结ZnO多层片式压敏电阻器的制造方法,其特征在于:所述的步骤(14)是在920~960℃的温度范围内烧结而成。
CNB2004100267502A 2004-04-05 2004-04-05 低温烧结ZnO多层片式压敏电阻器及其制造方法 Expired - Fee Related CN100481280C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100267502A CN100481280C (zh) 2004-04-05 2004-04-05 低温烧结ZnO多层片式压敏电阻器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100267502A CN100481280C (zh) 2004-04-05 2004-04-05 低温烧结ZnO多层片式压敏电阻器及其制造方法

Publications (2)

Publication Number Publication Date
CN1564270A CN1564270A (zh) 2005-01-12
CN100481280C true CN100481280C (zh) 2009-04-22

Family

ID=34480727

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100267502A Expired - Fee Related CN100481280C (zh) 2004-04-05 2004-04-05 低温烧结ZnO多层片式压敏电阻器及其制造方法

Country Status (1)

Country Link
CN (1) CN100481280C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2645380A1 (en) * 2012-03-30 2013-10-02 Inael Electrical Systems, S.A. A method for obtaining doped zinc oxide varistors, the product obtained by said method and its use

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074299B2 (ja) * 2005-04-14 2008-04-09 Tdk株式会社 積層型チップバリスタ
CN1694187A (zh) * 2005-06-03 2005-11-09 河南金冠王码信息产业股份有限公司 纳米材料制备的多层片式ZnO压敏电阻器及其制造方法
CN101350239B (zh) * 2007-07-16 2011-02-02 深圳振华富电子有限公司 一种叠层片式压敏电阻器及其制造方法
TW201234394A (en) * 2011-02-09 2012-08-16 Yageo Corp Multi-layer varistor component
CN105355429A (zh) * 2015-10-13 2016-02-24 广州创天电子科技有限公司 一种压敏陶瓷粉体及所得的压敏电阻器
CN105869807B (zh) * 2016-05-03 2017-11-24 中国地质大学(北京) 一种氧化锌‑氧化铋薄膜压敏电阻器的制备方法
CN108751978A (zh) * 2018-06-19 2018-11-06 承德伏安电工有限公司 氧化锌压敏陶瓷电阻片的制备方法
CN112225553A (zh) * 2020-10-08 2021-01-15 烟台大学 与纯银内电极共烧的ZnO基低压高非线性压敏陶瓷及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277306A (ja) * 1999-03-26 2000-10-06 Tdk Corp 積層チップ型バリスタ
JP2002343611A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 酸化亜鉛バリスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277306A (ja) * 1999-03-26 2000-10-06 Tdk Corp 積層チップ型バリスタ
JP2002343611A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 酸化亜鉛バリスタの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
多层片式ZnO压敏电阻器. 何晓明,陈大任等.功能材料,第29卷第2期. 1998 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2645380A1 (en) * 2012-03-30 2013-10-02 Inael Electrical Systems, S.A. A method for obtaining doped zinc oxide varistors, the product obtained by said method and its use

Also Published As

Publication number Publication date
CN1564270A (zh) 2005-01-12

Similar Documents

Publication Publication Date Title
CN100583317C (zh) 一种低电阻率/高b值负温度系数热敏电阻芯片及其制造方法
CN100481280C (zh) 低温烧结ZnO多层片式压敏电阻器及其制造方法
CN1348192A (zh) 具有负电阻温度系数的半导体陶瓷和负温度系数热敏电阻
CN1694187A (zh) 纳米材料制备的多层片式ZnO压敏电阻器及其制造方法
CN1937106A (zh) 正温度系数器件及其制备方法
CN104658727A (zh) 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法
CN100495594C (zh) 水基流延法制备多层片式ZnO压敏电阻器的方法
CN111116173A (zh) 一种低温烧结ntc热敏电阻器陶瓷材料及制备方法
CN101604566A (zh) 一种适合低浪涌电压电器使用的氧化锌压敏电阻材料及制备方法
CN101759431B (zh) 一种低电位梯度氧化锌压敏电阻材料及其制备方法
CN105837201A (zh) 一种低电阻率ZnO晶粒的低残压压敏电阻的制备方法
CN110615677A (zh) 低温烧结氧化锌压敏电阻陶瓷材料、其制备方法及其电阻器的制备方法
CN102030522A (zh) 一种低平衡温度的ZnO-Bi2O3系压敏陶瓷介质
KR20200049100A (ko) Ntc 서미스터용 소결체 및 이의 제조방법
CN101286393B (zh) 层状结构低压ZnO压敏电阻器制造方法
JPH0236041B2 (zh)
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
CN1767084A (zh) 一种可降低材料成本的多层片式ZnO压敏电阻器
JP4337436B2 (ja) サーミスタ素子の製造方法
CN106946560B (zh) Y3+、Sn4+复合施主掺杂ZnO压敏陶瓷及制备方法
CN106892657B (zh) In3+、Sn4+复合施主掺杂ZnO压敏陶瓷及制备方法
CN106946561B (zh) Y3+、Nb5+复合施主掺杂ZnO压敏陶瓷及制备方法
CN110655400A (zh) 大通流容量氧化锌压敏电阻陶瓷材料、其制备方法及其电阻器的制备方法
CN106892658B (zh) In3+、Ga3+复合施主掺杂ZnO压敏陶瓷及制备方法
KR102666011B1 (ko) ZnO계 바리스터 조성물과 이의 제조방법 및 바리스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20100405