CN104658727A - 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法 - Google Patents

一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法 Download PDF

Info

Publication number
CN104658727A
CN104658727A CN201310594610.4A CN201310594610A CN104658727A CN 104658727 A CN104658727 A CN 104658727A CN 201310594610 A CN201310594610 A CN 201310594610A CN 104658727 A CN104658727 A CN 104658727A
Authority
CN
China
Prior art keywords
varistor
electrode
base
zno
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310594610.4A
Other languages
English (en)
Other versions
CN104658727B (zh
Inventor
傅邱云
周东祥
胡云香
郑志平
罗为
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201310594610.4A priority Critical patent/CN104658727B/zh
Priority to US14/320,301 priority patent/US9236170B2/en
Publication of CN104658727A publication Critical patent/CN104658727A/zh
Application granted granted Critical
Publication of CN104658727B publication Critical patent/CN104658727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H01C17/06546—Oxides of zinc or cadmium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明公开了一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法，所述压敏电阻器为瓷片和内电极依次层压生成，其中所述内电极材质为贱金属镍，所述压敏电阻器的两端涂有银电极。本发明具有以下有益效果：（1）本发明所使用的ZnO压敏电阻材料配方适用于还原再氧化制备工艺；（2）本发明采用贱金属Ni为内电极，可以大幅度降低多层片式压敏电阻器制备成本；（3）采用传统的固相烧结方法，端银的烧渗和瓷体氧化一次性完成，适用于大规模生产；（4）本发明方法所制备出的多层片式压敏电阻器非线性系数可达到30以上，压敏电压小于20V，尺寸可以是英制片式电阻封装尺寸0805、0603、0402和0201。

Description

一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法
技术领域
本发明属于电子陶瓷元件制备技术领域，更具体地，涉及一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法。
背景技术
压敏电阻器是利用材料的非线性I-V（电流-电压）特性制备的一种无源电子元器件，主要用于过压保护和稳压。氧化锌（ZnO）压敏陶瓷自从1968年日本松下公司首次研制成功以来，以其优良的非线性特性迅速成为制造压敏电阻器的主导材料。
压敏电阻器的片式化始于1981年，日本松下公司首先报道，采用陶瓷生坯叠片技术和铂（Pt）内电极，成功开发了ZnO系低压叠层片式压敏电阻器。日本TDK、日本三菱，台湾立昌、佳邦，德国EPCOS等都对叠层片式压敏电阻进行了持久的研究工作。本世纪初，AVX、TDK、LITTELFUSE、AMOTECH及EPCOS等公司相继开发出了0402型叠层片式压敏电阻器。日本村田公司和松下公司研发出了几何尺寸更小的0201型片式压敏电阻器，其压敏电压低至2.5V，满足了不同性能和结构的半导体器件的ESD防护要求。总的来说，近些年来国外对片式压敏电阻器的研究已日臻成熟，不管是在片式压敏电阻的材料基础研究方面还是在其精密制造工艺上都取得了显著的成效。
目前叠层片式压敏电阻器主要采用减小ZnO压敏电阻器单层薄膜内晶粒个数的方法来降低压敏电压。目前单层压敏电阻器膜厚一般在1mm左右，而通常多层片式ZnO电阻每层膜厚可低至40μm，2010年台湾国立大学报道了烧结后每层层厚约8μm，每层晶粒1-2个的叠层片式压敏电阻。在膜厚一定的情况下还可增大ZnO的平均晶粒尺寸，可通过提高烧结温度延长烧结时间、添加助烧剂、籽晶法来实现。目前叠层片式压敏元件主要采用ZnO材料体系，以贵金属银（Ag）、钯（Pd）等为内电极，在空气中一次烧成的方法制备。
随着层厚的减小，层数的增加，内电极材料在叠层片式低压压敏电阻中所占的比重越来越大。一般ZnO压敏电阻材料的烧结温度高于1000℃，必须使用高熔点合金Ag/Pd(摩尔比例为30:70)作为其内电极材料，该部分占了总成本的50%以上。此外，ZnO-Bi2O3系材料中的Bi2O3组分在烧结过程中极易挥发，且易和电极材料中的Pd发生反应，降低器件性能。许多研究者和生产厂家都在研究以价格较低的纯银（Ag）、铜（Cu）来代替目前Ag/Pd内电极。本世纪来，由于Pd等贵金属电极价格急剧上涨，这种方法制备的叠层片式压敏电阻成本太高，各大公司纷纷寻找降低成本的方法。Lavrov等采用电沉积法实现了Cu与ZnO压敏陶瓷的共烧兼容，但制备方法非常复杂；常州星翰科技有限公司于2011年公布了关于采用纯Ag电极替代Ag/Pd制备氧化锌变阻器的专利，但Ag电极成本仍然较高；日本TDK、松下等公司的JP2002222703A、JP2005085780A等专利以及美国专利US20070273468等均提出采用SrTiO3材料体系，以贱金属为内电极，采用还原再氧化的制备方法实现贱金属内电极的叠层片式压敏电阻，但是其难以克服的缺陷是压敏电阻的非线性系数非常低（10以下），限制了压敏电阻的应用领域。
发明内容
本发明的目的在于制备出贱金属内电极叠层低压压敏电阻，同时满足高非线性系数、低压敏电压的电性能要求。本发明采用贱金属材料镍（Ni）制备出内电极浆料，取代Ag、Pd等贵金属材料，为防止贱金属内电极氧化，含有贱金属内电极的叠层片式压敏电阻陶瓷坯片需在保护气氛下高温共烧；之后在氧化气氛下较低温度烧渗端银电极。
为实现上述目的，按照本发明的一个方面，提供了一种贱金属内电极叠层片式ZnO压敏电阻器的制备方法，包括以下步骤：
（1）将氧化锌（ZnO）和氧化铋（Bi2O3）的混合物中掺入锰（Mn）和钴（Co）的氧化物，加去离子水进行球磨混合后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi2O3的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；
（2）在上述粉体中加入分散剂、消泡剂、溶剂和粘合剂，然后球磨混合，得到流延浆料；
（3）将上述流延浆料采用流延成型方法制备出坯体，并以贱金属镍（Ni）为内电极，叠层、压片和切片，得到成型样品；
（4）将成型的样品在保护性气氛中850-1150℃烧结，得到片式陶瓷电阻；
（5）在陶瓷电阻的两个端头涂银（Ag）电极后在在氧气或空气中500-800℃下热处理，得到贱金属内电极叠层片式ZnO压敏电阻器。
优选地，在所述ZnO和Bi2O3的混合物中还掺入有铝（Al）和/或铌（Nb）的氧化物，加入量不超过4mol%。
优选地，在所述ZnO和Bi2O3的混合物中还掺入有铬（Cr），或者锑（Sb），或者硅（Si），或者钒（V）中任一种或多种的氧化物，加入量不超过8mol%。
加入Al，或者Nb，或者Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物，可以提高压敏电阻器的非线性，降低漏电流，提高稳定性，改善老化特性。
优选地，所述步骤（1）中球磨混合的时间为3-5小时。
按照本发明的另一个方面，还提供了一种基于上述方法制备的贱金属内电极叠层片式ZnO压敏电阻器。
按照本发明的另一个方面，还提供了一种贱金属内电极叠层片式ZnO压敏电阻器，所述电阻器为瓷片和内电极依次层压生成，其中所述内电极材质为贱金属Ni，所述压敏电阻器的两端涂有银电极。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
（1）本发明所使用的ZnO压敏电阻材料配方适用于还原再氧化制备工艺；
（2）本发明采用贱金属Ni为内电极，可以大幅度降低多层片式压敏电阻器制备成本；
（3）采用传统的固相烧结方法，端银的烧渗和瓷体氧化一次性完成，适用于大规模生产；
（4）本发明方法所制备出的多层片式压敏电阻器非线性系数可达到30以上，压敏电压小于20V。
附图说明
图1是本发明所提出的贱金属内电极叠层片式ZnO压敏电阻器；
图2是本发明所提出的压敏电阻器的制备方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明涉及到的压敏电阻所用材料是以ZnO为主要成分，Bi的氧化物以及Mn和Co的氧化物为必要添加成分，其他成分可以是Al和/或Nb的氧化物；或者Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物。
将上述氧化物充分混合，采用叠层片式电阻成型方法制备坯片，印刷贱金属内电极，经过反复层压、印刷、叠片，最后等静压并切割成长方形坯体。
将上述坯体排胶后在保护性气氛中烧结，烧结温度在850-1150℃之间。最佳烧结温度与组分含量相关，温度过低则未完全形成瓷体，温度过高则会减低器件电性能，然后在端头涂敷端银电极，在氧气或空气中500-800℃加热，这样就可以制作形成叠层片式压敏电阻器。
如图1所示,为本发明提供的一种贱金属内电极叠层片式ZnO压敏电阻器，所述电阻器为瓷片2和内电极1依次层压生成，其中所述内电极1材质为贱金属镍（Ni），所述压敏电阻器的两端涂有银（Ag）电极3。
为制造本发明所述的贱金属内电极叠层片式ZnO压敏电阻器，如图2所示，本发明提出了一种贱金属内电极叠层片式ZnO压敏电阻陶瓷材料的制备方法，包括以下步骤：
（1）将ZnO和Bi2O3混合物中掺入Mn和Co的氧化物，放入球磨罐中，加入去离子水，进行球磨混合3-5小时后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi2O3的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；
（2）在上述粉体中加入分散剂、消泡剂、溶剂和粘合剂，然后球磨混合，得到无气泡的流延浆料；
（3）将以上流延浆料采用流延成型方法制备出表面无气泡的坯体，并以贱金属Ni为内电极，叠层、压片和切片；
（4）将成型的样品在惰性保护气氛中850-1150℃烧结，得到片式ZnO陶瓷电阻；
（5）在陶瓷电阻的两个端头涂Ag电极后在空气中500-800℃下热处理得到贱金属内电极叠层片式ZnO压敏电阻器。
进一步优选地，还可以在所述ZnO和Bi2O3混合物中添加Al或Nb中任一种或多种的氧化物，加入量不超过4mol%。
进一步优选地，还可以在所述ZnO和Bi2O3混合物中添加Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物，加入量不超过8mol%。
加入Al，或者Nb，或者Cr，或者Sb，或者Si，或者V中任一种或多种的氧化物，可以提高压敏电阻器的非线性，降低漏电流，提高稳定性，改善老化特性。
需要说明的是，本发明中粉料与有机溶剂的比例是常规有机流延所用比例，可根据成膜质量进行调整。
本发明具有以下优点：
（1）本发明所使用的ZnO压敏电阻材料配方适用于还原再氧化制备工艺；
（2）本发明采用贱金属Ni为内电极，可以大幅度降低多层片式压敏电阻器制备成本；
（3）采用传统的固相烧结方法，端银的烧渗和瓷体氧化一次性完成，适用于大规模生产；
（4）本发明方法所制备出的多层片式压敏电阻器非线性系数可达到30以上，压敏电压小于20V，尺寸可以是英制片式电阻封装尺寸0805、0603、0402和0201。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种贱金属内电极叠层片式ZnO压敏电阻器的制备方法，其特征在于，所述方法包括：
（1）将氧化锌（ZnO）和氧化铋（Bi2O3）的混合物中掺入锰（Mn）和钴（Co）的氧化物，加去离子水进行球磨混合后，将所得浆料进行烘干、过筛得到粉体；其中，所述ZnO的摩尔分数为93%-98.7%，Bi2O3的摩尔分数为0.2%-5%，所述Mn和Co的氧化物摩尔分数均为0.01%-5%；
（2）在上述粉体中加入分散剂、消泡剂、溶剂和粘合剂，然后球磨混合，得到流延浆料；
（3）将上述流延浆料采用流延成型方法制备出坯体，并以贱金属镍（Ni）为内电极，叠层、压片和切片，得到成型样品；
（4）将成型的样品在保护性气氛中850-1150℃烧结，得到片式陶瓷电阻；
（5）在陶瓷电阻的两个端头涂银（Ag）电极后在在氧气或空气中500-800℃下热处理，得到贱金属内电极叠层片式ZnO压敏电阻器。
2.如权利要求1所述的方法，其特征在于，在所述ZnO和Bi2O3的混合物中还掺入有铝（Al）和/或铌（Nb）的氧化物，加入量不超过4mol%。
3.如权利要求1或2所述的方法，其特征在于，在所述ZnO和Bi2O3的混合物中还掺入有铬（Cr），或者锑（Sb），或者硅（Si），或者钒（V）中任一种或多种的氧化物，加入量不超过8mol%。
4.如权利要求1至3任一项所述的方法，其特征在于，所述步骤（1）中球磨混合的时间为3-5小时。
5.一种基于所述权利要求1至4任一项方法制备的贱金属内电极叠层片式ZnO压敏电阻器。
6.一种贱金属内电极叠层片式ZnO压敏电阻器，其特征在于，所述压敏电阻器为瓷片和内电极依次层压生成，其中所述内电极材质为贱金属镍（Ni），所述压敏电阻器的两端涂有银（Ag）电极。
CN201310594610.4A 2013-11-22 2013-11-22 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法 Active CN104658727B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310594610.4A CN104658727B (zh) 2013-11-22 2013-11-22 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法
US14/320,301 US9236170B2 (en) 2013-11-22 2014-06-30 ZnO multilayer chip varistor with base metal inner electrodes and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310594610.4A CN104658727B (zh) 2013-11-22 2013-11-22 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法

Publications (2)

Publication Number Publication Date
CN104658727A true CN104658727A (zh) 2015-05-27
CN104658727B CN104658727B (zh) 2017-07-07

Family

ID=53182158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310594610.4A Active CN104658727B (zh) 2013-11-22 2013-11-22 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法

Country Status (2)

Country Link
US (1) US9236170B2 (zh)
CN (1) CN104658727B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106278234A (zh) * 2015-06-26 2017-01-04 Tdk株式会社 电压非线性电阻器陶瓷和电子部件
CN106548840A (zh) * 2015-09-18 2017-03-29 华中科技大学 一种叠层片式ZnO压敏电阻器及其制备方法
CN106946562A (zh) * 2017-04-13 2017-07-14 贵州大学 In3+、Nb5+复合施主掺杂ZnO压敏陶瓷及制备方法
CN109796202A (zh) * 2019-03-25 2019-05-24 电子科技大学 一种高性能低温烧结叠层片式压敏电阻材料
CN111386582A (zh) * 2018-10-12 2020-07-07 东莞令特电子有限公司 聚合物压敏电阻器
CN116354732A (zh) * 2023-04-19 2023-06-30 贵州大学 一种高致密度和高电性能的ZnO压敏陶瓷的烧结方法
DE102022114552A1 (de) 2022-06-09 2023-12-14 Tdk Electronics Ag Verfahren zur Herstellung eines Vielschicht-Varistors
CN117238552A (zh) * 2023-10-24 2023-12-15 广州新莱福新材料股份有限公司 一种氧化锌环形压敏电阻器及其电极烧渗所用银浆

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667667B (zh) * 2016-09-26 2019-08-01 立昌先進科技股份有限公司 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件
CN106747406A (zh) * 2017-02-14 2017-05-31 爱普科斯电子元器件(珠海保税区)有限公司 无铅高绝缘陶瓷涂层氧化锌避雷器阀片及其制备方法
CN115073163B (zh) * 2022-07-01 2023-09-01 深圳振华富电子有限公司 片式压敏电阻器及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269908A (zh) * 1997-08-13 2000-10-11 海德罗魁北克公司 由强化机械研磨获得的纳晶态粉末制备的变阻器
JP2001143910A (ja) * 1999-08-27 2001-05-25 Murata Mfg Co Ltd 積層チップバリスタの製造方法および積層チップバリスタ
US20080191834A1 (en) * 2007-02-12 2008-08-14 Sfi Electronics Technology Inc. Ceramic material used for protection against electrical overstress and low-capacitance multilayer chip varistor using the same
CN103077790A (zh) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 一种低电容层积型芯片变阻器及其所使用的过电压保护层

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254399B2 (ja) * 1997-02-03 2002-02-04 ティーディーケイ株式会社 積層チップバリスタ及びその製造方法
JPH10229004A (ja) * 1997-02-17 1998-08-25 Murata Mfg Co Ltd チップ型バリスタ
JP4893371B2 (ja) * 2007-03-02 2012-03-07 Ｔｄｋ株式会社 バリスタ素子
JP5803375B2 (ja) * 2011-07-21 2015-11-04 Tdk株式会社 積層チップバリスタ及び積層チップバリスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269908A (zh) * 1997-08-13 2000-10-11 海德罗魁北克公司 由强化机械研磨获得的纳晶态粉末制备的变阻器
JP2001143910A (ja) * 1999-08-27 2001-05-25 Murata Mfg Co Ltd 積層チップバリスタの製造方法および積層チップバリスタ
US20080191834A1 (en) * 2007-02-12 2008-08-14 Sfi Electronics Technology Inc. Ceramic material used for protection against electrical overstress and low-capacitance multilayer chip varistor using the same
CN103077790A (zh) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 一种低电容层积型芯片变阻器及其所使用的过电压保护层

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106278234A (zh) * 2015-06-26 2017-01-04 Tdk株式会社 电压非线性电阻器陶瓷和电子部件
CN106548840A (zh) * 2015-09-18 2017-03-29 华中科技大学 一种叠层片式ZnO压敏电阻器及其制备方法
CN106946562A (zh) * 2017-04-13 2017-07-14 贵州大学 In3+、Nb5+复合施主掺杂ZnO压敏陶瓷及制备方法
CN106946562B (zh) * 2017-04-13 2020-11-10 贵州大学 In3+、Nb5+复合施主掺杂ZnO压敏陶瓷及制备方法
CN111386582A (zh) * 2018-10-12 2020-07-07 东莞令特电子有限公司 聚合物压敏电阻器
US11615899B2 (en) 2018-10-12 2023-03-28 Dongguan Littelfuse Electronics Company Limited Polymer voltage-dependent resistor
CN109796202A (zh) * 2019-03-25 2019-05-24 电子科技大学 一种高性能低温烧结叠层片式压敏电阻材料
DE102022114552A1 (de) 2022-06-09 2023-12-14 Tdk Electronics Ag Verfahren zur Herstellung eines Vielschicht-Varistors
WO2023237344A1 (de) 2022-06-09 2023-12-14 Tdk Electronics Ag Verfahren zur herstellung eines vielschicht-varistors, verwendung einer metallpaste zur bildung von metallschichten, grünkörper zur herstellung eines vielschicht-varistors und vielschicht-varistor
CN116354732A (zh) * 2023-04-19 2023-06-30 贵州大学 一种高致密度和高电性能的ZnO压敏陶瓷的烧结方法
CN117238552A (zh) * 2023-10-24 2023-12-15 广州新莱福新材料股份有限公司 一种氧化锌环形压敏电阻器及其电极烧渗所用银浆

Also Published As

Publication number Publication date
US20150145638A1 (en) 2015-05-28
CN104658727B (zh) 2017-07-07
US9236170B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
CN104658727A (zh) 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法
CN103632784B (zh) 一种叠层片式热压敏复合电阻器及其制备方法
TWI285381B (en) Multilayer ceramic capacitor
TW201003683A (en) A method of making zinc oxide varistor
CN100583317C (zh) 一种低电阻率/高b值负温度系数热敏电阻芯片及其制造方法
EP1832562A2 (en) Ceramic powder, electroconductive paste using same, multilayer ceramic electronic component, and method for production thereof
CN106505144A (zh) 多层电卡陶瓷元件及其制备方法
JP2017514292A (ja) Ｎｔｃデバイスおよびその製造のための方法
CN104003709A (zh) 避雷器用氧化锌基压敏陶瓷材料及制备方法和应用
WO2006128341A1 (fr) Varistance zno stratifiee produite au moyen d'un materiau nanometrique et son procede de fabrication
EP1832564A2 (en) Ceramic powder, electroconductive paste using same, multilayer ceramic electronic component, and method for production thereof
CN102617126A (zh) 一种低温烧结氧化锌压敏电阻材料及其制备方法
CN101759431B (zh) 一种低电位梯度氧化锌压敏电阻材料及其制备方法
CN106548840B (zh) 一种叠层片式ZnO压敏电阻器及其制备方法
CN101246770B (zh) 一种高电位梯度ZnO厚膜压敏电阻的制备方法
CN101727997A (zh) Ybco厚膜电阻浆料
CN104341146A (zh) 一种高性能避雷器用氧化锌压敏陶瓷材料
CN114783650B (zh) 钛酸锶环形压敏电阻器用底层欧姆银浆及制备方法和应用
JP2013197447A (ja) 積層バリスタの製造方法
CN103964837A (zh) 一种压敏陶瓷电阻
JP5282332B2 (ja) 酸化亜鉛積層チップバリスタの製造方法
CN107068311B (zh) 一种低温烧结制成的不含锑成分压敏电阻器及其制备方法
CN106892657B (zh) In3+、Sn4+复合施主掺杂ZnO压敏陶瓷及制备方法
KR102666011B1 (ko) ＺｎＯ계 바리스터 조성물과 이의 제조방법 및 바리스터
KR100371056B1 (ko) ＳｒＴｉＯ3계 ＳＭＤ형 바리스터-캐패시터 복합기능소자제조기술

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant