CN100468744C - 非挥发性存储器及其制造方法 - Google Patents
非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN100468744C CN100468744C CNB2006100058900A CN200610005890A CN100468744C CN 100468744 C CN100468744 C CN 100468744C CN B2006100058900 A CNB2006100058900 A CN B2006100058900A CN 200610005890 A CN200610005890 A CN 200610005890A CN 100468744 C CN100468744 C CN 100468744C
- Authority
- CN
- China
- Prior art keywords
- volatility memorizer
- those
- layer
- dielectric layer
- grids
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000007667 floating Methods 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 19
- 230000005641 tunneling Effects 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器，由基底、多个主体层、多个控制栅极、多个浮置栅极与多个掺杂区所构成。基底表面具有一层绝缘层。主体层设置于基底上，主体层呈条状平行排列并往第一方向延伸。控制栅极设置于基底上，控制栅极呈条状平行排列，并往第二方向延伸，其中，第二方向与第一方向交错，且控制栅极填满主体层于第二方向上的间隙。浮置栅极设置于控制栅极与主体层之间。掺杂区则设置于控制栅极之间的主体层中。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，特别是涉及一种非挥发性存储器及其制造方法。
背景技术
非挥发性存储器中的快闪存储器(Flash)挟其快速省时的操作模式与成本上的优势，已成为业界研究的主流之一。典型的快闪存储器元件主要是由浮置栅极(Floating Gate)与控制栅极(Control Gate)所构成，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunnel Oxide)相隔。
目前业界较常使用的快闪存储器阵列包括或非门(NOR)型阵列结构与与非门(NAND)型阵列结构。与非门(NAND)型阵列的快闪存储器结构是使各存储单元串接在一起，各存储单元列通常是以浅沟槽隔离(STI)结构隔离之。其积集度与面积利用率较或非门(NOR)型阵列的快闪存储器佳，已经广泛地应用在多种电子产品中。
然而，随着集成电路技术的发展，对于元件积集度(Integrity)的要求日益提高，这使得存储单元的尺寸以及各存储单元之间的线宽也越来越小。如此一来，将导致短通道效应(Short Channel Effect)的影响更加显著，不但会改变存储器的启使电压(Vt)，使得栅极电压(Vg)控制通道的开关发生问题，还会造成热电子效应以及击穿(Punch Through)效应，在通道中产生漏电流，或发生电崩溃(Electrical Breakdown)现象。这些情形对于存储器的稳定度与可靠度都十分不利。
除此之外，由于存储单元的尺寸缩小，也同时使得控制栅极与浮置栅极之间电容的面积缩小，因而导致控制栅极的耦合系数下降，在操作存储单元的时候，需要施加更大的电压才足够。操作电压的提高容易产生散热与噪声等问题，同时也会增加功率消耗。
再者，浅沟槽隔离结构虽然具有隔离各存储单元列的作用，但是浅沟槽隔离结构的制作需要用到光刻蚀刻工艺，除了增加制造成本，拉长整个制造流程，对于存储器的积集度的提高也会有所妨碍。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性存储器，无须设置隔离结构，且能避免短通道效应的问题，还可以增加存储器的电性表现，进而降低操作电压与减少功率消耗。
本发明的另一目的是提供一种非挥发性存储器的制造方法，可以减少光掩模数，既可降低制造成本，又能够缩短制造流程。
本发明提出一种非挥发性存储器，至少是包括基底、多个主体层、多个控制栅极、多个浮置栅极与多个掺杂区。基底表面至少包括一层绝缘层。主体层设置于基底上，主体层呈条状平行排列并往第一方向延伸。控制栅极设置于主体层上，控制栅极呈条状平行排列，并往第二方向延伸，其中，第二方向与第一方向交错，且控制栅极填满主体层于第二方向上的间隙。浮置栅极设置于控制栅极与主体层之间。掺杂区则设置于控制栅极之间的主体层中。
依照本发明的实施例所述的非挥发性存储器，还可以是包括有多个穿隧介电层，设置于主体层与浮置栅极之间。还可以包括多个栅间介电层，设置于控制栅极与浮置栅极之间，栅间介电层平行排列往第二方向延伸。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述栅间介电层的材料例如是氧化硅/氮化硅/氧化硅。上述浮置栅极的材料例如是掺杂多晶硅。上述控制栅极的材料包括掺杂多晶硅。上述掺杂区例如是N型掺杂区。
依照本发明的实施例所述的非挥发性存储器，非挥发性存储器为与非门型快闪存储器。
上述非挥发性存储器，无须设置隔离结构，且于主体层下具有一层绝缘层，故能避免短通道效应的问题。此外，由于栅极延伸至浮置栅极的两侧，可以增加两栅极之间的电容面积，故能提高存储器的电性表现，降低其操作电压。进而减少功率消耗。
本发明提出一种非挥发性存储器的制造方法，首先提供一基底，基底由下而上至少包括一层绝缘层与一层主体层。之后于基底上依序形成第一介电层与第一导体层。接着，图案化第一导体层、第一介电层与主体层，以形成平行排列的条状的第一导体层、介电层与主体层。继而于基底上依序形成第二介电层与第二导体层，第二导体层填满第一导体层之间的间隔。然后图案化第二导体层以形成多个栅极，栅极呈条状平行排列，且与主体层交错排列。接着于栅极之间形成多个掺杂区。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述主体层的材料可以是半导体材料，例如是硅。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述第一介电层的形成方法例如是热氧化法。第一介电层的材料例如是氧化硅。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述第二介电层的材料例如是氧化硅/氮化硅/氧化硅。上述第一导体层的材料例如是掺杂多晶硅。上述第二导体层的材料例如是掺杂多晶硅。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述图案化第二导体层的步骤中，还可以是将第一导体层定义成为区块状的浮置栅极，并且图案化第二介电层，以形成条状的第二介电层。
依照本发明的实施例所述的非挥发性存储器的制造方法，上述掺杂区为N型掺杂区。
依照本发明的实施例所述的非挥发性存储器的制造方法，可以用于形成与非门型快闪存储器。
本发明提供的非挥发性存储器的制造方法，无须形成隔离结构，因而可以减少工艺所需的光掩模数，既可降低制造成本，又能够缩短制造流程，且亦得以达到隔离各存储单元列的效果。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
附图说明
图1A为绘示本发明一实施例的一种非挥发性存储器的上视图。
图1B为绘示图1A中沿着I-I’线的结构剖面图。
图1C为绘示图1A中沿着II-II’线的结构剖面图。
图2A至图2D为绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图，其对应于图1A中的I-I’切线所得的剖面图。
图3A至图3D是绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图，其对应于图1A中的II-II’切线所得的剖面图。
简单符号说明
100、200:基底
103、203:绝缘层
105、205:主体层
110、210:穿隧介电层
120:浮置栅极
130、230:栅间介电层
140:控制栅极
150、250:掺杂区
220、240:导体层
225:图案化光致抗蚀剂层
227:开口
具体实施方式
图1A为绘示本发明一实施例的一种非挥发性存储器的上视图。图1B与图1C为分别绘示图1A中沿着I-I’线与II-II’线的结构剖面图。
请参照图1A、图1B与图1C，此非挥发性存储器例如是与非门型(NAND)快闪存储器，其至少是由基底100、绝缘层103、多个主体层105、多个穿隧介电层110、多个浮置栅极120、多个栅间介电层130、多个控制栅极140与多个掺杂区150所构成的。
基底100表面例如是设置有一层绝缘层103。主体层105设置于基底100上，主体层105呈条状平行排列并往X方向延伸。控制栅极140例如是设置于基底100上，控制栅极140呈条状平行排列并往Y方向延伸，其中，X方向与Y方向交错，且控制栅极140填满主体层105于Y方向上的间隙。浮置栅极120例如是设置于控制栅极140与主体层105之间，也就是设置于控制栅极140与主体层105交错的地方。控制栅极140与浮置栅极120之间例如是设置有一层栅间介电层130；浮置栅极120与主体层105之间例如是设置有一层穿隧介电层110。掺杂区150则设置于控制栅极140之间的主体层150中。
绝缘层103的材料例如是氧化硅、氮化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等绝缘材料。主体层105的材料例如是硅或砷化镓等适当的半导体材料。基底100、绝缘层103与主体层105这三层例如是使用一般周知的绝缘层上硅(Silicon On Insulator)基底为材料。浮置栅极120与控制栅极140例如是金属、金属硅化物或掺杂多晶硅。掺杂区150例如是N型掺杂区或P型掺杂区，其端视元件的设计而定。
在主体层105与浮置栅极120之间，设置有多个穿隧介电层110，穿隧介电层例如是氧化硅。于控制栅极140与浮置栅极120之间可以设置有多个栅间介电层130，栅间介电层例如是氧化硅/氮化硅/氧化硅这类复合介电层，或者是氧化硅、氮化硅、氧化硅/氮化硅等介电材料。
上述非挥发性存储器并没有设置隔离结构，而是在主体层105下方设置有一层绝缘层103，由于绝缘层103是位于通道区的下方，因此可以预防击穿电流(Punch-Through Current)的产生，避免短通道效应的问题。
此外，因为控制栅极140延伸至浮置栅极120的两侧，所以可以增加两栅极之间的电容面积，这样一来，将可提升控制栅极140的耦合系数，进而降低存储器的操作电压，并且减少功率消耗。
以下说明上述非挥发性存储器的制造方法。图2A至图2D是绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图，其对应于图1A中的I-I’切线所得的剖面图。图3A至图3D是绘示本发明一实施例的一种非挥发性存储器的制造流程剖面图，其对应于图1A中的II-II’切线所得的剖面图。
请参照图2A与图3A，本实施例提出的非挥发性存储器可以用来形成与非门型快闪存储器。此方法首先提供基底200，基底200例如是绝缘层上硅(Silicon On Insulator)基底，基底200由而上例如是包括了一层底层201，一层绝缘层203与一层主体层205。绝缘层203的材料例如是是氧化硅、氮化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等绝缘材料，底层201与主体层205的材料例如是硅。当然，基底200也可以选用绝缘层上硅以外的材料。例如是先利用化学气相沉积法于一般的P型或N型基材上形成一层绝缘层203，再利用沉积外延硅层的方法于绝缘层203上形成主体层205。之后于基底200上依序形成一层穿隧介电层210与一层导体层220。穿隧介电层210的材料例如是氧化硅，其形成方法例如是热氧化法或是化学气相沉积法。导体层220的材料例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场注入掺杂物的方式，以化学气相沉积法形成之。导体层220的材料也可以是金属或金属硅化物等其它适当的导体材料，至于其形成方法则可以视材料的不同，选择化学气相沉积法或是物理气相沉积法以形成之。
接着，请参照图2B与图3B，图案化导体层220、穿隧介电层210与主体层205，以形成平行排列的条状的导体层220、穿隧介电层210与主体层205。图案化导体层220、穿隧介电层210与主体层205的方法例如是先于基底200上形成一层图案化光致抗蚀剂层225，继而以此图案化光致抗蚀剂层225为掩模，移除部分导体层220、穿隧介电层210与主体层205。移除这些膜层的方法例如是干式蚀刻工艺。这些分隔的条状导体层220、穿隧介电层210与主体层205之间为开口227。
然后，请参照图2C与图3C，于基底200上依序形成一层栅间介电层230与另一层导体层240，导体层240填满导体层220之间的开口227。栅间介电层130的材料例如是氧化硅/氮化硅/氧化硅，其形成方法例如是利用化学气相沉积法，以不同的反应气体依序形成氧化硅层、氮化硅层与氧化硅层。当然，栅间介电层130也可以选用氧化硅、氮化硅或氧化硅/氮化硅等合适的介电材料。导体层240的材料例如是掺杂多晶硅、金属或金属硅化物，其形成方法例如是依照材料的不同以化学气相沉积法或是物理气相沉积法而形成之。
继而，请参照图2D与图3D，图案化导体层240以形成多个条状的导体层240(控制栅极)，这些导体层240互相平行且与主体层205交错排列(可参照图1A)。图案化此导体层240的方法是先形成一层覆盖住导体层220的图案化光致抗蚀剂层(未绘示)，接着利用各向异性蚀刻法移除部分导体层240以形成之。图案化导体层240的同时，也会随之移除部分的栅间介电层230与部分导体层220，而将导体层220定义成为区块状的浮置栅极。然后，于导体层240之间的主体层205中形成多个掺杂区250。掺杂区250的形成方法例如是以导体层240为掩模，进行掺杂物注入工艺。注入的掺杂物可以是N型或P型掺杂物，其端视元件的设计而定。当然，图案化导体层240的时候，还可以是一并移除部分的穿隧介电层210，也就是说，掺杂区250上方就不会有穿隧介电层210的存在。至于后续完成非挥发性存储器的工艺当为本领域技术人员所周知，在此不再赘述。
上述非挥发性存储器的制造方法，由于使用绝缘层上硅(Silicon OnInsulator)此种材料为基底200，因此无须形成隔离结构，就可以达到隔离各存储单元列的效果。再者，由于省去隔离结构的形成这个步骤，因此可以减少工艺所需的光掩模数，既可降低制造成本，又能够缩短制造流程。
综上所述，本发明因采用绝缘层上硅作为基底，所以无须设置隔离结构，就能够能避免短通道效应的问题，还可以降低制造成本与缩短制造流程。此外，由于控制栅极延伸至浮置栅极的两侧，因而可以增加控制栅极耦合系数，提升存储器的电性表现，进而降低操作电压与减少功率消耗。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1.一种非挥发性存储器，包括:
基底，该基底表面设置有绝缘层；
多个主体层，设置于该基底上，该些主体层平行排列，并往第一方向延伸；
多个控制栅极，设置于该基底上，该些控制栅极平行排列，并往第二方向延伸，该第二方向与该第一方向交错，且该些控制栅极填满该些主体层于该第二方向上的间隙；
多个浮置栅极，设置于该些控制栅极与该些主体层之间；以及
多个掺杂区，设置于该些控制栅极之间的该些主体层中，
其中各该浮置栅极与各该主体层在该第二方向上具有相同宽度。
2.如权利要求1所述的非挥发性存储器，还包括多个穿隧介电层，设置于该些主体层与该些浮置栅极之间。
3.如权利要求1所述的非挥发性存储器，还包括多个栅间介电层，设置于该些控制栅极与该些浮置栅极之间。
4.如权利要求3所述的非挥发性存储器，其中该些栅间介电层的材料包括氧化硅/氮化硅/氧化硅复合介电层。
5.如权利要求1所述的非挥发性存储器，其中该些浮置栅极的材料包括掺杂多晶硅。
6.如权利要求1所述的非挥发性存储器，其中该些控制栅极的材料包括掺杂多晶硅。
7.如权利要求1所述的非挥发性存储器，其中该些掺杂区包括N型掺杂区。
8.如权利要求1所述的非挥发性存储器，其中该主体层的材料包括半导体材料。
9.如权利要求1所述的非挥发性存储器，其中该非挥发性存储器为与非门型快闪存储器。
10.一种非挥发性存储器的制造方法，包括:
提供基底，该基底由下而上至少包括绝缘层与主体层；
于该基底上依序形成第一介电层与第一导体层；
图案化该第一导体层、该第一介电层与该主体层，以形成平行排列的该第一导体层、该第一介电层与该主体层；
于该基底上依序形成第二介电层与第二导体层，该第二导体层填满该些第一导体层之间的间隔；
图案化该第二导体层，以形成多个栅极，该些栅极平行排列，且该些栅极与该主体层交错排列；以及
于该些栅极之间的该主体层中形成多个掺杂区。
11.如权利要求10所述的非挥发性存储器的制造方法，其中该主体层的材料包括半导体材料。
12.如权利要求10所述的非挥发性存储器的制造方法，其中该第一介电层的形成方法包括热氧化法。
13.如权利要求10所述的非挥发性存储器的制造方法，其中该第一介电层的材料包括氧化硅。
14.如权利要求10所述的非挥发性存储器的制造方法，其中该第二介电层的材料包括氧化硅/氮化硅/氧化硅复合介电层。
15.如权利要求10所述的非挥发性存储器的制造方法，其中该第一导体层的材料包括掺杂多晶硅。
16.如权利要求10所述的非挥发性存储器的制造方法，其中该第二导体层的材料包括掺杂多晶硅。
17.如权利要求10所述的非挥发性存储器的制造方法，其中图案化该第二导体层的步骤中，还包括将该第一导体层定义成为区块状的浮置栅极。
18.如权利要求10所述的非挥发性存储器的制造方法，其中图案化该第二导体层的步骤中，还包括图案化该第二介电层，以形成条状的第二介电层。
19.如权利要求10所述的非挥发性存储器的制造方法，其中该掺杂区为N型掺杂区。
20.如权利要求10所述的非挥发性存储器的制造方法，其中该非挥发性存储器包括与非门型快闪存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100058900A CN100468744C (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100058900A CN100468744C (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101005072A CN101005072A (zh) | 2007-07-25 |
| CN100468744C true CN100468744C (zh) | 2009-03-11 |
Family
ID=38704090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100058900A Expired - Fee Related CN100468744C (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468744C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994021B (zh) * | 2016-10-24 | 2020-07-10 | 北京兆易创新科技股份有限公司 | 闪存及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1414637A (zh) * | 2001-06-26 | 2003-04-30 | 株式会社东芝 | 非易失性半导体存储器及其制造方法 |
| US6768158B2 (en) * | 2001-09-04 | 2004-07-27 | Korea Advanced Institute Of Science And Technology | Flash memory element and manufacturing method thereof |
| CN1159760C (zh) * | 1998-08-14 | 2004-07-28 | 三星电子株式会社 | 制造高密度半导体存储器件的方法 |
| CN1630058A (zh) * | 2003-12-19 | 2005-06-22 | 三星电子株式会社 | 具有自对准栅导电层的非易失性半导体存储器及其制造方法 |
| US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
| CN1215564C (zh) * | 2003-05-29 | 2005-08-17 | 北京大学 | 一种半导体快闪存储器及其制备方法 |
-
2006
- 2006-01-19 CN CNB2006100058900A patent/CN100468744C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159760C (zh) * | 1998-08-14 | 2004-07-28 | 三星电子株式会社 | 制造高密度半导体存储器件的方法 |
| CN1414637A (zh) * | 2001-06-26 | 2003-04-30 | 株式会社东芝 | 非易失性半导体存储器及其制造方法 |
| US6768158B2 (en) * | 2001-09-04 | 2004-07-27 | Korea Advanced Institute Of Science And Technology | Flash memory element and manufacturing method thereof |
| CN1215564C (zh) * | 2003-05-29 | 2005-08-17 | 北京大学 | 一种半导体快闪存储器及其制备方法 |
| CN1630058A (zh) * | 2003-12-19 | 2005-06-22 | 三星电子株式会社 | 具有自对准栅导电层的非易失性半导体存储器及其制造方法 |
| US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101005072A (zh) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367505C (zh) | 背栅FinFET SRAM | |
| KR101878114B1 (ko) | 금속 게이트들 및 로직 디바이스들을 갖는 자가 정렬된 분리형 게이트 메모리 셀 어레이를 형성하는 방법 | |
| TWI520275B (zh) | 記憶裝置與其形成方法 | |
| US20080224202A1 (en) | Non-volatile memory | |
| KR101731202B1 (ko) | 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법 | |
| JP2658910B2 (ja) | フラッシュメモリ装置およびその製造方法 | |
| KR20160098493A (ko) | 자가 정렬 플로팅 게이트 및 소거 게이트를 가지는 비휘발성 메모리 셀, 및 그를 제조하는 방법 | |
| TW202008510A (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| CN101369584A (zh) | 非易失性存储装置及其制造方法 | |
| US6235582B1 (en) | Method for forming flash memory cell | |
| US8575673B2 (en) | Electrically erasable programmable memory and its manufacturing method | |
| TWI605572B (zh) | 非揮發性記憶體及其製造方法 | |
| CN100468744C (zh) | 非挥发性存储器及其制造方法 | |
| CN100356572C (zh) | 快闪存储单元及其制造方法 | |
| CN103208458B (zh) | 嵌入式闪存的制造方法 | |
| CN107210202A (zh) | 用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法 | |
| CN101436568A (zh) | 制造反向t型浮动栅极存储器的方法 | |
| CN100468743C (zh) | 非挥发性存储器的制造方法 | |
| CN109712984B (zh) | Nor flash器件结构及其制造方法 | |
| US20080237722A1 (en) | Semiconductor device and method for fabricating the same | |
| CN100481391C (zh) | 快闪存储器及其制造方法 | |
| CN100446256C (zh) | 非挥发性存储器及其制造方法 | |
| CN103515391A (zh) | 非易失性存储器单元及其制造方法 | |
| CN102903718A (zh) | 半导体装置 | |
| CN101901813B (zh) | 一种垂直结构的半导体存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20100219 |