CN100466210C - 散热型半导体封装件及其制法 - Google Patents

散热型半导体封装件及其制法 Download PDF

Info

Publication number
CN100466210C
CN100466210C CNB2005100842566A CN200510084256A CN100466210C CN 100466210 C CN100466210 C CN 100466210C CN B2005100842566 A CNB2005100842566 A CN B2005100842566A CN 200510084256 A CN200510084256 A CN 200510084256A CN 100466210 C CN100466210 C CN 100466210C
Authority
CN
China
Prior art keywords
substrate
semiconductor
radiator structure
packer
radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100842566A
Other languages
English (en)
Other versions
CN1897237A (zh
Inventor
曾文聪
蔡和易
黄建屏
黄致明
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2005100842566A priority Critical patent/CN100466210C/zh
Publication of CN1897237A publication Critical patent/CN1897237A/zh
Application granted granted Critical
Publication of CN100466210C publication Critical patent/CN100466210C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明是一种散热型半导体封装件及其制法，该半导体封装件包括：基板、至少一个半导体芯片、封装胶体以及散热结构，该制法主要是将半导体芯片接置并电性连接至基板上，将支撑部的散热结构接置在该基板上，该半导体芯片容置于该散热结构下方，在该基板上形成封装胶体的投影平面尺寸大于该半导体封装件的预设平面尺寸，后续沿该半导体封装件的预定尺寸位置进行切割作业时，移除该封装胶体、散热结构的支撑部及基板中大于该封装件预设尺寸部分，有效形成整合有散热结构的半导体封装件，避免散热结构占用基板面积、散热结构与基板间发生脱层、基板拒焊层撕开及线路断裂等问题。

Description

散热型半导体封装件及其制法
技术领域
本发明是关于一种散热型半导体封装件及其制法，特别是关于一种整合有散热结构的半导体封装件及其制造方法。
背景技术
随着对电子产品轻薄短小化的要求，因为球栅阵列(BGA)半导体封装件(Ball Grid Array Semiconductor Package)能提供充分数量的输入/输出连接端(I/O Connection)，符合具高密度电子元件及电子电路的半导体芯片的需求，已逐渐成为封装产品的主流。然而，由于该种半导体封装件提供较高密度的电子电路(Electronic Circuits)与电子元件(Electronic Components)，所以运行时所产生的热量也较高，若不实时将芯片表面的热量快速释放，积存的热量会严重影响半导体芯片的电性功能与产品稳定度。另一方面，为避免封装件内部电路受外界水尘污染，半导体芯片表面必须外覆一封装胶体进行隔绝，但构成该封装胶体的封装树脂却是热传导性甚差的材质，其热导系数仅0.8w/m 0K，因此，芯片铺设多个电路的作用表面上产生的热量无法有效借该封装胶体传递到大气外，而往往导致热积存现象产生，使芯片性能及使用寿命备受考验。
为解决现有球栅阵列半导体封装件在散热性上的不足，出现了在该BGA半导体封装件中装设散热结构的方式。相关的技术例如美国专利5,877,552、5,736,785、5,977,626、5,851,337、6,552,428、6,246,115、6,429,512、6,400,014、6,462,405等案。
图1是美国专利第5,977,626号所揭示的一种散热型半导体封装件，该散热型半导体封装件1的散热结构13包括有顶面外露出封装胶体14的平坦部130；架撑该平坦部130使之位于半导体芯片11上方的多个支撑部131；以及自该支撑部131底部延伸以用于粘接基板10的凸出部137的多个接触部132；其中，该支撑部131环置于该平坦部130外围并逐渐向下外伸至该接触部132以构成容纳多个有源/无源组件(如芯片、焊线、电容器等)的槽形空间18，使芯片11运行产生的热能可借由该散热结构13而释散至大气中。
但是，随着芯片集成化以及芯片尺寸封装(Chip Scale Package，CSP)类型的高度发展，使基板大小逐渐接近芯片尺寸(Near chip size)，若兼顾基板尺寸缩减以及焊线布设密集度增加双重考虑，必须在有限基板面积内腾出更多空间供组件整合。为配合上述散热结构13上该凸出部137的形成，该接触部132往往必须保留一定面积以利用该凸出部137冲制，且该散热结构13接触部132占据基板较大空间会使该基板上可供焊线垫(Fingers)配置的焊线布线区域相对减少，同时无源组件的布局也备受限制。
另外，由于基板周围区域被该接触部132占据，所以封装件内所有有源/无源组件仅能安置在该支撑部131与平坦部130构成的槽形空间18内，因此该接触部132若不能缩减其占用的基板面积，相对地基板上提供组件安置的空间将更不足，此种散热结构13已无法用于高集成化的封装。
请参阅图2，为克服上述问题，美国专利第6,720,649号则提供一种可扩大基板上电子元件放置范围的散热结构设计，其将该散热结构23的支撑部232置于四角缘处，且任两相邻支撑部232间保留有供电性连接芯片21与基板20的焊线22等导电组件穿越的空间，以借由外推该支撑部232到散热结构23最边缘的角端位置上而使该散热结构23占用较小基板面积，借以换取较大空间用于安置焊线22布线及多个电子元件27。
上述设计中即便该散热结构的支撑部设置于该散热结构的角缘处，该散热结构仍须依靠该支撑部才能接置于该基板上，所以仍造成基板宝贵空间的浪费。
另外，由于上述散热结构均是利用粘胶方式将散热结构的支撑部固着于基板上，因该散热结构(一般为金属铜材质)与基板间的热膨胀系数有差异，所以常因工艺热循环中而在该散热结构支撑部与基板的粘置处发生脱层，严重影响产品的可靠性。再者，如以强化粘胶将该散热结构的支撑部固接于基板时，在受到热应力作用时，该散热结构即可能将覆盖于基板表面的拒焊层撕开，甚至造成覆盖于该拒焊层下的线路断裂，造成封装件的破坏。
再者，在该具有支撑部的散热结构借由粘着层而接置在基板后，置入封装模具的模穴中以进行形成封装胶体的模压作业(Molding)时，该散热结构的顶面必须顶抵至模穴的顶壁，倘若该散热结构的顶面未能有效地顶抵至模穴的顶壁，而在两者间形成有间隙时，即会溢胶于散热结构的顶面上，因此，为避免溢胶的产生，如美国专利6,552,428所示，需使粘着于基板后的散热片高度略大于模具模穴(cavity)的深度约0.1mm，以使模具能紧密压制于散热结构上，而使该散热结构有效抵接于模穴的顶壁，避免溢胶的产生，但若模穴的顶壁顶抵散热结构的力量过大，则往往又会造成该散热结构支撑部下方的基板线路受压过大而产生断裂。
因此，如何有效解决半导体封装件的散热问题，同时可避免散热结构占用基板面积、散热结构与基板间发生脱层、基板拒焊层撕开及线路断裂等问题，是本领域亟须解决的一大课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种散热型半导体封装件及其制法，以避免整合于封装件中的散热结构占用基板面积。
本发明的另一目的在于提供一种散热型半导体封装件及其制法，可在基板上提供电子元件的无障碍接置空间。
本发明的又一目的在于提供一种散热型半导体封装件及其制法，避免整合于封装件中的散热结构与基板间发生脱层。
本发明的再一目的在于提供一种散热型半导体封装件及其制法，避免散热结构接置于基板上时因受热应力作用，而造成基板拒焊层撕开及线路断裂等问题。
本发明的还一目的在于提供一种散热型半导体封装件及其制法，可避免封装件在封装模压工艺中因模具夹压散热结构而压伤基板线路的问题。
为达上述及其它目的，本发明提供一种散热型半导体封装件的制法，其步骤包括：将半导体芯片接置并电性连接至基板上；提供一个散热结构，该散热结构包括散热片及自该散热片向下延伸支撑部，该散热结构借其支撑部而接置于该基板上，使该半导体芯片容置于该散热片下方，其中该支撑部接置于该基板上位于该半导体封装件的预设平面尺寸外；在该接置有半导体芯片及散热结构的基板上形成包覆该半导体芯片及散热结构的封装胶体，该封装胶体的投影平面尺寸大于该半导体封装件的预设平面尺寸；以及沿该半导体封装件的预定平面尺寸位置进行切割作业，借以移除该封装胶体、散热结构的支撑部及基板中超过该封装件预设平面尺寸的部分。其中，该半导体芯片可以倒装芯片或打线方式电性连接至该基板，且该散热片的顶面外露出该封装胶体，而该基板可为单颗型态，或以阵列方式、直条方式排列，以便在封装模压完成后，在该基板背面植设多个焊球及进行切单。
本发明的散热型半导体封装件的另一实施方式包括：将半导体芯片接置并电性连接至基板上，并将该接置有半导体芯片的基板定位于预设有开口的承载件中，其中该基板的平面尺寸接近于该半导体封装件的预定平面尺寸；提供包括有散热片及自该散热片向下延伸支撑部的散热结构，并将该散热结构借其支撑部而接置于该承载件上，以将该半导体芯片容置于该散热片下方；进行模压工艺，以在该基板及承载件上形成用于包覆该半导体芯片及散热结构的封装胶体，其中，该封装胶体所覆盖的平面尺寸大于该散热结构支撑部所围绕的平面尺寸；以及沿该半导体封装件的预定尺寸位置进行切割作业，以移除该封装胶体及散热结构的支撑部中超过该封装件预设平面尺寸的部分。其中，该散热片的顶面外露出该封装胶体；另外，该基板背面可植设多个焊球。
通过上述制法，本发明也提供一种散热型半导体封装件，其包括：基板，其具有第一表面及相对第二表面的基板；至少一个半导体芯片，其接置并电性连接至该基板第一表面上；封装胶体，其形成于该基板第一表面上，以包覆住该半导体芯片，且该封装胶体与基板的侧边相互切平；以及散热结构，其包覆于该封装胶体内，该散热结构具有一个散热片及自该散热片周缘向下延伸的支撑部，其中该散热片形成于该半导体芯片上方的封装胶体中，其顶面外露出该封装胶体，且该支撑部的至少一部分是在形成该封装件时受切割移除于该封装胶体外。其中该散热结构的散热片顶面可全面或部分外露出该封装胶体，且该散热结构的支撑部可部分或全部移除于该封装胶体外。
因此，本发明的散热型半导体封装件及其制法主要是在完成置晶的基板上接置具有支撑部的散热结构，且该散热结构是以其支撑部而接置于该基板上半导体封装件的预设平面尺寸外，避免占用基板可供接置及电性连接半导体芯片及无源组件等电子元件的线路布局区，进而提供这些电子元件最大的基板接置空间，接着，将其上接着有芯片及散热结构的基板容置于具有模穴的模具中，且该模穴的投影平面尺寸大于半导体封装件的预设平面尺寸，也就是使该模具用于夹压该散热结构而使基板受压部分位于该基板的线路布局区外侧，而避免模具压伤基板的线路，并在后续将封装树脂充填至该模穴中而形成用于包覆该半导体芯片的封装胶体，使该封装胶体的尺寸大于半导体封装件的预定尺寸，接着再利用切割作业移除该封装胶体、散热结构的支撑部及基板中尺寸大于该封装件预设尺寸的部分。
再者，本发明另一实施方式是先将芯片接置并电性连接至平面尺寸接近于封装件尺寸的基板上，再将该基板定位于预设有开口的承载件中，以使散热结构的支撑部接置于该承载件上，避免占用基板可供接置及电性连接半导体芯片及无源组件等电子元件的有效接置区。
此外，本发明的封装件中，该散热结构的支撑部并未直接接置于该基板的线路布局区中，所以具有完整的空间可供设置多个半导体芯片及其它电子元件，从而可提高封装件的电性功能，同时避免在封装模压工艺中因模具夹压散热结构而导致该散热结构支撑部压伤基板线路的问题，再者，在该散热结构上可朝该芯片方向延伸形成一凸部，或形成粗糙化、槽沟化的结构，或在该芯片上接置一废芯片(dummy die)以增加封装件的散热效率。
附图说明
图1是美国专利第5,977,626号所揭示的散热型半导体封装件的剖面示意图；
图2是美国专利第6,720,649号所揭示的散热型半导体封装件的平面示意图；
图3A至图3D是本发明的散热型半导体封装件的制法实施例1的剖面示意图；
图4A是图3A至图3D的本发明在基板模块片上对应基板上形成用于包覆半导体芯片的封装胶体的平面示意图；
图4B是散热结构中的散热片在沿半导体封装件的平面尺寸边缘形成内缩结构的平面示意图；
图4C散热片的顶面仅部分外露出该封装胶体的平面示面图；
图4D是图4C的半导体封装件及沿其4D-4D剖面线所示的剖面示意图；
图4E图是当接置在基板上的散热结构的散热片平面尺寸小于半导体封装件平面尺寸时，在后续形成半导体封装件的切割作业中，部分支撑部遗留于该封装胶体内的剖面示意图；
图5A至图5E是本发明的散热型半导体封装件的制法实施例2的剖面示意图；
图6是本发明的散热型半导体封装件实施例3的剖面示意图；
图7是本发明的散热型半导体封装件实施例4的剖面示意图；
图8是本发明的散热型半导体封装件实施例5的剖面示意图；以及
图9是本发明的散热型半导体封装件实施例6的剖面示意图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式。
附图中仅显示与本发明有关的组件，且所显示的组件并非以实际实施时的数目、形状及尺寸比例等绘制，其实际实施时的数目、形状及尺寸比例是一种选择性的设计，其组件布局形态可能更复杂。
实施例1
图3A至图3D是本发明的散热型半导体封装件的制法实施例1的示意图。
如图3A所示，提供一个基板模块片30，该基板模块片30包括多个基板300，该基板300可以阵列方式或直条方式排列。接着在各该基板300上接置并电性连接至少一个半导体芯片31，且该基板300上同时接置并电性连接有无源组件39。该半导体芯片31除可以图中的倒装芯片方式电性连接至该基板外，也可借由打线方式电性连接至该基板300。其中，该基板300的平面尺寸接近要形成的半导体封装件平面尺寸，另外，本发明也可以单颗基板的型态进行后续芯片的封装工艺。
如图3B所示，提供散热结构32，该散热结构32包括散热片321及自该散热片321周围向下延伸的支撑部322，该散热结构32通过其支撑部322而粘置于该基板模块片30上位于该半导体封装件的预设平面尺寸P的外侧，也就是该支撑部322接置在基板线路布局区外，并将该半导体芯片31及无源组件39容置于该散热结构32的散热片321下方，以避免散热结构32占用基板300可供接置及电性连接半导体芯片31及无源组件39等电子元件的线路布局区，可提供这些电子元件最大的基板接置空间。
如图3C所示，进行封装模压作业，将该接置有半导体芯片31及散热结构32的基板300夹置于具有上模与下模的模具(图未标)中，且该上模具有一模穴，封装树脂自注模口流注该模穴中，该散热结构32的顶面抵接于模穴顶端，以供封装树脂充填于该模穴中而形成包覆住该半导体芯片31、无源组件39及散热结构32的封装胶体33，并使该散热结构32的顶面外露出该封装胶体33，且该封装胶体33的投影平面尺寸M大于该半导体封装件的预设平面尺寸P及该散热结构32的支撑部322所围绕的平面尺寸。因该封装胶体33的投影平面尺寸M(即模具的模穴投影平面尺寸)大于预定完成的半导体封装件平面尺寸P，因此该模具用于夹压该散热结构32的支撑部322的部分位于该基板300的线路布局区外侧，以避免模具压伤基板300的线路。
如图3D所示，进行切割作业，利用例如割刀(saw singulation)等切割工具34沿该半导体封装件的预定平面尺寸P进行切割，以移除该封装胶体33、散热结构32的支撑部322及基板300中超过该封装件预设平面尺寸P的部分。另在切割作业前或切割作业后，可在该基板300相对接置有芯片31的另一侧表面植设多个焊球35。
图4A是图3A至图3D的本发明中在基板模块片30上对应基板300上形成用于包覆半导体芯片的封装胶体33平面示意图，该封装胶体的平面尺寸M大于半导体封装件的平面预定尺寸P。请参阅图4B，该散热结构32中的散热片321形态可在沿该半导体封装件的平面尺寸P边缘形成内缩结构3210，以供后续切割作业时，减少切割工具的耗损。当然，若工艺许可，该散热片也无须形成内缩结构。也可如图4C及沿其4D-4D剖面线所示的图4D所示，该散热片321的顶面仅部分外露出该封装胶体33，其余部分则包覆在封装胶体33中，借以增加该散热片321与封装胶体33间的附着力。
还请参阅图4E，当接置在该基板300上的散热结构32的散热片321平面尺寸小于该半导体封装件的平面尺寸P时，在形成该半导体封装件的切割作业中，将切割到部分的支撑部322，而使部分的支撑部322遗留于该封装胶体33内。当然若该散热结构32的散热片321平面尺寸大于该半导体封装件的平面尺寸P时，则在进行切割作业时，该支撑部322全面移除于该封装胶体33外。
通过上述制法，本发明也提供一种散热型半导体封装件，其包括：基板300，该基板300具有第一表面及相对第二表面；至少一个半导体芯片31，其接置并电性连接至该基板300第一表面上；封装胶体33，其形成于该基板300第一表面上，以供包覆住该半导体芯片31，且该封装胶体33与基板300的侧边相互切平；以及包覆于该封装胶体33内的散热结构32，该散热结构32具有散热片321及自该散热片321周缘向下延伸的支撑部322，其中该散热片321形成于该半导体芯片31上方的封装胶体33中，以供其顶面外露出该封装胶体33，且该支撑部322的至少一部分是在形成该封装件时受切移除于该封装胶体33外。其中该散热结构32的散热片321顶面可全面或部分外露出该封装胶体33，而该散热片321的边缘则可形成有内缩结构3210，且该散热结构32的支撑部322可部分或全部移除于该封装胶体33外。此外，该基板300第一表面可接置无源组件39，而在该基板300第二表面上接置有焊球35。
实施例2
图5A至图5E是本发明的散热型半导体封装件的制法实施例2的剖面示意图。
如图5A所示，提供一基板400，该基板400的平面尺寸接近所要形成的半导体封装件的预定平面尺寸，并将半导体芯片41及无源组件49接置并电性连接至基板400上。该半导体芯片41除可以图标的倒装芯片方式外，也可通过打线方式电性连接至该基板400。
如图5B所示，提供预设有开口460的承载件46，以将该接置有半导体芯片41及无源组件49的基板400定位于该承载件46的开口460中，其中该开口460的平面尺寸大于该基板400的平面尺寸，以供该承载有芯片41的基板400嵌合定位于该对应开口460中，同时可在该基板400与该承载件46的下表面上贴置可封盖该承载件开口46与该基板400之间的间隙461的胶片47(Tape)，以同时定位该基板400并封盖该间隙461，该胶片47可为耐高温的高分子材料。其中该承载件46的材料则可为FR4、FR5、BT等有机绝缘材料，且该承载件46的开口460可为一个或多个，以供容置一个或多个承载有芯片的基板。再者，还可以多个小尺寸的胶片封盖该基板400上表面与该承载件46的间隙，以减省胶片材料的使用量，这些小尺寸胶片也可在完成封装模压后去除，此外，还可以点胶方式在该基板400与该承载件46间的间隙中填充满例如拒焊剂或环氧树脂等高分子材料的胶料，以同时定位该基板400并封盖该间隙。
如图5C所示，提供一散热结构42，该散热结构42包括散热片421及自该散热片421边缘向下延伸的支撑部422，该散热结构42借其支撑部422而接置于该承载件46上而非基板400上，且使该半导体芯片41及无源组件49容置于该散热结构42的散热片421下方，这样可避免散热结构42占用基板400供接置及电性连接半导体芯片41及无源组件49等电子元件的线路布局区，进而可提供这些电子元件最大的基板接置空间。
如图5D所示，进行模压工艺，在该基板400及承载件46上形成包覆该半导体芯片41、无源组件49及散热结构42的封装胶体43，并使该散热结构42的顶面外露出该封装胶体43，其中，该封装胶体43所覆盖的平面尺寸大于该散热结构支撑部422所围绕的平面尺寸，且该封装胶体43可填充至该基板400与承载件开口460间的间隙461中。
如图5E所示，接着移除该胶片47，并在该基板400上未设置芯片41的表面，也就是该基板400下表面上植接多个焊球45，使该芯片41电性连接至外界，以及沿该半导体封装件的预定尺寸(即约基板的平面尺寸)位置进行切割作业，借以移除该封装胶体43、散热结构42的支撑部422及基板400中大于该封装件预设尺寸的部分。
实施例3
图6是本发明的散热型半导体封装件实施例3的剖面示意图。本发明实施例3的散热型半导体封装件可利用上述实施例的制法获得，其中该散热片521具有内缩结构及其顶面是部分外露的特性，本实施例与上述实施例的主要差异在于，半导体芯片51是经打线作业通过多条焊线58电性连接至该基板500，使该半导体芯片51可以经多个植设于基板500底面的焊球55电性连接至外部装置。
实施例4
图7是本发明的散热型半导体封装件实施例4的剖面示意图。本发明实施例4的散热型半导体封装件与上述实施例大致相同，其中该散热结构62的散热片621具有内缩结构及顶面外露的特性，且主要差异在于，本实施例中是在散热结构62上朝该芯片61方向延伸形成一凸部620以增加封装件的散热效率。另外，在该散热结构62上也可选择性形成有粗糙化、槽沟化的结构，以增加封装件的散热效率。
实施例5
图8是本发明的散热型半导体封装件实施例5的剖面示意图。本发明实施例5的散热型半导体封装件与上述实施例大致相同，其主要差异在于，本实施例中是在半导体芯片71上接置有废芯片79，以增加封装件的散热效率。
实施例6
图9是本发明的散热型半导体封装件实施例5的剖面示意图。本发明实施例6的散热型半导体封装件与上述实施例大致相同，其主要差异在于，本实施例中是在基板800上形成包括多个芯片811，812的堆栈结构，以增加该封装件的电性功能。
另外，本发明上述不同的实施例所建构的散热型半导体封装件可按照实际设计需求进行选择组合。
因此，本发明的散热型半导体封装件及其制法主要是在完成置晶的基板上接置具有支撑部的散热结构，且该散热结构是以其支撑部而接置于该基板上半导体封装件的预设平面尺寸外，以避免占用基板可供接置及电性连接半导体芯片及无源组件等电子元件的线路布局区，进而可提供这些电子元件最大的基板接置空间，接着，将其上接有芯片及散热结构的基板容置于具有模穴的模具中，且该模穴的投影平面尺寸大于半导体封装件的预设平面尺寸，也就是使该模具用于夹压该散热结构的支撑部的部分位于该基板的线路布局区外侧，以避免模具压伤基板的线路，并在后续将封装树脂充填至该模穴中而形成包覆该半导体芯片的封装胶体，使该封装胶体的尺寸大于半导体封装件的预定尺寸，接着再利用切割作业移除该封装胶体、散热结构的支撑部及基板中尺寸大于该封装件预设尺寸的部分。
再者，本发明也可先将芯片接置并电性连接至平面尺寸接近于封装件尺寸的基板上，再将该基板定位于预设有开口的承载件中，以使散热结构的支撑部接置于该承载件上，避免占用基板可供接置及电性连接半导体芯片及无源组件等电子元件的有效接置区。
此外，由于本发明的封装件中，该散热结构的支撑部并未直接接置于该基板的线路布局区中，所以具有完整的空间可供设置多个半导体芯片及其它电子元件，从而提高封装件的电性功能，同时避免在封装模压工艺中因模具夹压散热结构而导致该散热结构支撑部压伤基板线路的问题，再者，在该散热结构上可朝该芯片方向延伸形成一凸部，或形成粗糙化、槽沟化的结构，或在该芯片上接置一废芯片(dummy die)以增加封装件的散热效率。

Claims (26)

1.一种散热型半导体封装件的制法，其特征在于，该制法包括：
提供包含有多个基板的基板模块片；
提供多个半导体芯片，将至少一半导体芯片接置并电性连接至该基板模块片的各该基板上；
提供多个散热结构，该散热结构包括散热片及自该散热片向下延伸支撑部，将各该散热结构借其支撑部而接置于各该基板上，使该半导体芯片容置于该散热片下方，其中该支撑部接置于该基板上位于该半导体封装件的预设平面尺寸外；
在各该接置有半导体芯片及散热结构的基板上形成包覆该半导体芯片及散热结构的封装胶体，该封装胶体的投影平面尺寸大于该半导体封装件的预设平面尺寸；以及
沿该半导体封装件的预定平面尺寸位置进行切割作业，借以移除该封装胶体、散热结构的支撑部及基板中超过该封装件预设平面尺寸的部分。
2.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该基板是以阵列方式排列及直条方式排列的其中一种。
3.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该半导体芯片是以倒装芯片及打线的其中一种方式电性连接至该基板单元。
4.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该散热片的顶面是部分及全面外露出该封装胶体的其中一种。
5.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该散热结构的支撑部是部分及全部移除于该封装胶体外的其中一种。
6.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该散热结构选择性形成有朝该半导体芯片凸出的凸部、粗糙化结构及槽沟化结构。
7.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该散热型半导体封装件中包括有多个半导体芯片，且这些半导体芯片是以堆栈方式接置于该基板上。
8.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该半导体芯片上接置有废芯片。
9.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该基板上还接置并电性连接有无源组件。
10.如权利要求1所述的散热型半导体封装件的制法，其特征在于，该散热结构的散热片在沿该半导体封装件的平面尺寸边缘形成有内缩结构。
11.一种散热型半导体封装件的制法，其特征在于，该制法包括：
将半导体芯片接置并电性连接至基板上，并将该接置有半导体芯片的基板定位于预设有开口的承载件中，其中该基板的平面尺寸接近于该半导体封装件的预定平面尺寸；
提供包括有散热片及自该散热片向下延伸支撑部的散热结构，并将该散热结构借其支撑部而接置于该承载件上，以将该半导体芯片容置于该散热片下方；
进行模压工艺，以在该基板及承载件上形成用于包覆该半导体芯片及散热结构的封装胶体，其中，该封装胶体所覆盖的平面尺寸大于该散热结构支撑部所围绕的平面尺寸；以及
沿该半导体封装件的预定尺寸位置进行切割作业，以移除该封装胶体及散热结构的支撑部中超过该封装件预设平面尺寸的部分。
12.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该基板定位于该开口中的方式是选择性在该基板与该承载件开口间的间隙中填充胶料及在该基板与该承载件上贴置至少一个封盖该开口的胶片，且该胶片可在封装模压程序后去除。
13.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该承载件的材料是选自由FR4、FR5、BT所组成的有机绝缘材料群组的一种。
14.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该基板是以单颗方式、阵列方式排列及直条方式排列的其中一种。
15.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该半导体芯片是以倒装芯片及打线的其中一种方式电性连接至该基板单元。
16.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该散热片的顶面是部分及全面外露出该封装胶体的其中一种。
17.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该散热结构的支撑部是部分及全部移除于该封装胶体外的其中一种。
18.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该散热结构选择性形成有朝该半导体芯片凸出的凸部、粗糙化结构及槽沟化结构。
19.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该散热型半导体封装件中包括有多个半导体芯片，且这些半导体芯片是以堆栈方式接置于该基板上。
20.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该半导体芯片上接置有废芯片。
21.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该基板上还接置并电性连接有无源组件。
22.如权利要求11所述的散热型半导体封装件的制法，其特征在于，该散热结构的散热片是在沿该半导体封装件的平面尺寸边缘形成有内缩结构。
23.一种散热型半导体封装件，其特征在于，该封装件包括：
基板，其具有第一表面及相对第二表面；
至少一个半导体芯片，其接置并电性连接至该基板第一表面上；
封装胶体，其形成于该基板第一表面上，以包覆该半导体芯片，且该封装胶体与基板的侧边相互切平；以及
散热结构，其包覆于该封装胶体内，该散热结构具有散热片及自该散热片周缘向下延伸的支撑部，其中该散热片形成于该半导体芯片上方的封装胶体中，以供其顶面外露出该封装胶体，而该散热片的边缘则形成有内缩结构，且该支撑部的至少一部分是在形成该封装件时受切移除于该封装胶体外。
24.如权利要求23所述的散热型半导体封装件，其特征在于，该基板第一表面上接置并电性连接有无源组件。
25.如权利要求23所述的散热型半导体封装件，其特征在于，该散热片的顶面是部分及全面外露出该封装胶体的其中一种。
26.如权利要求23所述的散热型半导体封装件，其特征在于，该散热结构的支撑部是部分及全部移除于该封装胶体外的其中一种。
CNB2005100842566A 2005-07-15 2005-07-15 散热型半导体封装件及其制法 Expired - Fee Related CN100466210C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100842566A CN100466210C (zh) 2005-07-15 2005-07-15 散热型半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100842566A CN100466210C (zh) 2005-07-15 2005-07-15 散热型半导体封装件及其制法

Publications (2)

Publication Number Publication Date
CN1897237A CN1897237A (zh) 2007-01-17
CN100466210C true CN100466210C (zh) 2009-03-04

Family

ID=37609699

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100842566A Expired - Fee Related CN100466210C (zh) 2005-07-15 2005-07-15 散热型半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN100466210C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881667A (zh) * 2012-10-08 2013-01-16 日月光半导体制造股份有限公司 半导体封装构造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155647A1 (en) * 2000-07-24 2003-08-21 Siliconware Precision Industries Co., Ltd.. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
WO2004032186A2 (en) * 2002-09-30 2004-04-15 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
CN1172369C (zh) * 2001-06-13 2004-10-20 矽品精密工业股份有限公司 具散热片的半导体封装件
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155647A1 (en) * 2000-07-24 2003-08-21 Siliconware Precision Industries Co., Ltd.. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN1172369C (zh) * 2001-06-13 2004-10-20 矽品精密工业股份有限公司 具散热片的半导体封装件
WO2004032186A2 (en) * 2002-09-30 2004-04-15 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly

Also Published As

Publication number Publication date
CN1897237A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
CN103811430B (zh) 层叠封装结构及其形成方法
CN101312162B (zh) 一种制造半导体器件的方法
CN101409266B (zh) 封装结构
EP2311084B1 (en) Flip chip overmold package
CN101165866B (zh) 一种集成电路封装体及其制造方法
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
CN101290914A (zh) 半导体器件及其制造方法
CN103681543A (zh) 倒装芯片封装的矩阵盖散热器
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
CN101118895A (zh) 具有内置热沉的半导体器件
CN103915405B (zh) 半导体器件和制造半导体器件的方法
US20070145548A1 (en) Stack-type semiconductor package and manufacturing method thereof
CN102903691A (zh) 半导体器件、封装方法和结构
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN104458101A (zh) 侧通气压力传感器装置
CN101179066B (zh) 芯片嵌埋式封装结构
CN106935559A (zh) 半导体封装
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
CN101101881A (zh) 散热型封装结构及其制法
US7573141B2 (en) Semiconductor package with a chip on a support plate
US20060292741A1 (en) Heat-dissipating semiconductor package and fabrication method thereof
CN100466210C (zh) 散热型半导体封装件及其制法
CN105990304A (zh) 芯片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304