CN100456267C - 监控控制器和PCI Express设备间信道数量的方法和装置 - Google Patents

监控控制器和PCI Express设备间信道数量的方法和装置 Download PDF

Info

Publication number
CN100456267C
CN100456267C CNB2005100694812A CN200510069481A CN100456267C CN 100456267 C CN100456267 C CN 100456267C CN B2005100694812 A CNB2005100694812 A CN B2005100694812A CN 200510069481 A CN200510069481 A CN 200510069481A CN 100456267 C CN100456267 C CN 100456267C
Authority
CN
China
Prior art keywords
controller
signal conditioning
conditioning package
link
pci express
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100694812A
Other languages
English (en)
Other versions
CN1808406A (zh
Inventor
须江智志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1808406A publication Critical patent/CN1808406A/zh
Application granted granted Critical
Publication of CN100456267C publication Critical patent/CN100456267C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

信息处理装置初始化后，MMB读出协商链路宽度寄存器中的值，并在RAM中存储该值。当接收到来自I/O桥的中断时，MMB再次该出协商链路宽度寄存器中的值，并将该值与存储在RAM中的值进行比较。当二值不同时，MMB发送消息到控制台并采取预定措施，例如将设备分离。

Description

监控控制器和PCI Express设备间信道数量的方法和装置
技术领域
本发明涉及用于监控控制器和PCI Express设备之间的信道数量的方法和装置。
背景技术
随着处理器处理速度的快速提高，需要各种用于处理器的接口从而以更高的速度进行工作。例如已经用于连接个人计算机中的处理器和各种设备的外部设备互连接口(PCI)具有大约133MB/秒的传输速率。但是，处理器的性能在此传输速率下并未得到充分的利用。因此，PCI逐渐被能实现更高传输速率的称为PCI Express的新接口所代替。
PCI Express采用串行接口而不是传统的并行接口。串行接口可提高处理速度，因为与并行接口不同，串行接口不需要对信号进行同步而且不易受噪声影响。PCI Express具有大约500MB/秒的传输速率。另外，通过使用多个串行接口，PCI Express可达到更高的传输速率。
图1的简图示出了由PCI Express连接的控制器和设备。二者之间的一对接口对被称为信道(lane)。控制器和PCI Express设备由一条或多条信道连接。
PCI Express的规范在“PCI Express Base Specification 1.0a”，PCI-SIG(URL：http://www.pcisig.com/specifications/pciexpress/base/)中有详细的描述。PCI Express确保与传统PCI的软件兼容性。即，传统PCI中使用的驱动器和操作系统(OS)也可类似地应用于PCI Express中，除非需要PCIExpress特有的功能。
但是，传统PCI不采用使用多条信道用于连接控制器和设备的思想。结果，传统驱动器和传统OS实际上的运行是不利的，即使当应当由两条信道连接到控制器的PCI Express设备仅由一条信道连接时。换句话说，驱动器和OS不能检测实际工作的信道数量的减少。因此在某些情况下，PCI Express设备并不如预期那样的工作。例如，存储设备不能达到该设备所需的高速。而且，如果系统在未检测到系统的一部分中的故障的情况下继续工作时，一系列故障可能导致严重的错误。
发明内容
本发明的目的在于至少解决传统技术中的问题。
根据本发明一个方面的一种信息处理装置包括：通过链路连接到PCIExpress设备的控制器；管理单元，所述管理单元确定当接收到来自所述控制器的中断时包括在所述链路中的第一信道数量是否等于在所述信息处理装置初始化时包括在所述链路中的第二信道数量，并且当所述第一信道数量不等于所述第二信道数量时，执行预定处理。
根据本发明另一方面的信息处理装置包括：通过一组多条串行线路而连接到设备的控制器；管理单元，所述管理单元确定当接收到来自所述控制器的中断时包括在所述组中的所述串行线路的第一数量是否等于在所述信息处理装置初始化时包括在所述组中的所述串行线路的第二数量，并且当所述第一数量不等于所述第二数量时，执行预定处理。
根据本发明另一方面的一种方法是用于监控通过一组多条串行线路而互连的控制器和设备之间的连接状态的方法。该方法包括：确定当接收到来自所述控制器的中断时包括在所述组中的所述串行线路的第一数量是否等于在初始化时包括在所述组中的所述串行线路的第二数量；以及当所述第一数量不等于所述第二数量时，执行预定处理。
结合附图阅读下面对本发明的详细说明，本发明的其它目的、特征和优点将变得很明显。
附图说明
图1的简图示出了由PCI Express连接的控制器和设备；
图2的方框图示出了根据本发明实施例的信息处理装置的结构；
图3的方框图示出了图2所示的I/O单元的结构；
图4的方框图示出了图3所示的控制寄存器的结构；
图5的方框图示出了图2所示的MMB的结构；
图6的方框图示出了由MMB执行的固件的结构；以及
图7和图8示出了信息处理装置的处理过程的流程图。
具体实施方式
下面参照附图详细说明本发明的示例性实施例。
图2的方框图示出了根据本发明实施例的信息处理装置。信息处理装置10包括具有处理器和存储器的系统板100到103、用于将各种PCIExpress设备连接到信息处理装置10的I/O单元200到203，以及用于将系统板100到103和I/O单元200到203相连接的交叉开关(XB)300。连接到交叉开关300的系统板和I/O单元的数量并不限于图2所示的4个。
管理板(MMB)400分别连接到系统板100到103、I/O单元200到203以及交叉开关300。MMB 400执行用于信息处理装置10的各种管理处理，例如监控系统板100到103和I/O单元200到203的连接状态。
由交叉开关300连接的系统板(或多个系统板)和I/O单元(或多个I/O单元)的组合称为“分区(partition)”。在图2中，一个分区由系统板100和I/O单元200形成，另一个分区由系统板101、102和I/O单元201、202形成。每个分区独立工作，并可由不同的操作系统控制。
I/O单元200到203具有相同的结构。图3的方框图示出了图2所示的I/O单元200的结构。I/O单元200包括用于通过转换在各种PCI Express设备和交叉开关300之间传输的信号，将各种PCI Express设备连接到交叉开关300的I/O桥210。I/O桥210连接到用于监控I/O桥210和交叉开关300之间的连接状态的MMB 400。I/O桥210还连接到设置在I/O单元200上的板上设备220(例如网络接口)、用于连接传统PCI设备的PCI桥230以及用于以扩展板的形式连接PCI Express设备的插槽240。
I/O桥210对应于图1所示的控制器。板上设备220、PCI桥230和插槽240分别通过PCI Express连接到I/O桥210。每个连接都被称为“端口(链路)”，其包括一个或多个信道。
I/O桥210包括多个控制寄存器211到213，其中的每个都对应于每个PCI Express设备。控制寄存器211到213具有相同的结构。图4的方框图示出了图3所示的控制寄存器211的结构。控制寄存器211包括多个控制寄存器211a到211g，它们可由MMB 400读或写。控制寄存器211a到211g被划分为两类。
链路状态寄存器211a、链路速度寄存器211b和协商链路宽度寄存器221c是用于通过PCI Express来连接设备的一部分寄存器。链路状态寄存器211a保持设备的连接状态。链路速度寄存器211b保持I/O桥210和设备之间的传输速率。协商链路宽度寄存器211c保持用于连接设备的信道数量。
在信息处理装置10初始化后，MMB 400读出协商链路宽度寄存器211c中的值，并将该值存储在RAM 420中。当接收到来自I/O桥210的中断时，MMB 400再次读出协商链路宽度寄存器211c中的值，并将该值与存储在RAM 420中的值进行比较。当二值不同时，MMB 400向控制台发送消息(用于通知信道数量减少的消息)，并采取预定措施，例如分离设备。
换句话说，即使驱动器和OS与PCI Express不兼容，信息处理装置10也可检测到信道数量的减少并针对此减少而采取适当措施。另外，上述功能可仅通过向MMB 400增加具有各种控制管理功能的小模块来实现。
另一方面，可用链路宽度寄存器211d、最大链路宽度寄存器211e、中断屏蔽寄存器211f以及错误状态寄存器211g被用于监控信道数量的减少。可用链路宽度寄存器211d保持设备在其规格上可使用的信道数量。最大链路宽度寄存器211e保持物理上可连接到I/O单元200的信道数量。
在信息处理装置10初始化之后，MMB 400将可用链路宽度寄存器211d中和最大链路宽度寄存器211e中较小的值和协商链路宽度寄存器211c中的值相比较。当这些值不等时，MMB 400传送消息到控制台并采取预定措施，例如停止系统的启动。
换句话说，当系统初始化时，MMB 400检查设备是否使用存储在可用链路宽度寄存器211d或最大链路宽度寄存器211e中的原始信道数量而进行连接。从而，即使驱动器和OS与PCI Express不兼容，也可避免系统使用减少了的信道数量进行启动和工作。可用链路宽度寄存器211d和最大链路宽度寄存器211e中的值可由管理员手工设置或由MMB 400自动设置。
中断屏蔽寄存器211f保持屏蔽值，用于当在端口中检测到错误时，确定是否产生到MMB 400的中断。错误状态寄存器211g保持对应于错误类型的位。如果中断屏蔽寄存器211f和错误状态寄存器211g中的值的逻辑与(AND)是非零的值，则产生到MMB 400的中断。
检测到中断时，MMB 400比较协商链路宽度寄存器211c的值和存储在RAM 420中的值。当这些值不同时(即信道数量减少)，MMB 400采取预定措施，例如将由在其中检测到错误的端口连接的设备分离。
系统继续工作，即使设备由于所述减少而被分离，除非设备对系统的工作来说是必不可少的。系统可通过连接普通设备到普通端口、设置MMB 400以及向分区添加包括端口的I/O单元而恢复到原始状态。当系统的工作继续时执行的系统的重配置被称为“动态重配置”。当执行动态重配置时，以和系统启动时相同的方式，初始化控制寄存器并且MMB 400检查信道数量是否减少。
图5的方框图示出了图2所示的MMB 400的结构。MMB 400包括CPU 410、RAM 420、网络控制器430、闪存440、实时时钟(RTC)450，以及彼此相连的SMBUS控制器460a到460e。
CPU 410执行存储在闪存440中的固件(计算机程序)。RAM 420临时存储由CPU 410使用的数据。网络控制器430是用于通过网络来与控制台交换各种信息的网络接口。
闪存440永久地存储由CPU 410执行的固件和各种设置。实时时钟450测量各种控制所需的时间。SMBUS控制器460a到460e是用于与由MMB 400控制的交叉开关300、系统板100到103以及I/O单元200到203交换信号的接口设备。
MMB 400在根据需要读/写RAM 420的数据的同时，执行存储在闪存440中的固件并执行各种处理。MMB 400通过SMBUS控制器460a到460e来与系统板100到103、I/O单元200到203以及交叉开关300交换信号，从而控制这些设备的连接状态。
图6的方框图示出了由MMB执行的固件的结构。固件500包括智能平台管理计划(IPMI)510和用户定义模块520。IPMI 510是用于管理例如服务器的信息处理装置的标准固件。用户定义模块520是由各个信息处理装置的供应商添加的固件，用于补充和扩展IPMI 510的功能。
用户定义模块520包括多个模块例如分区控制器521、时间表控制器522以及固件更新模块523。分区控制器521是用于通过交叉开关300将系统板和I/O单元连接起来以形成分区的模块。分区控制器521还监控信道数量的减少，并且当检测到减少时采取措施。时间表控制器522是用于根据预先设置的时间表来自动启动各种处理的模块。固件更新模块523是用于更新固件的模块。
图7和图8的流程图示出了图2所示的信息处理装置10的处理过程。如图7所示，当系统启动时(步骤S201)，启动基本输入/输出系统(步骤S202)并由诊断程序执行上电自检(POST)(步骤S203)。正常完成POST后，启动OS(步骤S204)，系统进入正常工作状态(步骤S205)。
系统启动后(步骤S101)，MMB 400待机以完成POST(步骤S102)。当从系统通知POST的结果时，MMB 400检查PCI Express是否正常地初始化。如果MMB 400发现有未正常完成初始化的端口并且信道数量减少(步骤S103的“否”)，则MMB 400发送消息到控制台然后停止系统。
如果PCI Express端口的初始化正常完成(步骤S103的“是”)，则MMB 104从协商链路宽度寄存器211c读出各个端口的连接信道信息，并将连接信道信息存储在MMB 400的RAM 420中(步骤S104)并进入系统监控状态(步骤S105)。
当处于系统监控状态的MMB 400从硬件(例如I/O单元)或软件(例如OS)接收到发生错误的通知时(步骤S106)，MMB 400从协商链路宽度寄存器211c读出各端口的连接链路信息，并将其与存储在RAM420中的信道数量进行比较(步骤S107)。当MMB 400发现任意一个端口中的信道数量改变时(步骤S108的“是”)，MMB 400分离该端口并通知系统该端口被分离(步骤S109)。MMB 400发送错误信息到控制台(步骤S110)，然后返回系统监控状态。
系统接收所述通知并认识到端口的分离以执行必要的处理(步骤S206)。系统继续工作状态。
图8的流程图示出了当系统通过动态重配置而恢复时，由信息处理装置10执行的操作。在信道数量减少的同时，系统工作(步骤S401)。管理员安装替代的I/O单元并且从控制台指示MMB 400并入一个端口，从而执行动态重配置。
MMB 400接收到来自管理员的指令后，打开一个新I/O单元，并执行与系统启动时的处理相同的初始处理(步骤S301)。MMB 400设置用于新I/O单元和交叉开关300的分区号(步骤S302)。然后，MMB 400对交叉开关300执行设置以激活从新I/O单元的数据接收(步骤S303)，并对新I/O单元执行设置以激活向交叉开关300的数据发送(步骤S304)。
随后，MMB 400通知OS并入了新I/O单元(步骤S305)。OS接收通知并执行端口并入处理，以使新I/O单元进入工作状态(步骤S402)。这样，系统工作在端口被恢复的状态(步骤S403)。
如上所述，当信道数量减少时，信息处理装置10可通过MMB 400来适当地处理所述减少，即使驱动器和OS与PCI Express不兼容。
根据本发明，信道数量被监控并且当该数量减少时，由硬件采取适当的措施，即使驱动器和OS与PCI Express不兼容。
而且，存储连接到PCI Express接口的设备原先应当连接的信道数量，并且当系统启动时，检查设备是否使用所存储的信道数量进行连接。这样，可以防止系统使用减少了的信道数量启动。
而且，PCI Express接口的控制器将故障通知给系统管理设备。因此，系统管理设备可检测PCI Express接口的故障例如信道数量的减少，即使驱动器和OS未将故障通知给系统管理设备。
而且，即使当信道数量减少时，系统也可继续工作。因此可灵活地执行系统的操作和维护。
而且，可以在系统继续工作的状态下，并入用于具有减少了的信道数量的控制器的替代控制器。因此可灵活地执行系统的操作和维护。
而且，存储连接到PCI Express接口的设备原先应当连接的信道数量，并且当并入替代性控制器时，检查所述设备是否使用所存储的信道数量进行连接。因此，可防止系统使用减少了的信道数量工作。
虽然为了完整和清晰的公开而参照具体实施例描述了本发明，但是权利要求并不应因此受到限制，而是应被理解为体现了所有本领域的技术人员可能想到的落在此处列出的基本教导范围内的修改和替代性构造。

Claims (8)

1.一种信息处理装置，包括：
控制器，所述控制器通过链路而连接到PCI Express设备；
管理单元，所述管理单元确定当接收到来自所述控制器的中断时包括在所述链路中的第一信道数量是否等于在所述信息处理装置初始化时包括在所述链路中的第二信道数量，以及当所述第一信道数量不等于所述第二信道数量时，执行预定处理。
2.如权利要求1所述的信息处理装置，其中在初始化时，所述管理单元确定所述第一信道数量是否等于原始包括在所述链路中的第三信道数量，并当所述第一数量不等于所述第三数量时执行预定处理。
3.如权利要求1所述的信息处理装置，其中当在所述PCI Express设备中发生故障时，所述控制器产生所述中断。
4.如权利要求1所述的信息处理装置，还包括可电连接到所述控制器以及可从所述控制器断开的开关，其中
所述管理单元使所述开关与通过如下链路被连接到所述PCI Express设备的控制器断开连接，在所述链路中，所述第一信道数量被确定为不等于所述第二信道数量。
5.如权利要求4所述的信息处理装置，其中当所述管理单元被通知安装了针对与所述开关断开连接的控制器的替代控制器时，所述管理单元将所述开关连接到所述替代控制器以执行动态配置。
6.如权利要求5所述的信息处理装置，其中所述管理单元确定包括在所述替代控制器用来连接到所述PCI Express设备的链路中的第一信道数量是否等于原始包括在所述链路中的第三信道数量，并当所述第一数量不等于所述第三数量时执行预定处理。
7.一种信息处理装置，包括：
控制器，所述控制器通过一组多条串行线路而连接到设备；
管理单元，所述管理单元确定当接收到来自所述控制器的中断时包括在所述组中的所述串行线路的第一数量是否等于在所述信息处理装置初始化时包括在所述组中的所述串行线路的第二数量，以及当所述第一数量不等于所述第二数量时，执行预定处理。
8.一种用于监控通过一组多条串行线路而互连的控制器和设备之间的连接状态的方法，包括：
确定当接收到来自所述控制器的中断时包括在所述组中的所述串行线路的第一数量是否等于在初始化时包括在所述组中的所述串行线路的第二数量；以及
当所述第一数量不等于所述第二数量时，执行预定处理。
CNB2005100694812A 2005-01-18 2005-05-09 监控控制器和PCI Express设备间信道数量的方法和装置 Expired - Fee Related CN100456267C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005010821A JP4558519B2 (ja) 2005-01-18 2005-01-18 情報処理装置およびシステムバス制御方法
JP010821/2005 2005-01-18

Publications (2)

Publication Number Publication Date
CN1808406A CN1808406A (zh) 2006-07-26
CN100456267C true CN100456267C (zh) 2009-01-28

Family

ID=36190421

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100694812A Expired - Fee Related CN100456267C (zh) 2005-01-18 2005-05-09 监控控制器和PCI Express设备间信道数量的方法和装置

Country Status (5)

Country Link
US (1) US20060161714A1 (zh)
EP (1) EP1681632A3 (zh)
JP (1) JP4558519B2 (zh)
KR (1) KR100725080B1 (zh)
CN (1) CN100456267C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US8332560B2 (en) * 2005-07-11 2012-12-11 Dell Products L.P. System and method for identifying inoperable connection points in a storage enclosure
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
CN100382064C (zh) * 2005-12-19 2008-04-16 威盛电子股份有限公司 状态协调方法
JP5076400B2 (ja) * 2006-08-16 2012-11-21 富士通株式会社 データ処理システムおよび情報処理装置
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
JP5151500B2 (ja) * 2008-01-18 2013-02-27 日本電気株式会社 コンピュータシステム、障害処理方法および障害処理プログラム
JP5217939B2 (ja) * 2008-11-17 2013-06-19 日本電気株式会社 拡張カード、障害診断処理方法、情報処理装置及び障害診断処理プログラム
EP2407889A1 (en) * 2009-03-10 2012-01-18 Fujitsu Limited Transmission/reception device, transmission device, reception device, and data transmission/reception method
JP5359410B2 (ja) * 2009-03-12 2013-12-04 日本電気株式会社 障害対応システムおよび障害対応方法
JP5573118B2 (ja) * 2009-11-18 2014-08-20 日本電気株式会社 ディスクアレイ装置の故障診断システム、故障診断方法、故障診断プログラムおよびディスク装置
JP2011258055A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 情報処理システム及び情報処理システムの障害処理方法
WO2012023198A1 (ja) * 2010-08-19 2012-02-23 富士通株式会社 バス制御装置及びバス制御方法
CN103646001B (zh) * 2013-12-12 2016-07-06 北京经纬恒润科技有限公司 Dma数据传输控制方法及系统
JP6264155B2 (ja) 2014-03-31 2018-01-24 富士通株式会社 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
WO2015149293A1 (zh) 2014-04-02 2015-10-08 华为技术有限公司 一种PCIe链路故障的处理方法、设备及系统
JP6298030B2 (ja) 2015-10-28 2018-03-20 ファナック株式会社 低レイテンシと高スループットのデータ通信を両立するモータ制御装置
TWI810886B (zh) * 2022-04-11 2023-08-01 大陸商星宸科技股份有限公司 資料傳輸控制裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256700B1 (en) * 1999-03-30 2001-07-03 Dell Usa, L.P. Bus/port switching system and method for a computer
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations
US20040088469A1 (en) * 2002-10-30 2004-05-06 Levy Paul S. Links having flexible lane allocation

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58176726A (ja) * 1982-04-09 1983-10-17 Toshiba Corp バス障害検出装置
JPH0449461A (ja) * 1990-06-19 1992-02-18 Fujitsu Ltd バスロック解除方式
US5774640A (en) * 1991-10-21 1998-06-30 Tandem Computers Incorporated Method and apparatus for providing a fault tolerant network interface controller
JP2692472B2 (ja) * 1991-12-24 1997-12-17 日本電気株式会社 データ転送制御システム
CA2064541C (en) * 1992-03-31 1998-09-15 Thomas A. Gray Cycling error count for link maintenance
JP3397861B2 (ja) * 1993-11-29 2003-04-21 株式会社エフ・エフ・シー プロセス制御装置
US5933614A (en) * 1996-12-31 1999-08-03 Compaq Computer Corporation Isolation of PCI and EISA masters by masking control and interrupt lines
JPH1185644A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 冗長構成システムの系切替制御方法
KR100293950B1 (ko) * 1998-01-22 2001-08-07 윤종용 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법
US6330656B1 (en) * 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
JP2000293443A (ja) * 1999-04-09 2000-10-20 Nec Eng Ltd データ転送システム及びそれに用いるデータ転送方法
US6505317B1 (en) 2000-03-24 2003-01-07 Sun Microsystems, Inc. System and method for testing signal interconnections using built-in self test
JP2001298482A (ja) * 2000-04-13 2001-10-26 Nec Corp 分散型障害回復装置及びシステムと方法並びに記録媒体
US6658478B1 (en) * 2000-08-04 2003-12-02 3Pardata, Inc. Data storage system
US7035202B2 (en) * 2001-03-16 2006-04-25 Juniper Networks, Inc. Network routing using link failure information
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
US7464307B2 (en) * 2003-03-25 2008-12-09 Intel Corporation High performance serial bus testing methodology
JP4492035B2 (ja) 2003-04-21 2010-06-30 日本電気株式会社 データ処理装置
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7440396B1 (en) * 2003-11-24 2008-10-21 Cisco Technology, Inc. Determining the position of a bad link
US7293127B2 (en) * 2004-01-15 2007-11-06 Ati Technologies, Inc. Method and device for transmitting data using a PCI express port
US7844767B2 (en) * 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link
US7174412B2 (en) * 2004-08-19 2007-02-06 Genesys Logic, Inc. Method and device for adjusting lane ordering of peripheral component interconnect express
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
KR100853290B1 (ko) * 2004-12-14 2008-08-21 엘지전자 주식회사 휴대용 기기의 버스제어방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256700B1 (en) * 1999-03-30 2001-07-03 Dell Usa, L.P. Bus/port switching system and method for a computer
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations
US20040088469A1 (en) * 2002-10-30 2004-05-06 Levy Paul S. Links having flexible lane allocation

Also Published As

Publication number Publication date
US20060161714A1 (en) 2006-07-20
EP1681632A3 (en) 2006-12-06
CN1808406A (zh) 2006-07-26
KR100725080B1 (ko) 2007-06-08
EP1681632A2 (en) 2006-07-19
JP4558519B2 (ja) 2010-10-06
JP2006201881A (ja) 2006-08-03
KR20060083837A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
CN100456267C (zh) 监控控制器和PCI Express设备间信道数量的方法和装置
US5764882A (en) Multiprocessor system capable of isolating failure processor based on initial diagnosis result
KR100968641B1 (ko) 점-대-점 링크 협의 방법, 디바이스, 집적 회로 및 전자시스템
EP0962867A2 (en) Variable computer slot configuration for multi-speed bus
CN1130645C (zh) 用计算机登记外围设备的方法及其计算机系统
CN1909559B (zh) 基于快速外围组件互连的接口板及其切换主控板的方法
CN116450549A (zh) 安全数字卡的方法、闪存控制器以及电子装置
US6216196B1 (en) System and method for multiple device drivers to arbitrate for a single device
US6883055B2 (en) Hot swap method
CN112000501A (zh) 一种多节点分区服务器访问i2c设备的管理系统
US20090077275A1 (en) Multiple I/O interfacing system for a storage device and communicating method for the same
CN100542105C (zh) 多处理器系统中系统状态获取的方法及装置
CN101247412B (zh) 双通道检测物理层/介质访问控制层状态的装置及方法
JPH0449181A (ja) エレベータの群管理制御装置
CN101387993A (zh) 对计算机系统中的设备进行动态资源配置的方法及系统
US20090177807A1 (en) Reset method for application specific integrated circuits (asic)
CN102201959A (zh) 基板管理控制器的网络接口系统
US20020087749A1 (en) Computer system, CPU and memory installed apparatus, and input/output control apparatus
CN103135728A (zh) 电源开机控制方法及其系统
CN115408240A (zh) 一种冗余系统主备方法、装置、设备及储存介质
US6636921B1 (en) SCSI repeater circuit with SCSI address translation and enable
CN115473749A (zh) 基于单片机控制实现网卡bypass功能的方法及电路
CN112799991A (zh) Pcie交换芯片
CN111258763A (zh) 一种服务器系统及服务器系统的控制方法和装置
EP1222543B1 (en) Method and device for improving the reliability of a computer system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20180509