CN100448263C - 具有快速读取周期的图像传感器 - Google Patents

具有快速读取周期的图像传感器 Download PDF

Info

Publication number
CN100448263C
CN100448263C CNB200480007619XA CN200480007619A CN100448263C CN 100448263 C CN100448263 C CN 100448263C CN B200480007619X A CNB200480007619X A CN B200480007619XA CN 200480007619 A CN200480007619 A CN 200480007619A CN 100448263 C CN100448263 C CN 100448263C
Authority
CN
China
Prior art keywords
electrode
register
array
transfer
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200480007619XA
Other languages
English (en)
Other versions
CN1762150A (zh
Inventor
皮埃尔·弗雷伊
蒂埃里·利戈扎特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spy Encourages Da Yituwei Semiconductors Ltd Co
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of CN1762150A publication Critical patent/CN1762150A/zh
Application granted granted Critical
Publication of CN100448263C publication Critical patent/CN100448263C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713Transfer or readout registers; Split readout registers or multiple readout registers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

本发明涉及一种图像传感器,包括具有N行K列图像点的图传感器阵列,以及设置在K列的自由端的读取寄存器(RL)。为了提高阵列的读取速度,本发明包括甚至在垂直偏移信号从一行向下一行继续时,也可以继续水平转移到读取寄存器(切换相位phiL1,phiL2),而在列与水平寄存器之间的传送端口(TR)打开期间不再继续水平转移。在这种方式下,清空水平读取寄存器的时间占有为每个垂直转移步骤保留的时间,而不是将所述时间相加。对每一行重复时间上的增益,并且所述增益随着行数的增加而增加。本发明也包括提供用于限制列转移开关对读取来自读取寄存器的输出电荷的影响的装置。

Description

具有快速读取周期的图像传感器
技术领域
本发明涉及电子图像传感器,更特别的是,本发明涉及包括大型图像捕获阵列(几千行和几千列图像点)的传感器。
背景技术
大面积阵列带来一个特殊问题,就是读取记录在该阵列中的图像所需的时间问题:所述阵列必须逐行清空至设置在该阵列的多列末端的读取寄存器中,直到所有行都被清空为止;但是,在卸载阵列的一行到寄存器中与卸载下一行之间,该寄存器的内容必须通过将其逐步清空到设置在该寄存器末端的读取电路中来进行读取。
为了获得足够高的帧率(例如,典型的视频图像的帧率在每秒30个图像),所述读取寄存器必须以极其高的帧率工作,同时,列转移阶段不能太长。
为了提高其性能,已经提出将阵列水平和垂直地分成两部分,从而成为四个象限,并且将各个读取寄存器设置在每个象限的列的自由端。因此存在四个读取寄存器,并且对每个寄存器的限制是对应于缩小尺寸的阵列的限制。
即使是使用了这种配置,也不一定就足够了,可能希望加快读取图像的过程。
所述寄存器还可以提供有中间输出,而代替在该寄存器末端所具有的单个输出,但是这会导致额外的拓扑结构设计限制以及对寄存器不同输出的多路复用限制。
发明内容
本发明旨在提出一种简单的改进读取速度的解决方案,此外其还可以与刚刚呈现的解决方案(多个寄存器以及具有多个输出的寄存器)结合使用。
为了说明本发明,回顾在常规的图像传感器中:
-图像捕获阵列的列每一个都被组织成列电荷转移寄存器,用于逐步将图像点的电荷从每一列内的一行转移到另一行,每一级列寄存器对应于一个图像点;
-每一级列寄存器包括几个电极(对于常规的阵列典型的为四个电极);从一级到下一级的列电荷转移,与从最后一行向读取寄存器的转移一起在来自垂直扫描计时时钟的几个连续的时钟脉冲期间内执行;该时钟脉冲对应于各级电极的控制信号,同秩的所有阵列行的电极同步;
-在图像捕获阵列点的最后一行以及位于阵列的列末端的读取寄存器之间,存在转移电极,其与列转移同步控制,以便与电荷从阵列的其余部分中的一行到下一行前进的同时将电荷从最后一行卸载到所述读取寄存器中;
-在两个连续的列电荷转移之间,在水平扫描计时时钟的控制下,时间允许沿着一行连续清空读取寄存器的所有级;水平扫描计时时钟的频率,对于沿着一行转移来说,比用于列转移的垂直扫描计时时钟的频率要高。
水平和垂直扫描率都不能超过由电极的寄生电容和电阻以及放大器的功率指示的特定值,所述放大器在高电平与低电平之间切换应用至所述电极的电位。读取寄存器控制信号,以水平扫描率计时,驱动非常小的电极(水平寄存器的电极),从而扫描速度较高。但是,由于放大器需要同步驱动N个电极(用于阵列的N行)这一事实,垂直扫描计时时钟较慢,所述N个电极的寄生电阻和电容由于这些电极中每个都占用了阵列的整个宽度,因此较大。
附图1以简化的形式示出了常规的用于图像捕获阵列的读取周期时序图,该阵列的列布置在每行具有四个电极的转移寄存器中,并且其中电荷从点的一行转移到下一行使用基本周期T0的垂直扫描计时时钟的十个脉冲。在十个脉冲期间的传送对于工作在MPP(多脚相位)模式每级具有四个电极的寄存器来说是常规的。其他使用可变量电极以及可变量时钟使列电荷转移前进一行的模式也是可行的。
所述时序图的第一行表示来自垂直扫描计时时钟的脉冲,其周期为T0。后面四行表示一个阵列行的四个连续电极的控制信号phi1,phi2,phi3,phi4。各行中所有同秩的电极由相同的信号控制,换句话说,任意行的第一电极(秩1)由信号phi1控制,任意行的第二电极(秩2)由信号phi2控制,对于信号phi3和phi4也是相同的,其分别控制所有第三电极和所有第四电极。
所述时序图的第六行表示电极的控制,称为转移电极,位于所述阵列点的最后一行与水平读取寄存器之间。该转移电极由控制信号phiTR控制,该信号用于与从一行到另一行的电荷的垂直转移同步,周期性地降低由列与读取寄存器之间的该电极所产生的势垒;该势垒的降低使得电荷从最后一行卸载到所述寄存器中,在其之后,在所述读取寄存器的水平转移将持续的整个时间内,所述势垒到脉冲phiTR结尾又被升高(开始低电平)。信号phiTR通常与phi1相同。
所述时序图的第七行表示比T0短很多的周期TL的水平扫描计时脉冲,因为读取寄存器可以沿一行执行比列电荷转移快很多的电荷转移。对于1000行1000列的阵列来说,这些周期对于T0来说是2微秒的量级,对于TL来说是25毫微秒的量级,其没有附于图1中。
所述时序图的第八和第九行对称地表示了用于控制水平寄存器(常规的为每级寄存器具有两个电极的两相寄存器)的两个信号phiL1和phiL2;这些信号的切换通过具有周期TL的时钟计时;信号phiL1和phiL2在一行的整个垂直转移阶段期间被中断,在本例中其持续大约20微秒;接着,对于新的水平转移随后将恢复所述信号。
因此将会理解到,一方面,如果在阵列中存在K列要读取(对应于K级水平读取寄存器),为了清空水平寄存器,水平转移信号phiL1和phiL2被激活K次;然后,建立一连串脉冲phi1,phi2,phi3,phi4,phiTR,例如附图1所示的,以便转移阵列的新的一行到读取寄存器中;然后,通过K次激活信号phiL1和phiL2来清空所述读取寄存器。
如果阵列中存在N行,则该过程重复N次。最后,该阵列将被完全读取,可以进行新的图像的接收。
为了提高阵列的读取速度,本发明提出即使是在用于从一行向另一行转移的垂直信号是有效的时候,也可以继续向所述读取寄存器水平转移,然而在列与水平寄存器之间的传送端口打开时不再继续水平转移。因此,用于转移水平读取寄存器的时间与为每个垂直转移步骤保留的时间重叠,而不是将这些时间相加在一起。对每一行重复时间上的增益,行数越高,所述增益将更加显著。
因此,本发明的主题是一种图像传感器,包括:具有N行K列图像点的图像捕获阵列;设置在K列自由端的读取寄存器(RL),以及用于利用阵列的最后一行与读取寄存器之间的转移电极(TR)从一行向另一行以及从最后一行向读取寄存器转移对应于图像点的电荷的装置,每行图像点包括若干同步激活、秩为1到p的电极(E1,E2,E3,E4),使得所有行中相同秩j(j=1到p)的电极由同一周期控制信号(phi1,phi2,phi3,phi4)激活,秩为p的电极是在相同行的电极中最接近于所述读取寄存器的电极,提供控制读取寄存器的装置,用于执行从所述寄存器向读取电路(DL,AMP)的电荷的转移,用于在所述转移电极(TR)下的势垒降低时中断该转移,以及用于随后恢复该转移,该图像传感器的特征在于:设置所述控制装置,使得一方面在行电极没有经历任何电位电平切换时,以及另一方面,在秩为j=1到j=p中至少一个的电极在列电荷转移操作期间经历电位电平切换时间的一部分期间,执行电荷转移。
根据本发明,在秩为j=1到p的各个电极经历切换操作的整个时间期间(除了在转移电极以下的势垒被降低的时间期间之外),可以继续通过所述读取寄存器转移。甚至可以在在秩为1的阵列的电极处于高电位电平的部分时间内继续通过读取寄存器转移,只要用于在阵列与读取寄存器之间转移的电极,接收到授权在比上升到秩为1的电极的高电位的时间短的时间内,从阵列向寄存器转移电荷的命令。应用到电极的高电位为定义势垒的降低或在该电极以下的势阱的产生的电位;低电位为增加势垒或使形成在所述电极下的势阱的基数再次上升的电位。
因此最好是转移电极受控制信号控制,该控制信号与控制秩为1的电极的控制信号不同(但是其在秩为1的电极处在高电位时开始和结束)。
与转移电极相邻的阵列的最后一行中的秩为p的的电极可以具有比秩为p的阵列的其它电极大的表面区域,以便能够存储此电极下的所有电荷。同时最好是其由与控制相同秩p的其他电极的信号独立的信号控制。该电极与转移电极最好以比阵列的其他行电极低的电阻率构造(实际上,它们由利用一层铝对折的多晶硅构成),以便允许高速控制。
最后,所述读取寄存器的输出通向读取电路,原则上该读取电路包括电荷/电压转换器(实际上由从寄存器采集电荷的简单读取二极管构成),和在与阵列相同的集成电路芯片(由硅构成)上构成的放大器,并且根据本发明提出至少所述放大器最好物理上配置成与集成电路衬底的主体分隔。实际上,当切换N行p个电极的阵列时,该集成电路衬底的主体易于遭受电位上的变化,并且这些衬底的电位变化将是不利的,它们在从寄存器读取电荷时会被转发给所述读取电路。
因此,提供了用于在阵列行电极的电位电平切换期间抵消放大器上的硅的电位变化的影响的装置。这些装置包括,例如在与所述阵列的电极相同的衬底面上形成的电极,该电极围绕所述放大器,以及用于连接该电极到固定的地电位的装置。这些抵消装置还可以包括在放大器周围的硅中的沟槽,以及用于连接由该沟槽围绕的部分衬底到固定的地电位的装置。
本发明对于具有超大量行和列的大号阵列来说特别有利,因为在此情况下电容耦合是非常大的,并且特别是那些阵列工作在MPP型电荷集成模式下,该模式为低噪声模式。
附图说明
本发明的其他特征和优点在阅读以下详细说明之后将变得更为清晰,所述说明参照附图提出,附图中:
-附图1,以上已经描述过,表示用于常规图像捕获阵列的电荷转移时序图;
-附图2表示根据本发明的图像捕获阵列;
-附图3以横截面回顾阵列的行电极的结构;
-附图4表示附图2中阵列的电荷读取时序图。
具体实施方式
附图2表示图像捕获阵列的局部视图,示意性地示出了阵列的最后两行N-1和N、用于在最后一行的最后电极与水平读取寄存器RL之间转移的电极TR。所述读取寄存器的输出通向读取电路,该读取电路原则上包括读取二极管DL和放大器AMP。该读取二极管与周期重置的晶体管相关,用作电荷/电压转换器,以便将随着逐步前进通过读取寄存器被送入到所述二极管中的每个电荷包转换成与所述电荷成比例的电压电平。
在所示的例子中,每行包括秩为j=1到j=4的四个平行电极,其分别为E1,E2,E3和E4,按从离读取寄存器最远到最近的顺序。
在两个连续列电荷转移操作期间,这些电极遭受固定电位,允许局部电荷存储在行列交叉点的每个图像点上。典型地,(设计成工作在MPP模式下的阵列)应用到一行的四个电极的电位为电极E1上的低电位,与它们在电极E2,E3和E4上的相同,但是N型掺杂硅的表面层内部的电位比电极E1以下的电位稍低,在所述表面层内部存储并传播电荷;这样,在两个连续行的电极之间,在电极E2,E3,E4下产生一个浅而宽的势阱,在该势阱内部在行列交叉点的电荷保持在区分两个基本的列转移步骤的时间间隔内累积。
附图3表示常规的阵列的列末端的物理结构沿着列的横截面图,具有P型硅10衬底和N-型表面层,在电极E1和转移电极TR下比在电极E2,E3,E4以下掺杂少,以便在所有电极下为相同的电位电平产生电极E1和TR下的势垒,其保持存储在所有电极E2,E3,E4下,或寄存器RL中的电荷。此外还回想到正电位高电平产生较深的势阱,对于负电荷,产生低电平。
所述列通过物理势垒区分(氧化和/或负掺杂区),其使存储在各列中的负电荷包隔离。
在基本的转移操作期间(从一行到下一行转移电荷),应用连续的电位切换操作,其对于相同秩的阵列各行的所有电极来说是相同的,以便逐步产生从一行(例如行N-1)的电极E2,E3,E4转移电荷到下一行(行N)的电极E2,E3,E4。各个电极E1,E2,E3,E4的控制信号phi1,phi2,phi3,phi4在附图4的时序图上示出。这些信号通过逻辑高和低电平示意性地表示。在电极以下阵列的硅内部产生的电位电平没有示出,以避免使附图复杂化;将会理解到这些电位电平取决于应用到所述电极的电位电平并依靠电极以下的硅的掺杂。在常规的工作在MPP模式下的阵列的情况下,在电极E2,E3和E4以下产生势阱,并且通过电极E1围绕该势阱产生势垒,同时所述四个电极的电位都在低电平。
附图4的时序图示出了:
-在其左手侧,其中不存在信号phi1到phi4的任何切换、区分两个连续的列电荷转移操作的等待阶段;
-在其中间部分,对应于从一行到下一行以及从最后一行向读取寄存器转移电荷的步骤的信号phi1到phi4的切换;
-以及,在其右手侧,等待从一行到下一行转移电荷的新的步骤的另一个周期。
在所使用的MPP阵列的例子中,从一行到下一行转移电荷的步骤持续周期T0的基本时钟的十个周期;信号phi1到phi4通过序列发生器产生,序列发生器未示出,其按该时钟T0的节律工作。周期T0对于可以以1/30秒输送图像的1000行的阵列来说典型地大约为2微秒。
附图4中的时序图还示出了用于最后一行N的电极E4与读取寄存器RL之间的传送端口TR的控制信号phiRT。常规上来说,传送端口由与阵列的电极E1相同的信号phi1控制。但是,在根据本发明的阵列中,最好提供用于控制该电极的独立的控制信号phiTR;该信号phiTR几乎连续的降低在转移电极TR以下产生的势垒(阵列的列与读取寄存器之间的势垒);信号phiTR在高电平花费的时间,最好比信号phi1的持续时间短,在所述时间内降低所述势垒;所述转移电极还受不是源自驱动电极E1的放大器的信号控制,即使是脉冲phiTR等同于脉冲phi1。在脉冲phiTR处在高电平的时间内,电荷可以从最后一行向读取寄存器RL流入。
通常构造读取寄存器,具有每个阵列列一级,每级两个电极,以及反相的两个信号,phiL1和phiL2,用于控制这些电极。电荷最初在一个电极(在所描述的例子中为受信号phiL1控制的电极,这就是为什么phiL1在脉冲phiTR的持续时间内处在高电位电平的原因)下堆卸;然后,当读取寄存器在读模式下被激活时,电荷逐步水平移动到下一个电极下(向附图2的右侧),与相位phiL和phiL2的交替切换同步,直到它们到达读取电路。
读取寄存器输出端的读取电路常规上包括电荷/电压转换器和电压放大器;该转换器一方面由读取二极管DL构成,周期性到达的电荷以读取寄存器的前进速度流入该读取二极管中,另一方面,由用于在每次读操作之后重置该二极管的电位的电路构成。
读取寄存器前进的速度(相位phiL1和phiL2的切换速度)由比T0短很多的周期TL时钟定义,并且需要两个时钟脉冲TL使电荷前进一级,读取寄存器原则上为两相寄存器。
在从列向读取寄存器转移电荷期间,水平向读取寄存器转移电荷被中断,为此,停止用于控制寄存器的信号phiL1和phiL2。然而,常规上信号phiL1和phiL2在相位phi1到phi4(MPP模式下的10个时钟脉冲T0)的整个切换时间内都被停止(参见附图1),根据本发明提出,仅在比降低转移电极TR以下的势垒的持续时间,换句话说,脉冲phiTR处在高电平的持续时间,短的时间周期内停止相位phiL1和phiL2的切换。该持续时间为周期T0的1到3倍,或在极端情况下最大为T0的5倍,其中脉冲phiTR的持续时间等于相位phi1的持续时间。
在现有技术中,水平转移的中断对于2微秒的周期T0可能持续大约20微秒。在根据本发明的阵列中,水平转移被中断可能限制到4到10微秒的时间内。
作为一个例子,对于1000列以12.5毫微秒的水平计时周期,从而每个水平转移步骤25毫微秒,水平寄存器RL的卸载花费25微秒。在垂直转移时转移一个阵列行对于T0=2微秒的垂直时钟周期来说大约花费20微秒。
总的来说,如果在列转移时水平读取时间和行增量时间被加在一起,则读取一行的周期时间花费45微秒。利用本发明,通过限制水平转移被中断的时间到2T0,或稍微多一些,即大约4到5微秒,则得到总的周期时间25+5微秒,等于30微秒,用于代替45微秒读取完整的行。
因此,在本例中,获得15微秒的增益,其比对于整个阵列的读取速度的30%的改进还要多。
如果更加详细的考虑阵列的MPP型操作,连续十步带来在列转移时对于除了最后一行以外的所有行(这将进一步说明)的一行的增量按以下增量顺序为:
-0.以处在低电平的信号phi1,phi2,phi3,phi4开始;光产生的电荷存储在所述阵列行的电极E2,E3,E4以下;
-1.phi3、电荷的增加主要集中在E3下;
-2.phi4、电荷的增加主要分布在E3和E4下;
-3.phi1、电荷的增加分布在E3、E4以及下一行的电极E1下;
-4.phi3、E3以下的电荷的降低集中在电极E4和下一行的电极E1下;
-5.phi2、电荷的增加主要分布在电极E4和下一行的电极E2之间;
-6.phi4、电荷的降低分布在下一行的电极E1和E2下(从现在开始它们都在下一行的电极下);
-7.phi3、电荷的再次增加是在E1,E2,E3下(主要在E2,E3下);
-8.phi1、电荷的降低主要集中在E2和E3下;
-9.phi3、电荷的降低主要集中在E2下;
-10.phi2、电荷的降低分布在E2,E3,E4下,并且恢复到初始状态,电荷前进一行。
对于阵列的最后一行,在信号phiTR上升到并与phi1同时保持在高电平的情况下,所述过程如下:
-1.phi3、电荷的增加主要集中在E3下;
-2.phi4、电荷的增加主要分布在E3和E4下;
-3.phi1和phiTR的增加:降低电极E4与读取寄存器之间的势垒;存在于E4以下的电荷开始流入到寄存器中;源自倒数第二行的新的电荷可以在E1下接收;
-4.phi3、E3下的电荷的降低推近到电极E4,并且从那开始连续流入到读取寄存器中;
-5.phi2的上升没有任何变化,除了对于从倒数第二行到达的电荷,但是这些电荷保持与那些流入到读取寄存器中的电荷的隔离;
-6.phi4的降低,E4下电荷的剩余部分完成流入到读取寄存器中;
-7.phi3再次上升,没有任何变化;从倒数第二行得到的电荷在E1,E2,E3以下;
-8.phi1和phiTR的降低;关闭列与读取寄存器之间的势垒;从最后一行得到的电荷现在主要在E2,E3下;
-9.phi3、电荷的降低主要集中在E2下;所述势垒被关闭;
-10.phi2、电荷的降低分布在E2,E3,E4下,并且恢复到初始状态,电荷前进一行;势垒关闭。
但是,在优选的解决方案中,脉冲phiTR比脉冲phi1短,在此情况下,打开列与读取寄存器之间的势垒可以在步骤3之后开始,例如在步骤4或步骤5(在phi4降低之前);脉冲phiTR还可以在步骤8之前再次降低,最好是在步骤7(但是phi4的降低必须等待,因为需要降低phi4,以便完成将电荷推进到寄存器中)。一种好的解决方案是在步骤5增加phiTR,在步骤7降低,具有2T0的持续时间。然而,如果该脉冲在步骤6之前半个周期开始(phi4下降),并且如果其在该步骤6之后半个周期终止,则脉冲phiTR的持续时间可以进一步减少到大约T0的值。
因此,总的来说,所述传感器包括用于实现以下功能的装置:
-与秩为2的电极切换到高逻辑电平同时或之后,同时秩为4的电极处在高电平时,降低转移电极(TR)以下的势垒,以及
-在秩为3的电极切换到高逻辑电平之前或同时,以及当秩为4的电极返回到低电平时,再次增加该势垒。
为了允许以最佳方式获得附图4的时序图,期望转移电极TR在控制信号phiTR上升或下降时对其非常快的作出反应。因此最好是该电极比所述阵列的其他电极E1到E4更导电。为此,阵列的电极通常从掺杂多晶硅进行构造,电极TR被设计成以一层铝对折。对与其相邻的电极最好也做同样的事情,即最后一行N的最后的电极E4,该电极E4被设计成由与驱动其他行的所有电极E4的放大器分开的放大器驱动。这样,最后一行的电极E4将不再受切换信号phi4的不精确的影响;其切换将被更好的控制,并且附图4中的时序图将更容易遵守;存在于最后的电极E4以下的电荷将有时间流入到读取寄存器中,而不管分配给该转移的时间较短。这是因为分配给脉冲phiTR的时间可能具有与T0一样短的持续时间。
应当注意的是,所有电极都不能以一层铝对折,因为铝遮光,因此在传感器的有效图像捕获区域中必须尽可能少的使用;但是可以接受将最后电极E4与转移电极对折。
可能需要给最后一行的最后的电极E4比阵列的其它电极大的宽度,以便促使电荷在phhiTR打开势垒之前的步骤4完全存储在该电极以下。
本发明还可以应用于象素被沿列两个两个的重组(并且,如果需要,也可以沿行),以便在损害图像分辨率的情况下加快读取操作的情况。在此情况下,在向读取寄存器打开传送端口之前执行两个连续的列转移步骤。来自两个连续行的电荷累积到最后一行的最后的电极E4以下,其比所述阵列的其他电极E4宽,并且其受仅在第二转移步骤的脉冲phi4的持续时间内而不是在第一时间内切换到高电平的信号控制。因此最后一行的电极E4不受与阵列的其他电极E4相同的切换信号控制。传送端口在第二脉冲phi4结束之前开始在该第二脉冲结束之后结束的较短时间内打开。这里,水平转移在两个连续步骤的电位phi1到phi4的整个切换时间内是可操作的,除了在传送端口打开将阵列与读取寄存器分开的势垒期间的较短时间周期内(其可以与2T0一样短或甚至是T0)。对于4×4行或8×8行重组的列采用相同的解决方案,在时间上的增益甚至更大,因为现在需要16或32T0用于列转移,对于水平转移仅中断2T0。
为了使切换控制信号phi1,phi2,phi3,phi4的影响最小化,在读取由读取寄存器向读取电路水平转移电荷期间,提供等效于一种遮蔽读取电路的去耦装置。
切换操作的影响来自非常大的行,其实际上是电容性的,构成阵列的成千的电极E1到E4。这些行(相同秩的所有行同时)的电位的突然切换,由于其邻近,引起所述阵列集成到其上的衬底的电位的更改。虽然衬底是接地的,通常通过其后表面接地,该衬底的体积不能完全保持在地电位,并且在前表面邻域的部分衬底(其最接近于所述电极)通过电容耦合查看其电位变化,所述读取电路位于该衬底的前表面上。
因此,认为需要提供用于减少该衬底影响的装置,其对于本发明的原理特别不利,因为水平寄存器的读取在对这些大的电容线的切换操作发生时发生。
更可取的是,所述寄存器输出端的读取电路由前表面电极EL围绕,前表面电极EL与其所在的衬底直接欧姆接触,该电极被设计成连接至在零伏电位的电气接地(与衬底的后表面相同的电位)。例如,电极PL连接至前表面接触短截线PL,该接触短截线可以连接到集成电路芯片外部的接地脚。在附图2中,外部连接电线FL用实线表示在该短截线上,向连接电气接地到芯片外部的电路脚延伸。该管脚或该电线连接在芯片的外部,到与芯片后表面相同的地。
由该衬底电位稳定电极围绕的衬底部分受衬底的影响比衬底剩余部分少。所述电极既可以围绕放大器AMP又可以围绕放大器和读取二极管的重置电路。该二极管使与衬底逐个位置点接触,或在整个长度内接触。典型地,如果该衬底为p型衬底,其中常规的在需要承载电荷的任何地方提供n型表面层,该电极将具有连续的或点对点的到与p型衬底接触的p+-型扩散区域的连接。
如果读取电路放大器具有几级,则所有级都最好被包围。
使读取电路隔离以及使其独立于由电极切换操作引起的衬底电位的变化的方法在于物力上使承载读取电路的衬底部分与承载阵列的衬底部分相分离。该分离可以通过在阵列形成在嵌入到相对绝缘的衬底上的薄层硅内部的情况下的沟槽实现。这些沟槽通过整个硅的厚度形成以便形成承载读取电路的衬底岛(island)。通过该沟槽隔离的衬底部分连接到固定的地电位(例如通过该衬底部分的后表面)。该衬底岛,与承载阵列的电极的主要衬底相分离,并保持在与衬底剩余部分相独立的地电位,在对阵列的电极进行电位切换操作期间,不受主衬底的电位变化的影响。
本发明可以应用到图像传感器中,其中具有若干个与阵列各部分相关的读取寄存器(两个或四个),或者其中寄存器或多个寄存器具有几个输出,使用几个寄存器或具有几个输出的寄存器有助于整个图像的高速传送。

Claims (14)

1、一种图像传感器,包括:具有N行和K列图像点的图像捕获阵列;在K列的自由端的读取寄存器(RL),以及转移装置,用于利用阵列的最后一行与读取寄存器之间的转移电极(TR),从一行向另一行以及从最后一行向读取寄存器转移对应于图像点的电荷,每行图像点包括若干个同步激活的、秩为1到p的电极(E1,E2,E3,E4),使得所有行中相同秩j(j=1到p)的电极由相同周期控制信号(phi1,phi2,phi3,phi4)激活,秩为p的电极是在相同行的电极当中最接近于所述读取寄存器的电极,设置用于控制读取寄存器的装置,用于执行从所述寄存器向读取电路(DL,AMP)的电荷转移,用于在所述转移电极(TR)下的势垒降低时中断该转移,以及用于随后恢复该转移,该图像传感器的特征在于:设置所述控制装置,使得一方面在行电极没有经历任何电位电平切换时,以及另一方面,在秩为j=1到j=p中至少一个的电极在列电荷转移操作期间经历电位电平切换时间的一部分期间,执行电荷转移。
2、根据权利要求1所述的图像传感器,其特征在于:所述寄存器控制装置被设计成在秩为j=1到p的各个电极经历切换操作的整个时间期间,继续通过所述读取寄存器进行转移,除了在转移电极下的势垒被降低的时间期间之外。
3、根据权利要求2所述的图像传感器,其特征在于:所述寄存器控制装置被配置成所述阵列的秩为1的电极处于高电位电平的时间部分期间继续通过读取寄存器进行转移。
4、根据权利要求1-3之一所述的图像传感器,其特征在于:所述转移电极受控制信号(phiTR)的控制,该控制信号与控制秩为1的电极的控制信号不同。
5、根据权利要求4所述的图像传感器,其特征在于:所述转移电极具有比所述阵列的大多数行电极的电阻率更低的电阻率。
6、根据权利要求1-3之一所述的图像传感器,其特征在于:所述阵列最后一行中秩为p的电极具有比所述阵列中秩为p的其它电极大的表面区域,其中所述阵列的最后一行靠近所述转移电极。
7、根据权利要求1-3之一所述的图像传感器,其特征在于:所述阵列最后一行中秩为p的电极由与控制相同秩p的其它电极的信号独立的信号控制。
8、根据权利要求7所述的图像传感器,其特征在于:所述阵列的最后一行中秩为p的电极具有比所述阵列的其它行电极低的电阻率。
9、根据权利要求1-3之一所述的图像传感器,其特征在于:所述读取寄存器(RL)的输出通向读取电路,该读取电路包括在与所述阵列相同的硅集成电路芯片上构成的放大器,以及用于在阵列行电极的电位电平切换期间抵消放大器上的硅的电位变化的影响的装置。
10、根据权利要求9所述的图像传感器,其特征在于:所述用于抵消电位变化的影响的装置包括在与所述阵列的电极相同的衬底面上形成的电极(EL),该电极围绕所述放大器;以及用于连接该电极(EL)到固定的地电位的装置(PL,PF)。
11、根据权利要求9所述的图像传感器,其特征在于:用于抵消电位变化的影响的装置包括在放大器周围的硅中的沟槽,以及用于连接由该沟槽围绕的部分衬底到固定的地电位的装置。
12、根据权利要求1-3之一所述的图像传感器,其特征在于:所述阵列为MPP型阵列,包括每行四个平行电极,其中根据用于沿一列进行一步转移的一连串的十个阶段激活所述电极。
13、根据权利要求12所述的图像传感器,其特征在于:它包括势垒降低和升高装置,用于在切换秩为2的电极到高逻辑电平同时或在其之后,同时秩为4的电极处在高电平时,降低转移电极(TR)下的势垒,并且用于在秩为3的电极转到高逻辑电平之前或与其同时,并且当秩为4的电极已返回到低电平时,再次升高该势垒。
14、根据权利要求1-3之一所述的图像传感器,其特征在于:它包括用于连续执行从一行到下一行的两次电荷转移而不从最后一行向所述读取寄存器进行转移电荷的装置,以及用于仅在第二次电荷转移结束时降低所述转移电极下的势垒的装置。
CNB200480007619XA 2003-03-21 2004-03-05 具有快速读取周期的图像传感器 Expired - Fee Related CN100448263C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0303511A FR2852770B1 (fr) 2003-03-21 2003-03-21 Capteur d'image a cycle de lecture rapide
FR0303511 2003-03-21

Publications (2)

Publication Number Publication Date
CN1762150A CN1762150A (zh) 2006-04-19
CN100448263C true CN100448263C (zh) 2008-12-31

Family

ID=32922369

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480007619XA Expired - Fee Related CN100448263C (zh) 2003-03-21 2004-03-05 具有快速读取周期的图像传感器

Country Status (9)

Country Link
US (1) US7471323B2 (zh)
EP (1) EP1606934B1 (zh)
JP (1) JP4678738B2 (zh)
KR (1) KR101011655B1 (zh)
CN (1) CN100448263C (zh)
CA (1) CA2519710C (zh)
DE (1) DE602004001983T2 (zh)
FR (1) FR2852770B1 (zh)
WO (1) WO2004084541A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920198B2 (en) * 2007-08-01 2011-04-05 Analog Devices, Inc. Methods and apparatus for variable mode drivers
KR102349433B1 (ko) * 2015-11-27 2022-01-10 삼성전자주식회사 자이로스코프 센서를 제어할 수 있는 이미지 센서와 이를 포함하는 장치들

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06121235A (ja) * 1992-10-01 1994-04-28 Sharp Corp 電荷転送素子の駆動方法
CN1176037A (zh) * 1995-12-21 1998-03-11 索尼株式会社 固态摄像器件及其驱动方法、摄像装置及系统
CN1211080A (zh) * 1997-09-03 1999-03-17 日本电气株式会社 驱动固态图像传感器的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596111B2 (ja) * 1977-11-30 1984-02-09 株式会社東芝 エリアセンサ
JPS57202183A (en) * 1981-06-05 1982-12-10 Matsushita Electric Ind Co Ltd Solid-state image pickup device
NL8600786A (nl) * 1986-03-27 1987-10-16 Philips Nv Ladingsgekoppelde inrichting.
JPH0483377A (ja) * 1990-07-26 1992-03-17 Sony Corp 固体撮像素子
JPH0787244B2 (ja) * 1992-01-24 1995-09-20 日本電気株式会社 固体撮像装置
US5539536A (en) * 1992-03-19 1996-07-23 Sony Corporation Linear imaging sensor having improved charged transfer circuitry
JPH06153096A (ja) * 1992-11-12 1994-05-31 Sony Corp Ccd固体撮像素子
US6903771B2 (en) * 2000-03-02 2005-06-07 Canon Kabushiki Kaisha Image pickup apparatus
US5693948A (en) * 1995-11-21 1997-12-02 Loral Fairchild Corporation Advanced CCD-based x-ray image sensor system
JP3466886B2 (ja) * 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
JPH11234569A (ja) * 1998-02-13 1999-08-27 Sony Corp 固体撮像装置の駆動方法及び固体撮像素子、並びにカメラ
JP2002320143A (ja) * 2001-04-23 2002-10-31 Olympus Optical Co Ltd 撮像装置
JP4137442B2 (ja) * 2001-12-28 2008-08-20 富士フイルム株式会社 固体撮像装置とそのスミア電荷除去方法並びにデジタルスチルカメラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06121235A (ja) * 1992-10-01 1994-04-28 Sharp Corp 電荷転送素子の駆動方法
CN1176037A (zh) * 1995-12-21 1998-03-11 索尼株式会社 固态摄像器件及其驱动方法、摄像装置及系统
CN1211080A (zh) * 1997-09-03 1999-03-17 日本电气株式会社 驱动固态图像传感器的方法

Also Published As

Publication number Publication date
FR2852770B1 (fr) 2005-05-27
JP2006521045A (ja) 2006-09-14
CA2519710A1 (fr) 2004-09-30
CA2519710C (fr) 2011-11-15
CN1762150A (zh) 2006-04-19
WO2004084541A1 (fr) 2004-09-30
US20060227234A1 (en) 2006-10-12
KR20050110030A (ko) 2005-11-22
JP4678738B2 (ja) 2011-04-27
DE602004001983D1 (de) 2006-09-28
KR101011655B1 (ko) 2011-01-28
DE602004001983T2 (de) 2007-05-31
US7471323B2 (en) 2008-12-30
EP1606934A1 (fr) 2005-12-21
EP1606934B1 (fr) 2006-08-16
FR2852770A1 (fr) 2004-09-24

Similar Documents

Publication Publication Date Title
US7397508B2 (en) Physical quantity distribution sensor, method of driving said sensor and method of producing said sensor
JP2768686B2 (ja) トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する装置および方法
JP3871439B2 (ja) 固体撮像装置およびその駆動方法
US4750042A (en) Solid state image pickup element with dual horizontal transfer sections
JP3834841B2 (ja) 固体撮像素子
US4165541A (en) Serial-parallel-serial charge-coupled device memory having interlacing and ripple clocking of the parallel shift registers
JPS6338866B2 (zh)
WO1991015079A1 (en) Image sensor
US4831451A (en) Horizontal scanner for image sensor arrays
US4024514A (en) Multiphase series-parallel-series charge-coupled device registers with simplified input clocking
CN100448263C (zh) 具有快速读取周期的图像传感器
US4810901A (en) Solid-state line-addressed charge transfer device image sensor readout
US6355949B1 (en) Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster
US5900769A (en) Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods
US7079183B1 (en) Charge transfer device for increasing data rate and reducing power consumption
US4745481A (en) Solidstate imaging device
US4216386A (en) Charge coupled device with reduced power consumption upon charge transfer
JP4438734B2 (ja) 固体撮像素子
JPH0666346B2 (ja) 電荷結合素子およびその駆動方法
JPH06326928A (ja) 固体撮像装置および固体撮像装置の駆動方法
AU606012B2 (en) Charge-coupled device with variable storage capacity and constant clock frequency
JP4100394B2 (ja) 固体撮像素子
JP2001128073A (ja) 3値電圧信号発生回路
JPS61210772A (ja) 固体撮像素子
JPH05176235A (ja) 固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: French looking leiwo

Patentee after: Spy encourages Da Yituwei semiconductors limited company

Address before: French looking leiwo

Patentee before: E2V semiconductor company

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20210305