CN100446119C - 强电介质存储器装置及电子设备 - Google Patents

强电介质存储器装置及电子设备 Download PDF

Info

Publication number
CN100446119C
CN100446119C CNB2004100896788A CN200410089678A CN100446119C CN 100446119 C CN100446119 C CN 100446119C CN B2004100896788 A CNB2004100896788 A CN B2004100896788A CN 200410089678 A CN200410089678 A CN 200410089678A CN 100446119 C CN100446119 C CN 100446119C
Authority
CN
China
Prior art keywords
ferro
electric materials
materials capacitor
bit line
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100896788A
Other languages
English (en)
Other versions
CN1612264A (zh
Inventor
山村光宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1612264A publication Critical patent/CN1612264A/zh
Application granted granted Critical
Publication of CN100446119C publication Critical patent/CN100446119C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种减少强电介质电容器特性劣化的强电介质存储器装置,包括:具有串联连接形成环状的多个强电介质电容器的第1强电介质电容器组;和切换第1强电介质电容器组中的任意一个强电介质电容器是否电连接在第1位线以及第1板线上的切换机构。优选切换机构包括:设置在第1强电介质电容器组中的第1强电介质电容器的一端与第1位线之间的第1开关;设置在与第1强电介质电容器邻接的第2强电介质电容器的一端以及第1强电介质电容器的另一端与第1板线之间的第2开关;和设置在第2强电介质电容器的另一端与第1位线之间的第3开关。

Description

强电介质存储器装置及电子设备
技术领域
本发明涉及强电介质存储器装置及电子设备。
背景技术
作为现有的强电介质存储器,在特开平4-42498号公报(专利文献1)中被公开。
【专利文献1】
特开平4-42498号公报
但是在专利文献1中公开的现有的强电介质存储器中,对与被选择的存储器单元相同的板线上连接的非选择的存储器单元内的强电介质存储器施加规定的电压。该规定的电压根据存储器内的单元晶体管的结电容,也会成为驱动电压的五分之一的大小。因此,在现有的强电介质存储器中,产生记录在该非选择的存储器单元内的强电介质电容器中的极化信息逐渐劣化并被破坏的问题。
发明内容
因此,本发明的目的在于,提供一种可以解决上述问题的强电介质存储器装置及电子设备。该目的是通过本发明的技术方案范围内所记载的特征的组合而达到的。进一步提供对本发明有利的实施例。
为了达到上述目的,根据本发明的第一形态,提供一种强电介质存储器装置,其具备第1位线与第1板线,其特征在于,包括块,所述块包括:第1强电介质电容器组,其具有串联连接形成环状的多个强电介质电容器;和切换机构,其切换所述第1强电介质电容器组中的任意一个强电介质电容器是否与所述第1位线以及所述第1板线电连接。
根据该构成,选择强电介质电容器相对于位线及板线,与剩余的非选择强电介质电容器变为并联连接。另外,由于该剩余的非选择强电介质电容器互相串联连接,所以在每个非选择强电介质电容器上施加的电压变得非常小。即,由于可以使施加在构成所述强电介质电容器的强电介质上的电场非常小,故可以抑制强电介质电容器的劣化。
另外,在对选择强电介质电容器进行读出动作时及/或写入动作时,连接在板线上的强电介质电容器的电容,与选择强电介质电容器的电容大致相等。因此,由于可以使板线的负载非常小,故可以使强电介质存储器装置高速地动作。
此外,根据该构成,由于从板线仅对强电介质电容器供给电压,所以对于规定的强电介质电容器可以进行随机存取。因此,由于可以降低不需要的充放电电流,故可以提供低消耗电力的强电介质存储器装置。
还有,所谓选择强电介质电容器是指在数据的读出动作时或写入动作时成为该动作对象的强电介质电容器,非选择强电介质电容器是指在数据的读出动作时或者写入动作时没有成为该动作对象的强电介质电容器。
另外,优选上述多个强电介质电容器分别具有一端及另一端,上述切换机构,包括:设置在上述第1强电介质电容器组中的第1强电介质电容器的上述一端与上述第1位线之间的第1开关;设置在上述第1强电介质电容器邻接的第2强电介质电容器的上述一端及上述第1强电介质电容器的上述另一端与第1板线之间的第2开关;和设置在第2强电介质电容器的上述另一端与第1位线之间的第3开关。此时,优选该强电介质存储器装置,进一步包括具有:在选择上述第1强电介质电容器时,导通上述第1开关及上述第2开关,在选择上述第2强电介质电容器时,导通上述第2开关及上述第3开关的机构。
根据该构成,强电介质电容器阵列中的强电介质电容器的个数与开关的个数大致相同。即,强电介质电容器的个数对应的开关个数与1个晶体管1个电容器的构成大致相同。因此,由于可以缩小强电介质电容器阵列的面积,故可以将强电介质存储器装置高集成化,同时提供价廉的强电介质存储器装置。
另外,优选该强电介质存储器装置进一步具备第2位线,所述块中的上述切换机构,切换上述第1强电介质电容器组中的任意一个强电介质电容器是否电连接在上述第1位线及上述第1板线或上述第2位线及上述第1板线上。在这里,优选上述切换机构具有:切换上述第1强电介质电容器组中的第3强电介质电容器的上述一端与上述第2位线是否电连接的第4开关;和切换第3强电介质电容器的上述另一端与上述第1板线是否电连接的第5开关。
根据该构成,可以容易地构成串联连接形成环状的强电介质电容器,同时可以减少位线的负载。
另外,优选该强电介质存储器装置具有多个上述块,将构成每个上述块的每条上述位线以及上述板线独立配置在每个所述块中,即分别配置,在每个上述块中同时选择连接在相同的上述板线上,并连接在不同的上述位线上的2个强电介质电容器。
根据该构成,由于将每个块中的2个强电介质电容器连接在2条位线上,故可以将记录在该两个强电介质电容器中的数据作为互补数据,并将该两条位线作为互补位线,以实现稳定的动作。
此外,优选该强电介质存储器装置具有多个上述块,共有构成邻接的上述块的每一条上述位线,将上述板线独立配置在每个上述块中,针对1个上述块,同时只选择1个强电介质电容器。
根据该构成,构成为共有邻接的块中的2条位线。因此,可以进一步减小强电介质电容器阵列的面积,同时可以容易地控制位线。
根据本发明的第二形态,提供一种强电介质存储器装置,其中具有位线与板线,其特征在于,包括:串联连接的多个强电介质电容器;串联连接在上述多个强电介质电容器的一端上的第1虚设电容器;串联连接在上述多个强电介质电容器的另一端上的第2虚设电容器;和切换上述多个强电介质电容器中的任意一个强电介质电容器是否电连接在上述位线及上述板线上的切换机构。
根据该构成,选择强电介质电容器,相对于位线或板线,变为与剩余的非选择强电介质电容器及虚设电容器并联连接。因此,即使在非选择强电介质电容器的端部,也与第1实施方式的强电介质存储器装置相同,使施加在每个非选择强电介质电容器上的电压变得非常小。即,由于可以使施加在构成强电介质电容器的强电介质上的电场非常小,所以可以抑制强电介质电容器的劣化。
另外,该强电介质存储器装置,也可以是将上述虚设电容器互相串联的多个强电介质电容器。
根据该构成,可以以与存储器单元的强电介质电容器完全相同的结构制作虚设电容器。
另外,优选该强电介质电容器装置进一步具备电位固定部,其固定一端连接在上述多个强电介质电容器上的上述虚设电容器的另一端的电位。
根据该构成,通过将虚设单元两端的电位稳定化,可以防止使虚设单元成为噪音源。
根据本发明的第三形态,提供一种强电介质存储器装置,其中具有第1位线和第1板线,其特征在于,包括:第1强电介质电容器,其具有一端以及另一端;第2强电介质电容器,其具有一端以及另一端,将其一端与所述第1强电介质电容器的所述另一端电连接;第1MOS晶体管,其被设置在所述第1位线与所述第1强电介质电容器的所述一端之间,以使其源极以及漏极中的一方只与所述第1位线连接;第2MOS晶体管,其被设置在所述第1板线与所述第1强电介质电容器的所述另一端以及所述第2强电介质电容器的所述一端之间,以使其源极以及漏极中的一方只与所述第1板线连接;和第3MOS晶体管,其被设置在所述第1位线与所述第2强电介质电容器的所述另一端之间,以使其源极以及漏极中的一方只与所述第1位线连接。
根据本发明的第四形态,提供一种电子装置,其特征在于,包括上述强电介质存储器装置。在这里,电子设备,一般是指达到本发明的存储器装置所具有的规定功能的设备,对其构成没有特别的限定,包括需要RAM或ROM的所有装置,例如移动电话、PHS、PDA、电子笔记本、IC卡等。
附图说明
图1是表示本发明的一实施方式的强电介质存储器装置100的构成的框图。
图2是表示强电介质存储器阵列110的电路构成的第1实施例的图。
图3是表示对C111进行读出及写入动作时的等效电路的图。
图4是表示强电介质存储器阵列110的电路构成的第2实施例的图。
图5是表示对C111进行读出及写入动作时的等效电路的图。
图6是表示位线控制部120的构成的一例的图。
图7是表示强电介质存储器阵列110的电路构成的第3实施例的图。
图中:D-虚设强电介质电容器,TR-晶体管,BL-位线,PL-板线,WL-字线,Vref-参照电压,100-强电介质存储器装置,110-强电介质存储器阵列,112-读出放大器,120-位线控制部,122-读出放大器,124、125-晶体管,130-板线控制部,132、133-电容器,134~139-晶体管,140、150-字线控制部,200-强电介质存储器组。
具体实施方式
下面,参照附图说明本发明的各实施方式,但以下的实施方式并未限定技术方案范围的发明,另外,在实施方式中所说明的所有特征的组合对发明的解决方法不是绝对必要的。
图1是表示本发明的一实施方式的强电介质存储器装置100的构成的框图。强电介质存储器装置100构成为具备:将多个强电介质电容器设置为阵列状的强电介质电容器阵列110、位线控制部120、板线控制部130、第1字线控制部140和第2字线控制部150。
在本例中,位线控制部120及板线控制部130互相夹持强电介质电容器阵列110并相对向地配置着。另外,第1字线控制部140及第2字线控制部150互相夹持强电介质电容器阵列110并相对向地配置着。此外,在强电介质电容器阵列110中,将位线及板线彼此几乎平行地配置,将字线与位线及板线彼此几乎垂直地配置着。
图2是表示强电介质电容器阵列110的电路构成的第1实施例的图。强电介质电容器阵列110构成为具有:(2n+2)条(n是正整数)的字线WLL1~WLLn+1以及WLR1~WLRn+1;作为强电介质电容器组的一例的m个(m是正整数)强电介质电容器组200-1~200-m;(m+1)条位线BL1~BLm+1和m条板线PL1~PLm。
在本例中,第j个强电介质电容器组200-j(j是从1到m的整数)构成为具有串联连接为环状的多个强电介质电容器C。具体地说,强电介质电容器组200-j构成为具有:由第j条位线BLj以及第j条板线PLj控制的n个强电介质电容器Cjj1~Cjjn、和由第j+1条位线BLj+1以及第j条板线PLj控制的n个强电介质电容器C(j+1)j1~C(j+1)jn。并且,通过将强电介质电容器Cjj1与强电介质电容器C(j+1)j1,还有,通过将强电介质电容器Cjjn与强电介质电容器C(j+1)jn串联连接,从而构成串联连接成环状的强电介质电容器组200-j。
此外,强电介质电容器阵列110构成为具有:作为切换构成强电介质电容器组200-j的规定强电介质电容器Cjjk与位线BLj以及板线PLj是否电连接的开关的一例的多个晶体管TRjj1~TRjj(n+1);和切换C(j+1)jk与位线BLj+1以及板线PLj是否电连接的多个晶体管TR(j+1)j1~TR(j+1)j(n+1)。
晶体管TRjj1~TRjj(n+1)设置为电连接强电介质电容器Cjj1~Cjjn的一端与位线BLj,另外电连接强电介质电容器Cjj1~Cjjn的另外一端与板线PLj。具体地说,晶体管TRjj1~TRjj(n+1)设置为将源极或漏极连接在串联连接的强电介质电容器Cjj1~Cjjn间以及两端上,将漏极或源极交替连接在位线BLj或板线PLj上。
即,晶体管TRjjk被设置在强电介质电容器Cjjk的一端与位线BLj(或板线PLj)之间,切换强电介质电容器Cjjk的一端与位线BLj(或板线PLj)是否电连接。另外,晶体管TRjj(k+1)被设置在强电介质电容器Cjjk的另一端以及强电介质电容器Cjj(k+1)的一端与板线PLj(或位线BLj)之间,切换强电介质电容器Cjjk的另一端以及强电介质电容器Cjj(k+1)的一端与板线PLj(或位线BLj)是否电连接。此外,晶体管TRjj(k+2)被设置在强电介质电容器Cjj(k+1)的另一端以及强电介质电容器Cjj(k+2)的一端与位线BLj(或板线PLj)之间,切换强电介质电容器Cjj(k+1)的另一端以及强电介质电容器Cjj(k+2)的一端与位线BLj(或板线PLj)是否电连接。
晶体管TR(j+1)j1~TR(j+1)j(n+1),与晶体管TRjj1~TRjj(n+1)相同,设置为电连接强电介质电容器C(j+1)j1~C(j+1)jn的另一端与位线BLj+1,还有,电连接强电介质电容器C(j+1)j1~C(j+1)jn的另一端与板线PLj。
在本例中,在构成为环状的强电介质电容器组200-j中,虽然在连接位线BLj并彼此串联连接的多个强电介质电容器Cjj1~Cjjn的一端与连接位线BLj+1滨彼此串联连接的多个强电介质电容器C(j+1)j1~C(j+1)jn的一端之间设有2个晶体管TRjj1以及TR(j+1)j1,但在其它例子中也可以只设置一个晶体管。同样,虽然在这些的另一端之间设有两个晶体管TRjj(n+1)及TR(j+1)j(n+1),但也可以只设置一个。即,也可以构成为将与构成强电介质电容器组200-j的强电介质电容器C相同数目的晶体管TR连接在强电介质电容器组200-j上。
在本例中,强电介质存储器装置100构成为具有第1字线控制部140以及第2字线控制部150。将字线WLL1~WLLn+1以及字线WLR1~WLRn+1,分别电连接在规定晶体管TR的栅极上。并且,第1字线控制部140控制字线WLL1~WLLn+1,另外,第2字线控制部150控制字线WLR1~WLRn+1。即,第1字线控制部140以及第2字线控制部150,控制强电介质电容器C111~C(m+1)mn的一端或者其它端是否电连接在位线BL1~BLm+1或板线PL1~PLm上。
字线WLL1~WLLn+1连接着构成强电介质电容器组200-j的多个强电介质电容器中、由位线BLj以及板线PLj控制的强电介质电容器Cjj1~Cjjn上所连接的晶体管TR的栅极。另外,字线WLR1~WLRn+1连接着控制由位线BLj+1及板线PLj控制的强电介质电容器C(j+1)1~C(j+1)n的晶体管TR的栅极。
在本例中,相对1个强电介质电容器组200-j,设有2条位线BLj和BLj+1以及1条板线PLj。另外,位线BL1~BLm中的位线BL2~BLm分别被多个强电介质电容器组共有。即,位线BL2~BLm构成为能向构成规定的强电介质电容器组以及与该强电介质电容器组邻接的其它强电介质电容器组的强电介质电容器供给电压。
优选将位线BL1~BLm以及板线PL1~PLm互相并列配置。另外,优选将字线WLL1~WLLn+1以及WLR1~WLRn+1相对位线BL1~BLm以及板线PL1~PLm几乎垂直地配置。
图3是表示对强电介质电容器C111进行读出动作以及写入动作时的等效电路的图。在本例中,第1强电介质电容器组200-1由串联连接形成环状的强电介质电容器C111~C11n以及C211~C21n构成。其中,将去掉强电介质电容器C111,串联连接的剩余的强电介质电容器C112~C11n以及C211~C21n的结构作为一个等效的强电介质电容器C0。此时,相对于第1位线BL1与第1板线PL1,强电介质电容器C111成为与强电介质电容器C0并联连接的构成。
接着,参照图1~图3,对本例的强电介质电容器阵列110的动作的一例进行说明。以下,以将写入第1强电介质电容器组200-1所包括的强电介质电容器C111中的数据读出的读出动作、以及将数据写入(再一次)强电介质电容器C111中的写入动作为例进行说明。
在将写入强电介质电容器C111中的数据读出时,首先,位线控制部120以及板线控制部130,分别将第1位线BL1以及第1板线PL1预先充电为0V。接着,第1字线控制部140通过将字线WLL1以及WLL2的电位充电为VCC以上的电位,从而晶体管TR111以及112导通。由此,强电介质电容器C111的一端以及另一端分别被预先充电为0V。另外,伴随着强电介质电容器C111的一端以及另一端被充电为0V,强电介质电容器C0的两端也被充电为0V。
接着,在位线控制部120使第1位线BL1为悬浮状态后,板线控制部130使第1板线PL1的电位从0V变为VCC。由此,因为强电介质电容器C111两端的电位差从0V变为VCC,故根据写入到强电介质电容器C111中的数据,第1位线BL1的电位上升,即发生了变化。即,写入强电介质电容器C111的数据为“1”时的第1位线BL1的电位上升量,即,变化量比该数据为“0”时的第1位线BL1的电位的上升量还大。
位线控制部120根据第1位线BL1的电位的上升量,判断写入强电介质电容器C111的数据是“1”还是“0”。此时,优选位线控制部120放大该上升量,以对数据进行判断。关于位线控制部120的构成,在图6中说明。
在这里,在强电介质电容器C111的两端的电位差从0V最大变化为VCC时,强电介质电容器C0的两端的电位差也从0V最大变化为VCC。但是,由于强电介质电容器C112~11n以及C21n~211串联连接,故在每个强电介质电容器的电容大体相等时,在每个强电介质电容器的两端上,仅产生最大为VCC/(2n-1)的电位差,如果n很大,则可以看作是在强电介质电容器C112~11n以及C21n~211上不产生电位差。
当然,如上所述,由于位线BL1的电位比0V上升,故强电介质电容器C0两端的电位差比VCC小。另外,在各强电介质电容器的两端的电位差小时,无论写入各强电介质电容器中的数据是“1”还是“0”,每个强电介质电容器的电容都大体相等。
在这里,如果使上述每个强电介质电容器的电容为Cf,则强电介质电容器C0的电容将会变得极小,为Cf/(2n-1)。因此,强电介质电容器C0对上述读出动作几乎没有影响。同样,即使作为对位线BL1与板线PL1而言的负载电容,强电介质电容器C0的电容也几乎可以忽略。因此,C0不是使位线BL1与板线PL1的电位变更延迟的主要原因,可以实现高速的读出动作。
接着,通过使第1板线PL1的电位从VCC变化为0V,从而将与利用读出动作读出的数据相同的数据写入到强电介质电容器C111中。即使在这种情况下,虽然根据写入的数据,在强电介质电容器C111的两端产生0V或VCC的电位差,但在剩余的强电介质电容器C112~11n以及C21n~211的两端上只产生0V或VCC/(2n-1)的电位差。因此,可以不破坏写入剩余的强电介质电容器C112~11n以及C21n~211中的数据地进行数据的写入。还有,由于C0的电容小,故与读出动作相同,可以实现高速的再写入动作。
还有,根据本例,在规定的环状强电介质电容器组200-j中,由于即使在选择了任意的强电介质电容器Cjjk时,环状强电介质电容器组200-j的剩余的强电介质电容器的个数也总是2n-1个,故可以实现不依存于选择了的强电介质电容器的位置的稳定的读写动作。
图4是表示强电介质电容器阵列110的第2实施例的电路构成的图。以下,以与第1实施例不同的点为中心,对第2实施例的强电介质电容器阵列110进行说明。而且,对于赋予了和第1实施方式相同符号的构成,具有与第1实施方式相同的功能。
本例的强电介质电容器阵列110具有:具有一端以及另一端、由串联连接的多个强电介质电容器Cjj1~Cjjn以及C(j+1)j1~C(j+1)jn构成的2m个强电介质电容器组200-1~200-2m。强电介质电容器组200-1~200-2m的一端以及另一端,分别通过晶体管TR而分别电连接在第j位线BLj或者第j+1位线BLj+1以及第j板线PLj上。另外,构成为由第j位线BLj以及第j板线PLj控制强电介质电容器组200-(2j-1),由第j+1位线BLj+1以及第j板线PLj控制强电介质电容器组200-2j。
还有,本例的强电介质电容器阵列110,相对每个强电介质电容器组200-1~200-2m,具有在强电介质电容器Cjj1~Cjjn或者C(j+1)j1~C(j+1)jn上串联连接的i个(i是2以上的整数)虚设强电介质电容器D1~Di。虚设强电介质电容器D分别设置在强电介质电容器Cjj1~Cjjn以及C(j+1)j1~C(j+1)jn的两端上。
被串联连接的虚设强电介质电容器D1~Di,一端连接在强电介质电容器组上,另一端被控制为所希望的电压。例如将该另一端固定为0V。
图5是表示对C111进行读出动作以及写入动作时的等效电路的图。在本例中,第1强电介质电容器组200-1由串联连接的强电介质电容器C111~C11n以及连接在其两端上的虚设强电介质电容器D1~Di构成。其中,将存在于去掉强电介质电容器C111时的一侧上的、串联连接的虚设强电介质电容器D1~Di作为C1,将存在于相反侧上的、串联连接的剩余的强电介质电容器C112~C11n以及虚设强电介质电容器D1~Di作为C2。此时,从位线BL1通过晶体管TR111将强电介质电容器C111与C1并联连接,从板线PL1通过晶体管TR112将强电介质电容器C111与C2并联连接。
在这里,如果虚设强电介质电容器的数i是非常大的数,则由于C1、C2与第1实施方式中C0一样,电容值减小,故对读出、写入动作没有任何影响。此时,由于施加在构成C1、C2的每个强电介质电容器上的电压也与第1实施例一样减小,所以即使包括C1、C2内保持有数据的强电介质电容器,也不会破坏该数据。
在本例中,虽然将虚设电容器作为串联连接的多个强电介质电容器,但由于只要达到两个目的:C1、C2的电容值变小;施加在C1、C2所包括的每个强电介质电容器上的电压变小即可,故虚设电容器例如可以是1个或者多个串联连接的强电介质电容器。如果虚设电容器是串联连接的多个强电介质电容器,则可以以与主体存储器单元强电介质电容器相同的结构形成。另一方面,如果虚设电容器是常电介质电容器,则可以使虚设电容器的占有面积明显减少。
同样,为了达到上述目的,在本例中,也可以将虚设电容器的一端固定为0V,作为开路状态。在将虚设电容器的一端固定为0V时,由于在虚设电容器中产生的噪音被0V电位配线吸收,故可以期待稳定的动作。另一方面,在将虚设电容器的一端作为开路状态时,可以进一步使C1、C2中所包括的每个虚设电容器上施加的电压减小,可以更强有力地防止非选择强电介质电容器的数据破坏。
图6是表示位线控制部120的构成的一例的图。在图6(a)所示的例子中,位线控制部120构成为具有:相对每条位线BL1~BLm+1,连接在用于将该位线的电位预先充电为规定电位的电源上的晶体管124;和判断该位线的电位的读出放大器122。在读出放大器122中,供给用于判断写入选择的强电介质电容器的数据是“0”还是“1”的参照电压Vref,读出放大器122通过将该位线的电位与参照电压Vref进行比较,从而对写入强电介质电容器中的数据进行判断。
在图6(b)所示的例子中,位线控制部120构成为能将多个位线BL连接在一个读出放大器122上的构成。具体地说,构成为位线控制部120具有:读出放大器122和将多条位线BL中的任意一条电连接在读出放大器122上的机构126。位线控制部120可以构成为将强电介质电容器阵列110所包括的所有位线BL连接在读出放大器122上,另外,也可以构成为具有多个读出放大器122。根据本例,由于构成为能将多条位线BL连接在1个读出放大器122上,故可以使强电介质电容器装置100中的读出放大器122的占有面积非常小。还有,由于可以缩小读出放大器122的占有面积,故可以设置大型、高灵敏度的读出放大器。
在图6(c)所示的例子中,位线控制部120根据位线BL以及板线PL的双方的电位,对写入由该板线PL以及该位线BL控制的强电介质电容器的数据进行判断。具体地说,在本例中,将位线BL以及板线PL双方电连接在位线控制部120上,位线控制部120构成为具有:读出放大器122;连接在用于将位线BL以及板线PL分别充电到规定电位的电源上的多个晶体管124以及125;切换位线BL以及/或板线PL与读出放大器122是否电连接的晶体管134以及135;根据位线BL的电位积蓄电荷的第1电容器132;根据板线PL的电位积蓄电荷的第2电容器133;分别切换位线BL与第1电容器132以及板线PL与第2电容器133是否电连接的多个晶体管136以及137;和切换将位线BL以及/或者板线PL的电位是否设置为例如接地电位等规定电位的晶体管138以及139。
接着,对如图6(c)所示的位线控制部120将写入强电介质电容器C中的数据读出的动作进行说明。首先,通过使晶体管124、125以及136、137非导通,而使晶体管134、135、138以及139导通,从而将位线BL以及板线PL双方的电位设为0V。接着,在使晶体管138以及139非导通,而使晶体管137导通后,通过使晶体管124导通,从而将位线BL的电位设为VCC。由此,根据写入电连接该位线BL以及该板线PL上的强电介质电容器中的数据,板线PL的电位上升。并且,根据其上升量,在第2电容器133中积蓄电荷。
还有,在写入到强电介质电容器C中的数据为数据“1”时,该最初的读出动作成为破坏性读出,与读出动作同时,向强电介质电容器C中写入数据“0”。但是,根据板线PL的电位上升量,强电介质电容器C的写入电位降低,结果,向强电介质电容器C中写入数据“0”和数据“1”之间的数据。在向强电介质电容器C中写入的数据为数据“0”时,由于成为非破坏性读出,故不会改变写入强电介质电容器C中的数据。
接着,通过使晶体管124以及137非导通,而使晶体管138以及139导通,从而将位线BL以及板线PL的电位设为0V。并且,在使晶体管138以及139非导通,而使晶体管136导通后,通过使晶体管125导通,从而将板线PL的电位设为VCC。由此,根据写入该强电介质电容器C中的数据,位线BL的电位上升。并且,根据该上升量,在第1电容器132中积蓄电荷。
在该第2次读出动作中,由于读出方向与最初的读出动作相反,故从以最初的读出动作读出了数据“0”的强电介质电容器C中读出相当于数据“1”的电荷。另一方面,由于向以最初的读出动作读出了数据“1”的强电介质电容器C中写入数据“0”与数据“1”之间的数据,所以即使读出方向相反,也能读出数据“0”与数据“1”之间的数据。
并且,读出放大器122,通过比较在第1电容器132中积蓄的电荷量与在第2电容器133中积蓄的电荷量,从而对写入到该强电介质电容器C中的数据进行判断。
图7是表示强电介质电容器阵列110的电路构成的第3实施例的图。以下,以与第1实施例与第2实施例不同的点为中心,对第3实施例的强电介质电容器阵列110进行说明。还有,对于赋予了和第1实施例以及/或者第2实施例相同符号的构成,具有与该实施例相同的功能。
强电介质电容器阵列110构成为包括:具有串联连接形成环状的多个强电介质电容器C的强电介质电容器组200-1~200-m;m条板线PL1~PLm;2m条位线BL1~BL2m;和n条字线WL1~WLn。在本例中,相对于1个强电介质电容器组200-j,设有1条板线PLj和两条位线BL2j-1以及BL2j。即,在本例的强电介质电容器阵列110中,位线BL2j-1以及BL2j不是被多个强电介质电容器组200-1~200-m共有的。
另外,在本例中,在强电介质电容器组200-j中,强电介质电容器C(j+1)jk与强电介质电容器Cjjk对应设置,在将规定数据保持在强电介质电容器Cjjk中的情况下,在强电介质电容器C(j+1)jk中保持与该规定数据相反的数据。即,强电介质电容器阵列110具有两个晶体管两个电容器的构成。
具体地说,在强电介质电容器Cjjk的一端与位线BL2j-1之间设置晶体管TRjjk,另外,在强电介质电容器C(j+1)jk的一端与位线BL2j之间设置晶体管TR(j+1)jk。进一步,在强电介质电容器Cjjk的另一端与板线PLj之间设置晶体管TRjj(k+1),还有,在强电介质电容器C(j+1)jk的另一端与板线PLj之间设置晶体管TR(j+1)j(k+1)。
另外,在晶体管TRjjk以及晶体管TR(j+1)jk的栅极上电连接有字线WLk。即,如果向字线WLk供给VCC以上的电位,则由于晶体管TRjjk以及晶体管TR(j+1)jk双方都导通,所以强电介质电容器Cjjk的一端以及强电介质电容器C(j+1)jk的一端被分别电连接在位线BL2j-1以及位线BL2j上。
此外,在晶体管TRjj(k+1)以及晶体管TR(j+1)j(k+1)的栅极上电连接有字线WLk+1。即,如果向字线WL(k+1)供给VCC以上的电压,则由于晶体管TRjj(k+1)以及晶体管TR(j+1)j(k+1)双方都导通,所以强电介质电容器Cjjk的另一端以及强电介质电容器C(j+1)jk的另一端被电连接在板线PLj上。
并且,在读出动作时,如果将VCC供给到规定的板线PLj,则根据强电介质电容器Cjjk所保持的数据改变位线BL2j-1的电位,还有,根据强电介质电容器C(j+1)jk所保持的数据改变位线BL2j的电位。并且,位线控制部120,通过比较位线BL2j-1的电位与位线BL2j的电位,从而可以对强电介质电容器Cjjk以及强电介质电容器C(j+1)jk所保持的数据进行判断。如上所述,在本例中,由于可以在数据的存储、读取中应用互补数据,所以可以明显提高动作的稳定性。
通过上述发明的实施方式所说明的实施例或应用例,可以根据用途进行适当的组合,或者添加变更或者改良并应用,本发明并不只限于上述实施方式。从技术方案的范围可以明确,添加这种组合或者变更或者改良的形态也包括在本发明的技术范围内。

Claims (12)

1、一种强电介质存储器装置,具有第1位线与第1板线,其特征在于,包括:
第1强电介质电容器组,其具有串联连接形成环状的多个强电介质电容器;和
切换机构,其切换所述第1强电介质电容器组中的任意一个强电介质电容器是否与所述第1位线以及所述第1板线电连接。
2、根据权利要求1所述的强电介质存储器装置,其特征在于,
所述多个强电介质电容器分别具有一端和另一端;
所述切换机构包括:
第1开关,其被设置在所述第1强电介质电容器组中的第1强电介质电容器的所述一端与所述第1位线之间;
第2开关,其被设置在与所述第1强电介质电容器邻接的第2强电介质电容器的所述一端以及所述第1强电介质电容器的所述另一端与第1板线之间;和
第3开关,其被设置在所述第2强电介质电容器的另一端与第1位线之间。
3、根据权利要求2所述的强电介质存储器装置,其特征在于,进一步具有在选择所述第1强电介质电容器时让所述第1开关以及所述第2开关导通,在选择所述第2强电介质电容器时让所述第2开关以及所述第3开关导通的装置。
4、根据权利要求1~3中任一项所述的强电介质存储器装置,其特征在于,进一步包括第2位线;
所述切换机构,切换所述第1强电介质电容器组中的任意一个强电介质电容器是否与所述第1位线以及所述第1板线或者所述第2位线以及所述第1板线电连接。
5、根据权利要求4所述的强电介质存储器装置,其特征在于,
所述切换机构包括:
第4开关,其切换所述第1强电介质电容器组中的第3强电介质电容器的一端与所述第2位线是否电连接;和
第5开关,其切换所述第3强电介质电容器的另一端与所述第1板线是否电连接。
6、根据权利要求4所述的强电介质存储器装置,其特征在于,
具有包括所述强电介质电容器组、以及所述切换机构的多个块;
所述第1位线以及所述第2位线、和所述第1板线,分别针对每个所述块进行配置。
7、根据权利要求4所述的强电介质存储器装置,其特征在于,
具有包括所述强电介质电容器组、以及所述切换机构的多个块;
所述第1位线以及所述第2位线的至少一方由邻接的两个块所共有,所述第1板线分别针对每个所述块进行配置。
8、一种强电介质存储器装置,具有位线与板线,其特征在于,包括:
串联连接的多个强电介质电容器;和
第1虚设电容器,其与所述多个强电介质电容器的一端串联连接;
第2虚设电容器,其与所述多个强电介质电容器的另一端串联连接;和
切换机构,其切换所述多个强电介质电容器中的任意一个强电介质电容器是否与所述位线以及所述板线电连接。
9、根据权利要求8所述的强电介质存储器装置,其特征在于,所述虚设电容器是互相串联的多个强电介质电容器。
10、根据权利要求8或者9所述的强电介质存储器装置,其特征在于,进一步具备电位固定部,其将一端与所述多个强电介质电容器连接的所述虚设电容器的另一端的电位固定。
11、一种强电介质存储器装置,具有第1位线与第1板线,其特征在于,包括:
第1强电介质电容器,其具有一端以及另一端;和
第2强电介质电容器,其具有一端以及另一端,将其一端与所述第1强电介质电容器的所述另一端电连接;和
第1MOS晶体管,其被设置在所述第1位线与所述第1强电介质电容器的所述一端之间,以使其源极以及漏极中的一方只与所述第1位线连接;
第2 MOS晶体管,其被设置在所述第1板线与所述第1强电介质电容器的所述另一端以及所述第2强电介质电容器的所述一端之间,以使其源极以及漏极中的一方只与所述第1板线连接;和
第3MOS晶体管,其被设置在所述第1位线与所述第2强电介质电容器的所述另一端之间,以使其源极以及漏极中的一方只与所述第1位线连接。
12、一种电子设备,其特征在于,包括权利要求1~11中任一项所述的强电介质存储器装置。
CNB2004100896788A 2003-10-31 2004-10-29 强电介质存储器装置及电子设备 Expired - Fee Related CN100446119C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003373353 2003-10-31
JP2003373353A JP3777611B2 (ja) 2003-10-31 2003-10-31 強誘電体メモリ装置及び電子機器

Publications (2)

Publication Number Publication Date
CN1612264A CN1612264A (zh) 2005-05-04
CN100446119C true CN100446119C (zh) 2008-12-24

Family

ID=34631360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100896788A Expired - Fee Related CN100446119C (zh) 2003-10-31 2004-10-29 强电介质存储器装置及电子设备

Country Status (3)

Country Link
US (1) US7126840B2 (zh)
JP (1) JP3777611B2 (zh)
CN (1) CN100446119C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637520A (zh) * 2013-11-13 2015-05-20 旺宏电子股份有限公司 存储器阵列结构与其操作方法与制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044485A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Ferroelectric memory cells
WO2018044510A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same
SG11201901211XA (en) 2016-08-31 2019-03-28 Micron Technology Inc Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
EP3507805A4 (en) 2016-08-31 2020-06-03 Micron Technology, Inc. DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183165A (zh) * 1996-03-18 1998-05-27 松下电子工业株式会社 强电介质存储器件的数据读出方法及强电介质存储器件
CN1183166A (zh) * 1996-03-25 1998-05-27 松下电子工业株式会社 强电介质存储器件
US20020063271A1 (en) * 2000-11-21 2002-05-30 Samsung Electronics Co., Ltd. Ferroelectric memory device and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156971B2 (ja) 1990-06-08 2001-04-16 株式会社東芝 半導体記憶装置、半導体記憶装置の読み出し方法、及び半導体記憶装置の書き込み方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183165A (zh) * 1996-03-18 1998-05-27 松下电子工业株式会社 强电介质存储器件的数据读出方法及强电介质存储器件
CN1183166A (zh) * 1996-03-25 1998-05-27 松下电子工业株式会社 强电介质存储器件
US20020063271A1 (en) * 2000-11-21 2002-05-30 Samsung Electronics Co., Ltd. Ferroelectric memory device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637520A (zh) * 2013-11-13 2015-05-20 旺宏电子股份有限公司 存储器阵列结构与其操作方法与制造方法
CN104637520B (zh) * 2013-11-13 2017-09-22 旺宏电子股份有限公司 存储器阵列结构与其操作方法与制造方法

Also Published As

Publication number Publication date
JP2005135558A (ja) 2005-05-26
US20050122763A1 (en) 2005-06-09
CN1612264A (zh) 2005-05-04
US7126840B2 (en) 2006-10-24
JP3777611B2 (ja) 2006-05-24

Similar Documents

Publication Publication Date Title
CN100359600C (zh) 在存储阵列中使用互补位的设备与方法
EP1398787B1 (en) Memory device having memory cell units each composed of a memory and complementary memory cell and reading method
EP3096325B1 (en) Static random access memory
US8964494B2 (en) memories and methods for repair in open digit memory architectures
CN100380525C (zh) 用于位线预先充电的电路和方法
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
CN100446119C (zh) 强电介质存储器装置及电子设备
CN101727973B (zh) 半导体存储器装置
US6654274B2 (en) Ferroelectric memory and method for driving the same
US5936898A (en) Bit-line voltage limiting isolation circuit
CA2373460A1 (en) Improved multilevel dram
CN101093716A (zh) 存储器单元存取电路
KR20020019411A (ko) 반도체 기억 장치
CN212230079U (zh) 铁电存储器存储阵列结构及铁电存储器
KR850003046A (ko) 다이나믹 메모리(dynamic memory)
US8971095B2 (en) Memory architecture
US8045367B2 (en) Phase change memory
KR19990003930A (ko) 래퍼런스 전압 발생 장치
EP0508354B1 (en) Semiconductor memory with reduced peak current
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
JP3817409B2 (ja) 集積化メモリ
CN1154115C (zh) 具有串联存储器单元的铁电写/读存储器(cfram)
KR0173935B1 (ko) 저전력 소모 반도체 메모리 장치
KR100733426B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
CN100407335C (zh) 差动式只读存储器的预充电及检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20121029