CN100442481C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100442481C
CN100442481C CNB2003101047736A CN200310104773A CN100442481C CN 100442481 C CN100442481 C CN 100442481C CN B2003101047736 A CNB2003101047736 A CN B2003101047736A CN 200310104773 A CN200310104773 A CN 200310104773A CN 100442481 C CN100442481 C CN 100442481C
Authority
CN
China
Prior art keywords
electrode
electrode part
semiconductor device
semiconductor element
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101047736A
Other languages
English (en)
Other versions
CN1499617A (zh
Inventor
菅谷康博
朝日俊行
小松慎五
山本义之
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1499617A publication Critical patent/CN1499617A/zh
Application granted granted Critical
Publication of CN100442481C publication Critical patent/CN100442481C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/80855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体装置(1)包含：配备电极部(104)的半导体元件(103)，和布线基板(108)，该布线基板配备绝缘层(101)、设置在绝缘层(101)中的电极部连接用电极(102)、和与设置在绝缘层(101)中的电极部连接用电极(108)电连接的外部电极(107)，电极部(104)与电极部连接用电极(102)电连接，其中：绝缘层(101)的弹性模量大于0.1Gpa小于5Gpa，金属接合电极部(104)与电极部连接用电极(102)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种用于各种电气设备或各种电子设备中的半导体装置及其制造方法。
背景技术
近年来，半导体元件的高功能化推进，半导体元件的大型化或多电极化变得显著。另外，在要求电子设备的小型化的同时，要求包含半导体元件的半导体装置小型化。因此，半导体装置的封装模从将外部电极配置在封装(package)周围的QFP(Quad Flat Package)模变化到将外部电极以面积矩阵状配置在封装下面的BGA(Ball Grid Array)模、CSP(Chip Scale Package)模。
图19中示出CSP模的半导体装置的一例。如图19所示，具备电极部(未图示)的半导体元件1000、与配备电极部连接用电极1002的布线基板1003经焊盘(bump)1001电连接，它们连接的部分(下面称为连接部分)由树脂层1004密封。树脂层1004通过均匀分散半导体元件1000与布线基板1003的热膨胀差引起的应力，防止电极部与电极部连接用电极1002的接合部分被破坏。在布线基板1003在半导体元件侧一面的相反面上设置外部电极1005。
也已公开经焊盘来金属接合半导体元件的电极部与布线基板的电极部连接用电极的半导体装置(例如参照特开平9-181119号公报、特开2002-151551号公报)。
另外，近年来，提议所谓以晶片等级(wafer level)总体地封装形成多个半导体元件的晶片等级封装技术。图20中示出使用晶片等级封装技术制成的半导体装置的一例。如图20所示，半导体元件2000在半导体基板上形成电子电路和电极垫，在该电极垫上配置焊盘2001。焊盘2001形成保留其前端部并由树脂层2002密封的状态，其前端部用作外部电极。该树脂层2002起到与图19所示半导体装置的树脂层1004一样的作用(例如参照特开平10-79362号公报)。
但是，在图19和图20所示现有半导置中，存在以下问题：认为树脂层1004、2002的应力难以充分缓和，例如，在进行热冲击性试验等可靠性评价的情况下，树脂层1004、2002中会产生龟裂。另外，形成焊盘1001、2001，并且，半导体元件与布线基板的接合部分由树脂层1004、2002密封，所以还存在制造成本或工序增加的问题。另外，图19和图20所示半导体装置都包含焊盘1001、2001，所以妨碍半导体装置薄型化。
发明内容
本发明的半导体装置包含配备电极部的半导体元件和布线基板，该布线基板配备绝缘层、设置在所述绝缘层中的电极部连接用电极、和与设置在所述绝缘层中的所述电极部连接用电极电连接的外部电极，所述电极部与所述电极部连接用电极电连接，其特征在于：所述绝缘层的弹性模量大于0.1Gpa小于5Gpa，金属接合所述电极部与所述电极部连接用电极。
本发明的半导体装置的制造方法，其特征在于：包含如下工序
使安装部件与具有电极部的半导体元件重合，使所述电极部与所述电极部连接用电极重叠，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件上的电极部连接用电极、和与设置在所述绝缘性部件上的所述电极部连接用电极电连接的外部电极，
在上述工序中，制作包含金属层的所述电极部，并制作包含金属层的电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层金属接合。
本发明的半导体装置的另一制造方法的特征在于：包含如下工序
(a)使安装部件与包括多个具有电极部的半导体元件的半导体元件用材料重合，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件用材料一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件的一个面上的多组电极部连接用电极、和设置在上述一个面的相反面上的多组外部电极，所述电极部连接用电极与所述外部电极连接，
(b)在所述工序(a)后，将所述半导体元件用材料与所述安装部件一起切断，分离成各个半导体元件，
在所述工序(a)中，制作包含金属层的所述电极部，并制作包含金属层的电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层进行金属接合。
附图说明
图1是表示本发明半导体装置一例的截面图。
图2A是表示本发明半导体装置另一例的平面图，图2B是图2A所示半导体装置的A-A’截面图。
图3A和图3B是说明图2A所示半导体装置的制造方法一例的工序图。
图4是表示本发明半导体装置另一例的截面图。
图5A是表示本发明半导体装置另一例的截面图。
图5B是表示本发明半导体装置另一例的截面图。
图6是表示本发明半导体装置另一例的截面图。
图7A是表示本发明半导体装置另一例的平面图，图7B是图7A所示半导体装置的B-B’截面图。
图8A是表示本发明半导体装置另一例的平面图，图8B是图8A所示半导体装置的C-C’截面图。
图9A-图9E是表示图1所示半导体装置的制造方法一例的工序图。
图10A和图10B是说明图9C所示工序中其它方法的工序图。
图11A-图12B是表示图4所示半导体装置的制造方法一例的工序图。
图13是说明图11E所示工序中其它方法的工序图。
图14A-图15B是表示图5A所示半导体装置的制造方法一例的工序图。
图16A-图16E是表示图6所示半导体装置的制造方法一例的工序图。
图17A-图17D是说明内置图5A所示半导体装置和其它电路部件的电路部件内置模块的制造方法的工序图。
图18是表示弹性模量的测定装置的斜视图。
图19是表示现有半导体装置的截面图。
图20是表示现有半导体装置的斜视图。
具体实施方式
本实施形态的半导体装置包含配备电极部的半导体元件和布线基板，该布线基板配备绝缘层、设置在绝缘层中的电极部连接用电极、和与设置在绝缘层中的电极部连接用电极电连接的外部电极，电极部与所述电极部连接用电极电连接，其中：绝缘层的弹性模量大于0.1Gpa小于5Gpa，金属接合电极部与所述电极部连接用电极。
在本实施形态的半导体装置中，即便不经焊盘来直接金属接合电极部与电极部连接用电极，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层的布线基板来缓和因半导体元件与布线基板的热膨胀差引起的应力，所以可维持电极部与电极部连接用电极的连接可靠性。并且，因为可构造成无焊盘地接合电极部与电极部连接用电极，所以可实现薄型化、低价格化。这样，在本实施形态中，可提供薄的、廉价且可靠性高的半导体装置。
另外，在本说明书中，所谓金属接合是指金属-金属间的固态层扩散接合、或基于分子间力的接合。作为接合原理，例如加热扩散(加热方法)、超声波接合、常温接合等。下面，例如以电极部和电极部连接用电极分别包含从贵金属和焊锡合金构成的群中选择的至少一种金属构成的金属层的情况为例来说明接合原理。
(1)加热扩散
使电极部的金属层与电极部连接用电极的金属层对接，若对其加热，则构成电极部金属层的金属原子与构成电极部连接用电极金属层的金属原子彼此扩散，得到电极部与电极部连接用电极金属接合的接合结构。由上述扩散来分解去除存在于电极部的金属层与电极部连接用电极的金属层界面上的污垢层。在构成电极层的金属层的金属原子与构成电极部连接用电极的金属层的金属原子的种类不同的情况下，通过上述扩散来形成合金层。
(2)超声波接合(ultrasonic bonding)
使电极部的金属层与电极部连接用电极的金属层对接，若对其施加超声波，则通过反复进行滑动或膨胀来将存在于电极部的金属层与电极部连接用电极的金属层界面上的污垢层分解得细。通过使分解后的污垢层进入各金属层的金属结晶中，得到金属接合电极层与电极部连接用电极的接合结构。
(3)常温接合
清洁电极部金属层与电极部连接用电极的金属层(去除氧化膜或污垢层)后，若使电极部金属层与电极部连接用电极的金属层对接，则得到电极部金属层与电极部连接用电极的金属层由于分子间力而接合的接合结构。
在本实施形态的半导体装置中，最好半导体元件配备多个电极部，接合布线基板在半导体元件侧的面与半导体元件在布线基板侧的面，以便由绝缘层来填充电极部之间。根据这种结构，可更有效缓和半导体元件与布线基板的热膨胀差引起的应力，可提供更薄的半导体装置。
在本实施形态的半导体装置中，最好布线基板与半导体装置的厚度方向正交的面比半导体元件与半导体装置厚度方向正交的面还大。在晶片等级封装结构的半导体装置中，配置连接电极部连接用电极与外部电极的布线的区域(再布线区域)被限定到半导体元件的大小。因此，使用例如电极部(垫电极)数量大于100管脚的半导体元件来制作晶片等级封装结构的半导体装置时，由于再布线区域相对电极部数量而言窄，所以困难。并且，近年来，半导体元件的大小随着布线规则的细微化而更加小型化，再布线区域也变窄小。象本实施形态的半导体装置那样，若布线基板与半导体装置的厚度方向正交的面比半导体元件与半导体装置厚度方向正交的面还大，则可从半导体元件的电极部(垫电极)向半导体元件周围变宽地设置布线，所以可提供使用包含更多电极部(垫电极)的半导体元件的半导体装置。
在本实施形态的半导体装置中，最好在布线基板与半导体装置的厚度方向正交的面比半导体元件与半导体装置厚度方向正交的面还大的情况下，在从半导体元件侧沿半导体装置厚度方向观察半导体装置时看到的绝缘层的面上配置外部电极。根据这种结构，因为可同时制作电极部连接用电极与外部电极，所以可提供更廉价的半导体装置。
在本实施形态的半导体装置中，最好布线基板还包含沿厚度方向贯通绝缘层并设置在绝缘层内的内孔(インナビア)，经内孔电连接电极部连接用电极与外部电极。根据这种结构，可提供布线设计的自由度高的半导体装置。
在本实施形态的半导体装置中，最好布线基板还包含配置在绝缘层内部的至少1层布线层。根据这种结构，可提供布线设计的自由度更高的半导体装置。
最好绝缘层由包含热固化性树脂的材料形成，包含热固化性树脂的材料包含75-91重量％的无机填料和9-25％重量％的包含热固化性树脂的树脂组成物。最好热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。另外，在包含热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，包含热固化性树脂的材料包含玻璃化温度小于150度的热固化性树脂。根据包含由这种材料构成的绝缘层的布线基板，即使通过金属接合来直接接合电极部与电极部连接用电极，也可缓和半导体元件与布线基板的热膨胀差引起的应力。
另外，最好上述包含热固化性树脂的材料包含75-91重量％的无机填料和9-25％重量％的包含热固化性树脂的树脂组成物的原因在于若无机填料比75重量％还少，则绝缘层的热膨胀系数变高，并且导热性下降。另外，若无机填料比91重量％还多，则热固化性树脂的量变少，所以通过固化难以成形作为绝缘层的片状物，导致成形后的片状物易破碎等制造上的缺陷。
在本实施形态的半导体装置中，最好半导体元件的厚度大于30微米小于100微米。若半导体元件的厚度大于30微米小于100微米，则半导体元件具有柔性的机械特性。这种半导体元件与包含弹性模量大于0.1Gpa小于5Gpa的绝缘层的布线基板相邻，可缓和半导体元件与布线基板的热膨胀差引起的应力，所以可提高半导体装置的连接可靠性。另外，若厚度到30微米为止，则不会对形成于半导体元件表面上的电路造成损害，可容易地将半导体元件加工到期望的厚度。
在本实施形态的半导体装置中，最好绝缘层的厚度大于30微米小于200微米。若比30微米还薄，则难以处理绝缘层，若比200微米还厚，则妨碍半导体装置的薄型化。
在本实施形态的半导体装置中，最好所述半导体装置的厚度大于60微米小于300微米。难以制造比60微米还薄的半导体装置，若厚，则半导体装置整体的弹性模量变高。这样，若为弹性模量低、薄的半导体装置，则因为可缓和半导体装置与安装半导体装置的基板的热膨胀差引起的应力，所以可提高安装半导体装置的模块的连接可靠性。
本实施形态的半导体装置的制造方法包含如下工序：使安装部件与具有电极部的半导体元件重合，使所述电极部与所述电极部连接用电极重叠，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件上的电极部连接用电极、和与设置在所述绝缘性部件上的所述电极部连接用电极电连接的外部电极，
在上述工序中，制作包含金属层的所述电极部，并制作包含金属层的电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层金属接合。
根据上述方法，可提供薄、廉价且可靠性高的半导体装置。
在本实施形态的半导体装置的制造方法中，最好在工序中，由包含未固化状态的热固化性树脂的材料形成绝缘性部件，在工序中，使安装部件与半导体元件重合，加热、加压，固化热固化性树脂。
在本实施形态的半导体装置的制造方法中，最好在工序中，在固化热固化性树脂后，用超声波振动来加热电极部的金属层与电极部连接用电极的金属层。在使热固化性树脂固化后，若施加超声波，则超声波振动容易传导到电极部的金属层与电极部连接用电极的金属层，可得到接合强度高的金属接合。
在本实施形态的半导体装置的制造方法中，最好在工序中，由从贵金属和焊锡合金构成的群中选择的至少一种金属来制作电极部的金属层与电极部连接用电极的金属层。
在本实施形态的半导体装置的制造方法中，最好在工序中，准备设置布线图案的转印载体，在使设置布线图案的转印载体与绝缘性部件重合以便布线图案与绝缘性部件接触后，仅从绝缘性部件上剥离转印载体，在绝缘性部件上形成电极部连接用电极。
在本实施形态的半导体装置的制造方法中，最好在工序中，向绝缘性部件的内部填充导电性材料，在绝缘性部件的一个面上设置电极部连接用电极，在一个面的相反面上设置外部电极，制作所述安装部件。根据这种方法，可提供布线设计的自由度高的半导体装置。
在本实施形态的半导体装置的制造方法中，最好在工序中，由包含未固化状态的热固化性树脂的材料、通过层叠来形成作为绝缘性部件的具有多个贯通孔的片状物，并在贯通孔中填充导电性材料，层叠片状物，以在不同的片状物之间配置布线层，向内部填充导电性材料。根据这种方法，可提供布线设计的自由度更高的半导体装置。
在本实施形态的半导体装置的制造方法中，最好还包含在工序后、将半导体元件的厚度加工成30微米-100微米的工序。根据这种方法，将接合在布线基板上的半导体元件加工得薄与将加工得薄的半导体元件接合到布线基板上相比，更容易处理半导体元件。
在本实施形态的半导体装置的制造方法中，最好包含未固化状态的热固化性树脂的材料包含75-91重量％的无机填料和9-25％重量％的包含热固化性树脂的树脂组成物，热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。另外，最好在包含未固化状态的热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，包含未固化状态的热固化性树脂的材料包含玻璃化温度小于150度的热固化性树脂。另外，无机填料的含量和包含热固化性树脂的树脂组成物的含量是通过不含有溶剂的配合组成来计算的值。
(c)本实施形态的半导体装置的另一制造方法包含如下工序：使安装部件与包括多个具有电极部的半导体元件的半导体元件
用材料重合，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件用材料一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件的一个面上的多组电极部连接用电极、和设置在上述一个面的相反面上的多组外部电极，所述电极部连接用电极与所述外部电极连接，
(d)在所述工序(a)后，将所述半导体元件用材料与所述安装部件一起切断，分离成各个半导体元件，
在所述工序(a)中，制作包含金属层的所述电极部，并制作包含金属层的电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层进行金属接合。
根据上述方法，可提供小型、薄、廉价且可靠性高的半导体装置。
在本实施形态的半导体装置的另一制造方法中，最好在工序(a)中，由包含未固化状态的所述热固化性树脂的材料形成绝缘性部件，使安装部件与半导体元件用材料重合，加热、加压，固化热固化性树脂。
在本实施形态的半导体装置的另一制造方法中，最好在工序(a)中，在固化热固化性树脂后，用超声波振动来加热电极部的金属层与电极部连接用电极的金属层。在使热固化性树脂固化后，若施加超声波，则超声波振动容易传导到电极部的金属层与电极部连接用电极的金属层，可得到接合强度高的金属接合。
在本实施形态的半导体装置的另一制造方法中，最好还包含在工序(a)后、工序(b)之前将半导体元件加工成大于30微米小于100微米厚度的工序。因为在将半导体元件用材料分离成各半导体元件之前将半导体元件加工到期望厚度，所以生产率高，可容易进行去除半导体元件的残留应用剩余的部分的应力去除工序。
在本实施形态的半导体装置的另一制造方法中，最好在工序(a)中，由从贵金属和焊锡合金构成的群中选择的至少一种金属来制作电极部的金属层与电极部连接用电极的金属层。
在本实施形态的半导体装置的另一制造方法中，最好在工序(a)中，准备设置布线图案的转印载体，在使设置布线图案的转印载体与绝缘性部件重合以便布线图案与绝缘性部件接触后，仅从绝缘性部件上剥离转印载体，在绝缘性部件上形成电极部连接用电极。
在本实施形态的半导体装置的另一制造方法中，最好在工序(a)中，由包含未固化状态的热固化性树脂的材料、通过层叠来形成作为绝缘性部件的具有多个贯通孔的片状物，并在贯通孔中填充导电性材料，层叠上述片状物，以在不同的所述片状物之间配置布线层，制作向内部填充导电性材料的绝缘性部件。可提供布线设计的自由度高的半导体装置。
在本实施形态的半导体装置的另一制造方法中，最好包含未固化状态的热固化性树脂的材料包含75-91重量％的无机填料和9-25％重量％的包含热固化性树脂的树脂组成物，热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。另外，最好在包含未固化状态的热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，包含未固化状态的热固化性树脂的材料包含玻璃化温度小于150度的热固化性树脂。另外，无机填料的含量和包含热固化性树脂的树脂组成物的含量是通过不含有溶剂的配合组成来计算的值。
下面，参照附图来说明本发明的最佳实施形态。
(实施形态1)
用图1来说明本实施形态的半导体装置。如图1所示，本实施形态的半导体装置1包含配备电极部104的半导体元件103和布线基板108。布线基板108包含弹性模量大于0.1Gpa小于5Gpa的绝缘层101、设置在绝缘层101中的电极部连接用电极102、和与设置在绝缘层101中的电极部连接用电极102电连接的外部电极107。半导体元件103包含主体部105(包含半导体芯片的部分)和电极部104，电极部104从主体部105的布线基板108侧的面突出。
电极部104包含金属层104a，电极部连接用电极102包含金属层102a，在半导体装置1中，电极部104的金属层104a与电极部连接用电极102的金属层102a金属接合。
在半导体装置1中，布线基板108与半导体装置1的厚度方向正交的面比半导体元件103与半导体装置1的厚度方向正交的面大。即，布线基板108在半导体元件侧的面比半导体元件103在布线基板侧的面大。外部电极107设置在绝缘层101在半导体元件侧的面上未接合半导体元件103的部分(边缘部)中，(以边缘状)配置在半导体元件103的周围。即，在从半导体元件侧沿厚度方向观察半导体装置1时看到的绝缘层101的面上配置外部电极107。如上所述，外部电极107与电极部连接用电极102电连接。
在半导体装置1中，即便不经焊盘而直接金属接合电极部104与电极部连接用电极102，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层101的布线基板108，来缓和半导体元件103与布线基板108的热膨胀差引起的应力，所以可维持连接可靠性。并且，因为可形成无焊盘地直接接合电极部104与电极部连接用电极102的结构，所以可实现半导体装置的薄型化、低价格化。这样，在本实施形态中，可实现薄形化、廉价且可靠性高的半导体装置。
金属层104a、102a中包含的金属不特别限定，例如为从贵金属和焊锡合金中选择的至少一种金属。作为上述贵金属，例如有Au、Ag、Cu、Ru、Pd、Os、Ir、Pt等。作为上述焊锡合金(solder alloys)，例如有Pb-Sn、Pb-Ag、Bi-Sn、Zn-Cd、Pb-Sn-Sb、Pb-Sn-Cd、Pb-Sn-In、Bi-Sn-Sb。金属层104a、102a最好由Au形成。这是因为Au-Au的界面通过加热和加压可容易得到稳定的金属接合。
本实施形态的半导体装置如图1所示，最好半导体元件103包含多个电极部104，接合布线基板108在半导体元件侧的面与半导体元件103在布线基板侧的面，以便由绝缘层101来填充电极部之间。这样，将电极部104与电极部连接用电极102在固化后埋入成为绝缘层101的片状物中，接合布线基板108在半导体元件侧的面与半导体元件103在布线基板侧的面，则可更有效缓和半导体元件103与布线基板108的热膨胀差引起的应力。另外，可提供更薄的半导体装置。
绝缘层101要求其弹性模量大于0.1Gpa小于5Gpa。若弹性模量大于5Gpa，则不能通过包含绝缘层101的布线基板108来充分缓和半导体元件103与布线基板108的热膨胀差引起的应力，不能保持电极部104与电极部连接用电极102的连接可靠性。另一方面，若弹性模量小于0.1Gpa，则难以处理这种包含绝缘层101的半导体装置。
只要弹性模量大于0.1Gpa小于5Gpa，则不特别限定绝缘层101的材料，例如可使用包含热固化性树脂的材料。作为包含热固化性树脂的材料，例如可使用包含含有热固化性树脂的树脂组成物与无机填料的混合物等。
下面，说明包含含有热固化性树脂的树脂组成物与无机填料的混合物。
作为上述树脂组成物中包含的热固化性树脂，最好包含从环氧树脂、酚醛树脂、氰酸盐(シアネ一ト)树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。尤其是最好使用溴化环氧树脂。这是因为溴化环氧树脂具有不易燃性。另外，上述树脂组成物在不包含热固化性聚酰亚胺的情况下，最好包含玻璃(ガラス)转变温度(Tg)小于150度的热固化性树脂。在树脂组成物中包含的热固化性树脂包含上述群(去除热固化性聚酰亚胺)中选择的两种以上的树脂的情况下，最好至少一种热固化性树脂的玻璃化温度(Tg)小于150度。另外，在上述树脂组成物包含玻璃化温度(Tg)不同的同种热固化性树脂的情况下，例如包含两种以上玻璃化温度(Tg)不同的环氧树脂的情况下，将它们作为不同种的树脂，最好两种以上环氧树脂中的至少一种环氧树脂的玻璃化温度小于150度。另外，不特别限定玻璃化温度的下限，通常最好大于50度。
在上述树脂组成物包含两种以上树脂的情况下，不特别限定玻璃化温度小于150度的热固化性树脂与其它树脂的重量比，但通常最好该重量比为1∶3～3∶1。
上述树脂组成物最好进一步包含固化剂或固化催化剂。作为固化剂，例如可使用双酚A型酚醛树脂，作为固化催化剂，例如可使用咪唑。上述树脂组成物最好还包含分散剂、着色剂、耦合剂、脱模剂等的添加剂。
作为使包含含有热固化性树脂的树脂组成物与无机填料的混合物低粘度化的溶剂，例如可使用乙基二甘醇-乙醚(エチルカルビト-ル)、丁基二甘醇-乙醚(ブチルカルビト-ル)、丁基二甘醇-乙醚醋酸盐(ブチルカルビト-ルアセテ-ト)。其沸点大于150度。另外，也可使用丁酮、异丙醇、甲苯等。其沸点小于100度。也可使用1种或两种以上这些溶剂。
另外，即便不将上述溶剂混合到包含含有热固化性树脂的树脂组成物与无机填料的混合物中，在本实施形态的半导体装置的制作过程中，若能将电极部104与电极部连接用电极102埋入通过固化而成为绝缘层101的片状物中，则可不要上述溶剂。
作为无机填料，例如可使用从Al2O3、MgO、SiO2、BN和AlN构成的群中选择的至少一种。这是因为它们的导热率高而较佳。无机填料的粒径最好大于0.1微米小于100微米。这是因为无论粒径过小还是过大，绝缘层101中的无机填料的填充率都低，绝缘层101的导热性低。另外，就热胀系数而言，与半导体元件103的差变大。
在包含含有热固化性树脂的树脂组成物与无机填料的混合物中，无机填料的含量最好为75-91重量％。若少于75重量％，则绝缘层101的热膨胀系数变高，且导热性低。另一方面，若多于91重量％，则由于热固化性树脂的量变少，难以通过固化来形成构成绝缘层101的片状物，另外，形成的片状物易破碎。另外，在无机填料的含量为75-91重量％的情况下，在包含含有热固化性树脂的树脂组成物与无机填料的混合物中，上述树脂组成物的含量为9-25重量％。另外，绝缘层中无机填料的含量和包含热固化性树脂的树脂组成物的含量是通过不含溶剂的配合组成来计算的值。
在包含含有热固化性树脂的树脂组成物与无机填料的混合物中，无机填料的更佳含量为80-88重量％。得到容易形成成为绝缘层的片状物、且导热性高的布线基板108。在这种情况下，包含热固化性树脂的树脂组成物的含量为12-20重量％。
包含含有热固化性树脂的树脂组成物与无机填料的混合物最好不含有玻璃纤维等加强材料。通过不含有加强材料，可容易形成弹性模量低的布线基板108。即便不含有加强材料，但因为高密度填充无机填料，所以可保持绝缘层101的机械强度。
绝缘层101的厚度最好大于30微米小于200微米。若比30微米还薄，则难以处理绝缘层101，若比200微米厚，则半导体装置的厚度变高。并且，最好大于50微米小于150微米。无论在处理性、厚度、弹性上都是最佳的。
电极部连接用电极102可由具有导电性的物质、例如铜箔或导电性树脂组成物等形成。作为形成电极部连接用电极102的方法，例如扣除(サブトラクテイブ)法、添加(アデイテイブ)法等。在本实施形态中，例如首先在成为绝缘层101的片状物上层压铜箔，加压后，从铜箔中去除无用的部分，之后，对铜箔进行无电场电镀处理，形成包含金属层102a、例如Au层的电极部连接用电极102。
外部电极107也可与电极部连接用电极102一样，由具有导电性的物质、例如铜箔或导电性树脂组成物等形成，由与电极部连接用电极102一样的方法形成。在本实施形态的半导体装置1中，就其制造过程而言，在形成绝缘层101的片状物的一个面上形成电极部连接用电极102，外部电极107也形成在片状物的一个面上，所以可同时形成电极部连接用电极102与外部电极107。
另外，在本实施形态的半导体装置1中，接合布线基板108在半导体元件侧的面与半导体元件103在布线基板侧的面，以便由绝缘层101来填充电极部104之间，但本实施形态的半导体装置不限于这种形态。例如，也可将半导体元件103在布线基板侧的面埋入固化后成为绝缘层101的片状物的内部，接合半导体元件103的侧面(主体部105的侧面)与绝缘层101。即，也可将半导体元件103的主体部105埋入绝缘层101的内部。
另外，在用图1来说明的本实施形态的半导体装置中，电极部104和电极部连接用电极102都包含铜箔或导电性树脂组成物、与通过电镀处理在其表面上形成的Au层，但不限于此，电极部104和电极部连接用电极102中的至少一方其整体也可由例如Au等贵金属或焊锡合金等形成。
(实施形态2)
用图A-图3B来说明本实施形态的半导体装置。图2A是将本实施形态的半导体装置安装在母板206上的状态平面图，图2B是其截面图。图3A和图3B是说明图2A和图2B所示半导体装置的制造方法一例的工序图。
本实施形态的半导体装置包含配备电极部204的半导体元件203和布线基板208。布线基板208包含弹性模量大于0.1Gpa小于5Gpa的绝缘层201、配置在绝缘层201的一个面上的电极部连接用电极202、和与电极部连接用电极202电连接的外部电极207。外部电极207与实施形态1一样，配置在与配置绝缘层201的电极部连接用电极202的面相同的面上。电极部204与电极部连接用电极202分别包含金属层，在将电极部204与电极部连接用电极202重合时，各自的金属层相接。另外，图2中，省略电极部204的金属层和电极部连接用电极202的金属层。
本实施形态的半导体装置也与实施形态1一样，布线基板208包含弹性模量大于0.1Gpa小于5Gpa的绝缘层201。因此，即便不经焊盘而直接金属接合电极部204与电极部连接用电极202，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层201的布线基板208来缓和半导体元件203与布线基板208的热膨胀差引起的应力，所以可维持电极部204与电极部连接用电极202的连接可靠性。这样，在本实施形态中，可提供薄形化、廉价且可靠性高的半导体装置。
尤其是，在本实施形态的半导体装置中，因为绝缘层201的厚度约为15微米-40微米，所以可提供极薄的半导体装置。
作为绝缘层201，例如可使用热可塑性聚酰亚胺薄膜、热固化树脂制的薄膜等。
上述热固化性树脂与实施形态1中说明的包含含有热固化性树脂的树脂组成物与无机填料的混合物中含有的热固化性树脂一样。
电极部连接用电极202和外部电极207可通过与实施形态1一样的材料和方法形成。
在接合布线基板208与半导体元件203时，最好首先对半导体元件203的表面实施耦合处理，向耦合处固垢的半导体元件203的表面提供绝缘性树脂209后，接合半导体元件203与布线基板208。这可提高半导体元件203与布线基板208紧贴性。
将耦合剂溶于溶液中，使其浓度为0.1～2重量％，将其涂布在半导体元件203上后，进行干燥，由此进行耦合处理。涂布方法可通过浸渍、喷涂等方法来进行，作为耦合剂的例子，有氨基硅烷、环氧基硅烷、丙烯基硅烷、巯基硅烷、乙烯基硅烷等。
作为绝缘性树脂，例如可使用感光性聚酰亚胺等。
绝缘层201在是热固化性树脂制的薄膜的情况下，通过真空层压等将包含形成电极部连接用电极202和外部电极207的未固化状态的热固化性树脂的薄膜(若固化则形成绝缘层201)热压在半导体元件203上，固化热固化性树脂，接合半导体元件203与布线基板208。
实施形态2的半导体装置可如下制作。
首先，如图3A所示，准备配备电极部204的半导体元件203，并在规定位置上粘贴到母板206上。另一方面，如图3B所示，准备安装部件91，该安装部件包含绝缘性部件90、配置在绝缘性部件90一个面上的电极部连接用电极202、和与电极部连接用电极202电连接的外部电极207。另外，在图3A中，省略母板206的布线，在图3B中，210a是连接电极部连接用电极202和外部电极207的布线，包含于含有电极部连接用电极202和外部电极207的布线层210中。
接着，使安装部件91与粘贴半导体元件203的母板206重合，以便电极部204与电极部连接用电极202接触，接合安装部件91与半导体元件203，连接外部电极207与母板206。之后，用超声波振动来加热电极部204的金属层与电极部连接用电极202的金属层，金属接合电极部204与电极部连接用电极202。另外，与半导体元件203接合的安装部件91成为布线基板208，绝缘性部件90成为绝缘层201(参照图2A和图2B)。
在绝缘性部件90例如是热可塑性聚酰亚胺薄膜等的情况下，对半导体元件203的表面实施耦合(カツプリング)处理，将绝缘性树脂209提供给耦合处理后的半导体元件203的表面后，接合安装部件91与半导体元件203。在绝缘性部件例如是包含未固化状态的热固化性树脂的薄膜的情况下，边加热边局部加压薄膜，接合安装部件91与半导体元件203。在安装部件91是包含未固化状态的热固化性树脂的情况下，安装部件91由于边加热边加压而收缩，所以可抑制安装部件91(绝缘层201)在电极部连接用电极202与外部电极207之间的松弛。
根据这种半导体装置的制造方法，在完成本实施形态的半导体装置的同时，可连接本实施形态的半导体装置与母板206。
(实施形态3)
用图4来说明本实施形态的半导体装置。如图4所示，本实施形态的半导体装置3包含配备电极部304的半导体元件303和布线基板308。布线基板308包含弹性模量大于0.1Gpa小于5Gpa的绝缘层301、设置在绝缘层301中的电极部连接用电极302、和与设置在绝缘层301中的电极部连接用电极302电连接的外部电极307。
电极部304包含金属层304a，电极部连接用电极302包含金属层302a，在半导体装置3中，电极部304的金属层304a与电极部连接用电极302的金属层302a金属接合。
半导体装置3与实施形态1一样，即便不经焊盘而直接金属接合电极部304与电极部连接用电极302，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层301的布线基板308来缓和半导体元件303与布线基板308的热膨胀差引起的应力，所以可维持电极部304与电极部连接用电极302的连接可靠性。并且，因为可形成无焊盘地直接接合电极部304与电极部连接用电极302的结构，所以可实现薄型化、低价格化。这样，在本实施形态中，可提供薄、廉价且可靠性高的半导体装置。另外，半导体装置3与实施形态1一样，接合布线基板308在半导体元件侧的面与半导体元件303在布线基板侧的面，以便由绝缘层301来填充电极部304之间，所以可进一步缓和半导体元件与布线基板的热膨胀差引起的应力。
在半导体装置3中，在绝缘层301内设置电极部连接用电极302，在绝缘层301的半导体元件侧的面301a的相反面301b中，设置外部电极307。电极部连接用电极302与外部电极307通过沿厚度方向贯通绝缘层301并设置在绝缘层301内的内孔(inner vias)309电连接。这样，若布线基板308构造成经设置在绝缘层303内的内孔309电连接电极部连接用电极302和外部电极307，则可提供布线设计自由度高的半导体装置。另外，因为可将外部电极307配置成面积矩阵状，所以可小型化半导体装置。另外，在图4所示实例中，布线基板308在半导体元件侧的面比半导体元件在布线基板侧的面大，所以布线基板308的边缘部超出半导体元件303，但从小型化半导体装置的观点来看，期望尽可能减小该超出部分。
内孔309由导电性材料、例如导电性树脂组成物构成，作为导电性树脂组成物，可使用金属粉、包含热固化性树脂和固化剂的导电性胶等。作为金属粉，最好使用从金、银、铜、钯和镍构成的群中选择的至少一种金属。若使用这些金属，则可以低阻抗来电连接电极部连接用电极302与外部电极307。作为热固化性树脂，可使用例如环氧树脂，作为固化剂，可使用例如咪唑。
在半导体装置3中，由于半导体元件303的厚度大于30微米小于100微米，所以半导体元件303具有柔性的机械特性。这种半导体元件303与包含弹性模量大于0.1Gpa小于5Gpa的绝缘层301的布线基板308相邻，可缓和半导体元件303与布线基板308的热膨胀差引起的应力，可提高半导体装置的连接可靠性。另外，若厚度到30微米为止，则不会对形成于半导体元件303表面上的电路造成损害，可容易地将半导体元件303加工到期望的薄的厚度。
在半导体装置3中，绝缘层301的厚度大于30微米小于200微米，所以半导体装置整体的厚度大于60微米小于300微米。这样，通过使半导体装置整体的厚度减薄到大于60微米小于300微米，半导体装置整体变得更柔性，可提高安装这种半导体装置3的模块的连接可靠性。另外，因为半导体装置3的厚度极薄，所以半导体装置3适于作为在基板中内置电路部件的电路部件内置模块的部件。
(实施形态4)
用图5A和图5B来说明本实施形态4的半导体装置4。如图5A所示，半导体装置4与实施形态1-3一样，包含配备电极部404的半导体元件403和布线基板408，电极部404的金属层404a与电极部连接用电极402的金属层402a金属接合。
布线基板408包含含有上部绝缘层401a与下部绝缘层401b、弹性模量大于0.1Gpa小于5Gpa的绝缘层401、设置在绝缘层401中的电极部连接用电极402、和设置在绝缘层401在半导体元件403侧面401c的相反面401d中的外部电极407。并且，布线基板408包含配置在上部绝缘层401a与下部绝缘层401b之间的布线层410、和电连接电极部连接用电极402与外部电极407的内孔409a、409b。即，布线基板408形成多层布线结构。这样，通过将布线基板408形成多层布线结构，可进一步提高布线设计的自由度。另外，因为可将外部电极407配置成面积矩阵状，所以可小型化半导体装置。
半导体装置4与实施形态1一样，即便不经焊盘而直接金属接合电极部404与电极部连接用电极402，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层401的布线基板408来缓和半导体元件403与布线基板408的热膨胀差引起的应力，所以可维持电极部404与电极部连接用电极402的连接可靠性。并且，因为可形成无焊盘地接合电极部404与电极部连接用电极402的结构，所以可实现薄型化、低价格化。这样，在本实施形态中，可提供薄、廉价且可靠性高的半导体装置。
另外，半导体装置4与实施形态1、3一样，接合布线基板408在半导体元件侧的面与半导体元件403在布线基板侧的面，以便由绝缘层401来填充电极部404之间，所以可进一步有效缓和半导体元件403与布线基板408的热膨胀差引起的应力。
在半导体装置4中，也与实施形态3一样，半导体元件403的厚度大于30微米小于100微米，上部绝缘层401a和下部绝缘层401b的厚度分别大于30微米小于100微米，所以半导体装置整体的厚度大于90微米小于300微米。本实施形态的半导体装置4也基于与实施形态3一样的理由，可提高安装半导体装置4的模块的连接可靠性，另外，适于作为电路部件内置模块的部件。另外，图5A所示实例中布线基板408在半导体元件侧的面比半导体元件403在布线基板侧的面大，所以布线基板408的边缘部超出半导体元件403，但从小型化半导体装置的观点来看，期望尽可能减小该超出部分。
另外，在半导体装置4中，布线层408构造成在绝缘层401的内部配备1层布线层410，但不限于此，也可在绝缘层401的内部配备2层以上的布线层。
图5A所示半导体装置4为LGA(Land Grid Array)结构，但本实施形态的半导体装置也可如图5B所示，形成BGA(Ball Grid Array)结构。其中，在半导体元件403的面积(与厚度方向正交的面的面积)大于5mm2、例如为10mm2左右的情况下，最好是向母板的2次安装性好的BGA结构。在半导体元件403的面积小于5mm2、且要求半导体装置的薄型化的用途中，最好是LGA结构(图5A)。
(实施形态5)
用图6来说明本实施形态的半导体装置。如图6所示，半导体装置5包含配备电极部504的半导体元件503和布线基板508。布线基板508为多层布线结构，与实施形态4一样，包含含有上部绝缘层501a与下部绝缘层501b、弹性模量大于0.1Gpa小于5Gpa的绝缘层501、设置在绝缘层501中的电极部连接用电极502、设置在绝缘层501在半导体元件503侧面501c的相反面501d中的外部电极507、和设置在绝缘层501内部的布线层510。
电极部504和电极部连接用电极502包含金属层504a、502a，在半导体装置5中，电极部504的金属层504a与电极部连接用电极502的金属层502a金属接合。
半导体装置5与实施形态1一样，即便不经焊盘而直接金属接合电极部504与电极部连接用电极502，也可通过包含弹性模量大于0.1Gpa小于5Gpa的绝缘层501的布线基板508来缓和半导体元件503与布线基板508的热膨胀差引起的应力，所以可维持连接可靠性。并且，因为可形成无焊盘地直接接合电极部504与电极部连接用电极502的结构，所以可实现薄型化、低价格化。这样，在本实施形态中，可提供薄、廉价且可靠性高的半导体装置。
半导体装置5是使用所谓以晶片等级总体地封装形成多个半导体元件的晶片等级封装技术制成的半导体装置，布线基板508在半导体元件侧的面的面积(与厚度方向正交的面的面积)与半导体元件503在布线基板侧的面的面积(与厚度方向正交的面的面积)相同。因此，布线设计的自由度比实施形态4的半导体装置4差，但可实现更小型化的半导体装置。
另外，在本实施形态中，布线基板508构成为在绝缘层501的内部配备1层布线层510，但不限于此，也可是在内部不含有布线层、通过配置在布线层501内部的内孔来直接连接电极部连接用电极504和外部电极507，也可在绝缘层501的内部设置2层以上的布线层。
(实施形态6)
用图7A-图8B来说明实施形态6的半导体装置。图7A和图8A是本实施形态的半导体装置的平面图，图7B和图8B是本实施形态的半导体装置的截面图。
如图7A-图8B所示，本实施形态的半导体装置6除在绝缘层的内部设置2层布线层610外，与实施形态4的半导体装置(图5B)一样。另外，在图7A-图8B中，603是半导体元件，604是半导体元件603的电极部，608是布线基板，602是电极部连接用电极，607是外部电极，601是绝缘层，610a是构成布线层610的布线，609是内孔。另外，在图7B和图8B中，省略电极部604中包含的金属层和电极部连接用电极602中包含的金属层。
例如，在晶片等级封装结构的半导体装置中，配置连接电极部连接用电极与外部电极的布线的区域(再布线区域)被限定到半导体元件的大小。因此，使用例如电极部(垫电极)数量大于100管脚的半导体元件来制作晶片等级封装结构的半导体装置时，由于再布线区域相对电极部数量而言窄，所以困难。并且，近年来，半导体元件的大小随着布线规则规定的最小导体宽度等的细微化而更加小型化，再布线区域也变窄小。如图7A-图8B所示，若布线基板608与半导体装置6的厚度方向正交的面比半导体元件603与半导体装置6厚度方向正交的面大，则可从半导体元件603的电极部604(垫电极)向半导体元件603周围变宽地设置布线610a，所以可提供使用包含更多电极部604(垫(パツト)电极)的半导体元件的半导体装置。
其中，如图7B所示，在绝缘层601的半导体元件侧的面上设置较多的布线610a的情况下，最好尽可能设置在从半导体元件侧603沿半导体装置6的厚度方向观察半导体装置6时看到的绝缘层601的面上，即与半导体元件603不相接的绝缘层601面的区域上。这样避免了半导体元件在布线基板侧的面与布线610a接触。另外，即便在绝缘层601的半导体元件侧的面上设置较多的布线，也可如图8B所示，在绝缘层601的内部自由设置布线。图7所示结构和图8所示结构因用途不同而分开使用。
(实施形态7)
在实施形态7中，用图9A-图9E来说明实施形态1中说明的半导体装置1的制造方法。
首先，如图9A所示，准备配备电极部104的半导体元件103。电极部104从主体部105的一个面(与布线基板接合的面)突出，配备金属层(Au层)104a。金属层104a通过电镀处理来形成。
接着，如图9B所示，由包含未固化状态的热固化性树脂的材料如下成形片状的绝缘性部件30。包含未固化状态的热固化性树脂的材料与实施形态1中说明的绝缘层的材料一样。包含未固化状态的热固化性树脂的材料在以包含溶媒的配合组成来计算的情况下，例如包含73.8-91重量％的无机填料、8.8-25重量％的包含热固化性树脂的树脂组成物、和0.2-1.2重量％的溶媒。
首先，准备包含无机填料、含有热固化性树脂的树脂组成物、沸点大于150度的溶剂、和沸点小于100度的溶剂的混合物膏剂(slurry)，使用该混合物膏剂在脱模性薄膜(未图示)上形成膜。膜的形成方法不限于此，例如刮刀法、涂料器法、挤出成形法等。接着，从形成的膜中，仅使沸点小于100度的溶剂干燥。从而，形成在未固化状态下具有挠性的绝缘性部件30。
接着，边维持绝缘性部件30的未固化状态边在绝缘性部件30中形成布线图案31。该布线图案31包含电极部连接用电极和外部电极(参照图1)。作为形成布线图案31的方法，例如扣除法、转录法、添加法等。
在本实施形态中，首先，例如在100度下在绝缘性部件30的一个面30a上层压厚度为9微米的铜箔，加压后，去除无用的部分，形成布线图案31b。之后，进行无电场电镀处理，形成包含金属层(Au层)31a的凸状布线图案31，并形成图9C所示安装部件32。这样，若向一个面30a突出地形成布线图案31，则在金属接合电极部连接用电极102的金属层102a与外部电极104的金属层104a时施加的压力确实施加于电极部连接用电极102与电极部104接触的面上，可牢固接合电极部连接用电极102和外部电极104(参照图1)。
另外，在本实施形态中，在从铜箔中去除无用的部分并形成布线图案31b后，和在进行无电场电镀处理而形成金属层(Au层)31a后，必需将绝缘性部件30浸渍在药液中。因此，在将绝缘性部件30浸渍在药液中后，必需对绝缘性部件30进行充分的水洗和干燥。
下面，如图9D所示，使安装部件32与粘贴半导体元件103重合，以便电极部104与布线图案31的规定部位接触，边沿厚度方向加压，边用超声波振动来加热电极部104的金属层(Au层)104a与布线图案31的金属层(A
u层)31a接触的面，并进行金属接合。此时，因为安装部件32为未固化状态，所以超声波容易被安装部件32吸收。因此，必需增大振动数。另外，在使安装部件32与半导体元件103重合之前，最好对电极部104的表面和布线图案31的表面进行等离子体洗净处理，清洁表面。
接着，加热并沿厚度方向加压安装部件32与半导体元件103构成的层叠物，将布线图案31中与电极部104接合的部位(电极部连接用电极)与电极部104埋入绝缘性部件30内，固化绝缘性部件30，接合半导体元件103与安装部件32。
接着，从固化后的绝缘性部件30中剥下脱模性薄膜(未图示)。如图9E所示，固化后的绝缘性部件30变为绝缘层101，安装部件32变为布线基板108。布线图案31中与电极部104接合并埋入绝缘层101内的部分是电极部连接用电极102，布线图案31中未与半导体元件103接合的部分中包含外部电极107。
另外，在用图9C说明的工序中，从绝缘性部件30的一个面30a突出地形成布线图案31，但不限于此，例如图10A所示，也可将布线图案31埋入绝缘性部件30中，使包含布线图案31与绝缘性部件30的一个面30a的面基本上平坦。也可如图10B所示，将部分布线图案31埋入绝缘性部件30中。在这种情况下，使设置布线图案31的转录区域与绝缘性部件30位置重合后重叠，将布线图案31转录到绝缘性部件30中，以将布线图案31的全部或部分埋入绝缘性部件30中。
另外，在用图9D说明的工序中，为了使半导体元件103与安装部件32紧贴，加压半导体元件103与安装部件32，在绝缘性部件30的内部埋入电极部连接用电极102和电极部104(参照图9E)。这样，半导体元件103含有多个电极部104，接合半导体元件103与布线基板108，由绝缘层101来填充该电极部之间，则更有效缓和半导体元件与布线基板的热膨胀差引起的应力，可提供薄的半导体装置。
另外，在用图9D说明的工序中，加热并沿接着厚度方向加压安装部件32与半导体元件103构成的层叠物，在固化绝缘性部件32中包含的热固化性树脂后，用超声波振动来加热电极部104的金属层104a与电极部连接用电极31的金属层31a。在使热固化性树脂固化后，若施加超声波，则超声波振动容易传导到电极部104的金属层104a与电极部连接用电极31的金属层31a，可容易得到稳定的金属接合。
(实施形态8)
在本实施形态中，用图11A-图11F、图12A及图12B来说明图4所示半导体装置3的制造方法。
首先，如图11A所示，准备配备电极部304的半导体元件303。电极部304从主体部的一个面突出，配备金属层(Au层)304a。金属层304a通过电镀处理来形成。
接着，如图11B所示，由包含含有未固化状态的热固化性树脂的树脂组成物和无机填料的材料成形片状的绝缘性部件40。包含含有未固化状态的热固化性树脂的树脂组成物和无机填料的材料与实施形态1中说明的绝缘层的材料一样。
接着，如图11C所示，在绝缘性部件40中形成贯通孔41。贯通孔41例如可通过使用碳酸气体激光器或激元激光器等的激光加工法、穿孔加工法、冲孔加工法等方法形成。尤其是激光加工法简便，精度高，所以是较佳的。接着，如图11D所示，向贯通孔41中填充导电性材料、例如导电性树脂组成物42。另外，导电性树脂组成物42与实施形态3中说明的内孔的材料一样。
如图11E所示，准备设置布线图案43、44的转录载体45、46。转录载体45、46例如是树脂薄膜或金属箔。另外，布线图案43、44与实施形态1中说明的电极部连接用电极的材料、外部电极的材料一样。
例如首先准备具有凹部45a的转录载体45，在凹部45a内形成Au层43a后，形成C u层43b，得到布线图案43。A u层43a和C u层43b都可由添加法来形成。
若使用设置该布线图案43的转录载体45，则使绝缘性部件40与转录载体45重合，以便绝缘性部件40的一个面40a与布线图案43方向一致，通过在绝缘性部件40中剩余布线图案43并仅剥离转录载体45，可形成包含金属层、从绝缘性部件40突出的电极部连接用电极。另外，不需要例如实施形态7的半导体装置制造方法中必需的将绝缘性部件40浸渍在药液中的工序。因此，也不需要洗净、干燥浸渍在药液中的绝缘性部件40，可简化工序。
另外，例如通过将铜箔层压在转录载体46的一个面上并加压后、去除无用的部分的扣除法来形成布线图案44。
接着，使设置布线图案43、44的转录载体45、46与绝缘性部件40位置重合后重叠，在100-120度左右的环境中加热、和在3-10MPa下加压该层叠物，将布线图案43、44转录到绝缘性部件40中。
这样，可形成包含未固化状态的热固化性树脂的安装部件47，该安装部件在绝缘性部件40的一个面40a上设置包含金属层(Au层)302a的电极部连接用电极302，在其相反面40b中设置外部电极307(参照图11F)。
接着，如图12A所示，为了使电极部304与电极部连接用电极302接触，使半导体元件303与安装部件47重合，边沿厚度方向加压，边用超声波振动来加热并接合电极部304的金属层(Au层)304a与电极部连接用电极302的金属层(Au层)302a。此时，因为安装部件47为未固化状态，所以超声波容易被安装部件47吸收。因此，必需增大振动数。
接着，加热并沿厚度方向加压安装部件47与半导体元件303构成的层叠物，将电极部连接用电极302与电极部304埋入绝缘性部件40内，固化绝缘性部件40和导电性树脂组成物42，接合半导体元件303与安装部件47。如图12B所示，固化后的绝缘性部件40变为绝缘层301，固化后的导电性树脂组成物42变为内孔309，安装部，47变为布线基板308。
根据本实施形态，可制作布线设计的自由度高、薄且可靠性高的半导体装置。
另外，在用图11E说明的工序中，使用在规定区域中具有凹部45a的转录载体45来形成布线图案43，但不限于此，例如图13所示，也可在具有平坦表面的转录载体45上形成凸状的布线图案43。此时，Au层43a和Cu层43b例如通过扣除法来形成。接着，使设置布线图案43的转录区域45与绝缘性部件40位置重合后重叠，将布线图案43转录到绝缘性部件40中，以将布线图案43的全部或部分埋入绝缘性部件40中。另外，也可通过本实施形态的半导体装置制造方法来制作实施形态6的半导体装置6。
(实施形态9)
在本实施形态中，用图14A-图14G、图15A及图15B来说明图5A所示半导体装置4的制造方法的一例。
首先，如图14A所示，准备配备电极部404的半导体元件403。电极部404从主体部的一个面(半导体元件403与布线基板接合的面)突出，配备金属层(Au层)404a。金属层404a通过电镀处理来形成。
接着，如图14B所示，由包含含有未固化状态的热固化性树脂的树脂组成物和无机填料的材料成形具有贯通孔51的第1片状物50，向贯通孔51中填充导电性树脂组成物52b，制作第2片状物53。
另外，第1片状物50的材料与实施形态1中说明的绝缘层的材料一样。贯通孔51可通过与用图11C说明的方法一样的方法来形成。导电性树脂组成物52b与实施形态1中说明的内孔的材料一样。
接着，如图14C所示，准备设置布线图案54、55的转录载体56、57。之后，使形成布线图案54、55的转录载体56、57与第2片状物53位置重合后重叠，在100-120度左右的环境中加热、和在3-10MPa下加压该层叠物，将布线图案54、55转录到第2片状物53中，得到图14D所示的未固化状态的第3片状物58。
接着，如图14E所示，通过与第1片状物一样的材料和方法来成形具有贯通孔59的第4片状物60，向贯通孔59中填充导电性树脂组成物52a，准备第5片状物61。另外，导电性树脂组成物52a与实施形态1中说明的内孔的材料一样。另一方面，准备设置布线图案62的转录载体63。
接着，使第5片状物61和设置了布线图案62的转录载体63按顺序位置重合后重叠在第3片状物58上，在100-120度左右的环境中加热、和在3-10MP a下加压该层叠物。之后，从上述层叠物上剥离转录载体63，形成图14F所示的未固化状态的第6片状物64。
另外，作为边维持第1片状物50和第4片状物60的未固化状态边进行多层化的条件，转录布线图案54和55时的环境温度例如若为100度左右，则在用图14E说明的工序中，最好在120度左右加热上述层叠物。通过在100度的环境气下转录布线图案，即使进行第1片状物50中包含的热固化性树脂的固化，也可不产生去层压(层间剥离)来层叠第1片状物50与第4片状物60。
接着，通过扣除法对转录后的布线图案62实施Au电镀处理。这样，根据在转录后的布线图案62上形成金属层的方法，将片状物(第1片状物50和第4片状物60)浸渍在药液中的工序变为仅在电镀工序之后。
如上所述，由包含无机填料与含有未固化状态的热固化性树脂的树脂组成物的材料制作、通过层叠来制作构成绝缘性部件65的具有多个贯通孔的片状物(第1片状物50和第4片状物60)，向贯通孔51、59中填充导电性材料52b、52a，并层叠多个片状物(第1片状物50和第4片状物60)，使在不同的片状物(第1片状物50和第4片状物60)之间配置布线层410(布线图案54)，在绝缘性部件65的一个面65a上设置电极部连接用电极402，在其相反面65b中设置外部电极407，准备具有多层布线结构的安装部件66(参照图14G)。
接着，如图15A所示，为了使电极部404与电极部连接用电极402接触，使半导体元件403与安装部件66重合，边沿厚度方向加压，边用超声波振动来加热电极部404的金属层(A u层)404a与电极部连接用电极402的金属层(Au层)402a，金属接合电极部404与电极部连接用电极402。
接着，加热并沿厚度方向加压安装部件66与半导体元件403构成的层叠物，将电极部连接用电极402与电极部404埋入绝缘性部件65内，固化绝缘性部件65和导电性树脂组成物52b、52a，接合半导体元件403与安装部件66。如图15B所示，固化后的绝缘性部件65变为包含上部绝缘层401a和下部绝缘层401b的绝缘层401，导电性树脂组成物52b、52a成为内孔409a、409b，安装部件66变为布线基板408。
根据本实施形态的半导体装置的制造方法，使用多层布线结构的布线基板408，将外部电极407配置成面积阵列(area array)状，所以可提供布线设计的自由度高、小型化的半导体装置。
另外，在用图15A说明的工序中，可以在一体化半导体元件403与安装部件66后，使用研、削、研磨等加工方法，仅将半导体元件403的厚度变为大于30微米小于100微米。尤其是通过研削方法可非常高速地将半导体元件403加工得薄。在接合半导体元件403与安装部件66(固化后变为布线基板408)后，加工半导体元件403的厚度，所以可避免处理薄型化的半导体元件403、将薄型化后的半导体元件403接合在布线基板408上等困难的工序。
(实施形态10)
在本实施形态中，用图16A-图16E来说明图6所示半导体装置4的制造方法。
首先，如图16A所示，准备包含多个配备电极部504的半导体元件503的半导体元件用材料70。半导体元件用材料70的工作尺寸例如为100mm2或200mm2，最好必要时为圆形。电极部504配备金属层(Au层)504a，但金属层也可代替Au层而为焊锡合金层。
接着，由包含无机填料与含有未固化状态的热固化性树脂的树脂组成物的材料成形具有贯通孔81a、82a的片状物81、82。另外，后面通过层叠片状物81、82形成绝缘性部件86。接着，向贯通孔81a、82a中填充导电性材料、例如导电性树脂组成物84、85。之后，层叠片状物81与片状物82，以在片状物81、82之间配置布线层83，在电绝缘性部件86的一个面86a中设置多组电极部连接用电极502，在相反面86b中设置多组外部电极507，形成具有多层布线结构的安装部件87。安装部件87可使用与实施形态4中记载的布线基板一样的材料、通过一样的方法来制作(参照图16B)。
接着，如图16C所示，面朝下地使安装部件87与半导体元件用材料70重合，使电极部504与电极部连接用电极502接触。在使安装部件87与半导体元件用材料70重合之前，对半导体元件用材料70与安装部件87相对的面进行耦合处理，之后，最好涂布绝缘树脂。这可提高安装部件87与半导体元件用材料70的紧贴性。耦合处理与例如实施形态2中说明的方法一样进行，绝缘性树脂也可使用与实施形态2中说明的材料一样的树脂。
接着，边沿厚度方向对安装部件87与半导体元件用材料70构成的层叠物加压，边用超声波振动来加热电极部504的金属层(Au层)504a与电极部连接用电极502的金属层(Au层)502a，进行金属接合。
接着，如图16D所示，加热并沿厚度方向加压安装部件87与半导体元件用材料70构成的层叠物，将电极部连接用电极502与电极部504埋入绝缘性部件86内，固化片状物81、82和导电性树脂组成物84、85，接合安装部件87与半导体元件用材料70。
之后，与安装部件87一起在规定部位(图16中划虚线的部件)切断半导体元件用材料70，分离成各半导体元件。如图16E所示，分割后的片状物81、82成为包含上部绝缘层501a和下部绝缘层501b的绝缘层501，导电性树脂组成物84、85变为内孔509a、509b。另外，分割后的布线层83变为布线层510，分割后的安装部件87变为布线基板508。
这样，根据本实施形态的制造方法，可将布线基板在半导体元件侧的面与半导体元件在布线基板侧的面形成相同大小，可生产率高地制造小型化的半导体装置。
另外，必需时，也可将半导体元件503的厚度加工到大于30微米小于100微米，但在与安装部件87一起在规定部位(图16中划虚线的部件)切断半导体元件用材料70的工序之前，最好加工半导体元件503的厚度。这是因为生产率高，去应力的工序也容易进行。
(实施形态11)
在本实施形态中，用图17A-图17D来说明内置图5A所示半导体装置4与其它电路部件的电路部件内置模块及其制造方法。
本实施形态的电路部件内置模块9如图17D所示，包含模块用布线基板901、配置在模块用布线基板901上的绝缘性基板904、和安装在模块用布线基板901上、埋入绝缘性基板904内的半导体装置4。半导体装置4如图5A所示，包含配备电极部404的半导体元件403和布线基板408，布线基408包含绝缘层401、设置在所述绝缘层401中的电极部连接用电极402、和与设置在绝缘层401中的所述电极部连接用电极402电连接的外部电极407，电连接电极部404与电极部连接用电极402，绝缘层的弹性模量大于0.1Gpa小于5Gpa，金属接合电极部404与电极部连接用电极402。
在制作本实施形态的电路部件内置模块9时，首先如图17A所示，准备多层布线基板(模块用基板)901、本发明的半导体装置4、和其它电路部件903、例如芯片部件，在多层布线基板901上安装半导体装置4与其它电路部件903。安装方法可以是使用焊锡的逆流安装、使用导电性粘接剂的安装等任一。多层布线基板901不特别限定，在本实施形态中，使用由与实施形态1中说明的布线基板相同的材料形成的多层布线基板901。多层布线基板901的厚度约为0.05mm-0.3mm，半导体装置4和电路部件903的厚度都小于0.3mm。另外，图17A-图17D中，在图示情况下，多层布线基板901的厚度比半导体装置4和电路部件903的厚度厚。
接着，如图17B所示，准备在未固化状态下具有挠性的片状物910。片状物910例如使用与实施形态1中说明的绝缘性部件30一样的材料成形。
之后，在片状物910中形成贯通孔，向贯通孔中填充导电性材料、例如导电性树脂组成物905。贯通孔例如与用图11C说明的工序一样形成。
另外，准备形成布线图案907的转录载体906。
接着，顺序使向贯通孔中填充导电性树脂组成物905的片状物910与设置布线图案907的转录载体906位置重合后重叠在本发明的安装半导体装置4和电路部件903的多层布线基板901上，在温度为100～180度、压力为3～10Mpa的条件下加热和加压，将本发明的半导体装置4、电路部件903和布线图案907埋入片状物910内，使片状物910固化。固化后的片状物910变为绝缘性基板904(参照图17C)。
之后，从绝缘性基板904上仅剥离转录载体906，露出布线图案907，得到电路部件内置模块9(参照图17D)。
根据本实施形态的电路部件内置模块9，因为内置的半导体装置4和芯片部件903的厚度都小于0.3mm，所以可将电路部件内的夹层(片状物904)的厚度薄到小于0.4mm。因此，可制作包含多层布线基板901、整体厚度为0.5mm～0.7mm左右的薄的电路部件内置模块9。
(实施例)
以实施形态1中说明的半导体装置1为例，具体说明本发明的半导体装置。
首先，为了制作绝缘性部件30(参照图9B)，准备下述组成的混合物。
(实施例1)
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6041、Tg＝75度)：22重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：77重量％、
丁酮：1重量％
(实施例2)
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6041、Tg＝75度)：13重量％、
Al2O3(昭和电工制、产品名AS-40、平均粒径12微米)：86重量％、
丁酮(メチルエチルケトン)：1重量％
(实施例3)
环氧树脂(日本ペルノツクス(株)制、WE-2025、Tg＝50度)：6重量％、
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6018、Tg＝130度)：7重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：86重量％、
丁酮：1重量％
(实施例4)
环氧树脂(旧油化シエルエポキシ(株)、现ジヤパン·エポキシ·レジン(株)制、エピキユアYH-036、Tg＝110度)：9重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：90重量％、
丁酮：1重量％
(实施例5)
环氧树脂(旧油化シエルエポキシ(株)、现ジヤパン·エポキシ·レジン(株)制、エピキユアYH-036、Tg＝110度)：9重量％、
Al2O3(昭和电工制、产品名AS-40、平均粒径12微米)：90重量％、
丁酮：1重量％
(实施例6)
聚酰亚胺(新日本理化(株)制、リカコ-トEN-20、Tg＝190度)：11重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：88重量％、
丁酮：1重量％
(实施例7)
聚酰亚胺(新日本理化(株)制、リカコ-トEN-20、Tg＝190度)：7重量％、
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6041、Tg＝75度)：7重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：85重量％、
丁酮：1重量％
(实施例8)
环氧树脂(Tg＝150度)：13重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：86重量％、
丁酮：1重量％
(比较例1)
环氧树脂(旧旭チバ(株)、现旭化成氧树脂(株)制、6099、Tg＝178度)：22重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：77重量％、
丁酮：1重量％
(比较例2)
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6099、Tg＝178度)：13重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：86重量％、
丁酮：1重量％
(比较例3)
环氧树脂(旧旭チバ(株)、现旭化成环氧树脂(株)制、6099、Tg＝178度)：9重量％、
Al2O3(昭和电工制、产品名AS-40、平均粒径12微米)：90重量％、
丁酮：1重量％
(比较例4)
热固化聚苯乙醚(Tg＝198度)：22重量％、
SiO2(イズミテツク制、产品名SCM-QZ、平均粒径7微米)：77重量％、
丁酮：1重量％
另外，玻璃化温度(Tg)是通过DMA(Dynamic Mechanical Analysis)法测定的值。
在筒中以24小时、旋转速度120rpm的条件旋转混合实施例1-比较例4中记载的组成的混合物，调整成为绝缘性部件30(参照图9B)的原料的膏剂。之后，用刮刀法对膏剂进行造膜，之后，干燥并去除丁酮，切断成规定大小，得到在未固化状态下具有挠性的厚度为100微米的绝缘性部件30(参照图9B)。
之后，如图9C所示，在绝缘性部件30的一个面30a上层压厚度为9微米的铜箔，通过扣除法形成布线图案31b后，水洗净并干燥绝缘性部件30。之后，进行无电场电镀处理，形成表面上包含Au层的凸状布线图案31。之后，水洗净并干燥形成布线图案31的绝缘性部件30，得到安装部件32(参照图9C)。
之后，如图9D所示，使安装部件32与具有对表面实施Au电镀处理后的(包含Au层)电极部104的半导体元件(TEG、10mm宽、厚度0.1mm、垫电极(电极部)数量100、垫电极间距离125微米)位置重合后重叠。接着，在40度下对这些层叠物加热，施加1.5N/电压部(垫电极)的压力地加压，用超声波振动来加热电极部104与布线图案31对接的面，金属接合电极部104与电极部连接用电极102。设超声波的振动频率为60kHz，超声波的振荡时间为500m/s。
接着，在3Mpa下对半导体元件103与安装部件32构成的层叠物加压，同时在120度下加热，将布线图案31中与电极部104接合的部位(电极部连接用电极102)与电极部104埋入绝缘性部件30，使半导体元件103与安装部件32紧贴，固化绝缘性部件30。这样得到的半导体装置的厚度为200微米(参照图9E)。
测定实施例1-8和比较例1-4的半导体装置中绝缘层的弹性模量、热膨胀系数。弹性模量按下述方法测定，热膨胀系数由TMA法测定。按下述方法进行热冲击试验。结果示于表1中。
[弹性模量]弹性模量按照JIS K6911进行测定。准备厚度为1.5mm、宽度为8mm±1mm、长度为5mm的试件，如图18所示，由支点支撑试件的两端部分，从上向试件的中央部施加负载F(2-5kgf)。设支点间距离L为24mm，负载速度为0.8mm/min。根据得到的负载-挠性曲线得到直线区域的比例(F/Y)，代入下式1算出弹性模量。
E＝(L3/4bh3)*(F/Y)(式1)
b：试件的宽度(mm)
h：试件的厚度(mm)
L：支点间距离(mm)
F：负载(kgf)
F/Y：负载-挠性曲线的直线区域的比例
[热冲击试验]在-55度的环境中旋转电路部件安装体30分钟，接着，在125度的环境中放置30分钟，将之作为1周期的操作进行1000次，若连接阻抗大于100mΩ/电极部，则设电连接良好，在表1中表示为○。连接阻抗从初期未完全变化的情况设为◎。在进行1000次上述周期之前，连接阻抗比100mΩ/电极部小的情况设为×。
表1
如表1所示，若绝缘层的弹性模量大于1Gpa小于5Gpa，则连接阻抗的变化少，可知电连接的连接可靠性高。另外，包含热固化性树脂的材料在不包含热固化性聚酰亚胺的情况下，包含热固化性树脂的材料若包含玻璃化温度小于150度的热固化性树脂，则弹性模量小于5Gpa，若绝缘层中包含的所有热固化性树脂的玻璃化温度都超过150度，则弹性模量大于5Gpa。另外，在包含热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，若包含两种以上热固化性树脂的情况至少包含一种玻璃化温度小于150度的热固化性树脂，则弹性模量大于1Gpa小于5Gpa。
另外，适当调整无机填料的种类、数量、粒径，若使绝缘层的热膨胀系数值接近半导体元件的热膨胀系数值(3ppm/度)，则可确认连接可靠性进一步提高。
本发明在其精神或本质特征的范围内也可由其它形态来示例。本申请中记载的形态在所有观点上为示例，不进行限定。本发明的范围从基于上述描述的说明、由附加的权利要求范围公开，权利要求范围的含义和等效范围内的变更全部包含于内。
如上所述，根据本发明的半导体装置和本发明的半导体装置的制造方法，可提供薄的、廉价且可靠性高的半导体装置。
Figure C20031010477300421

Claims (31)

1、一种半导体装置，包含：
配备多个电极部的半导体元件，和
布线基板，该布线基板配备绝缘层、设置在所述绝缘层中的多个电极部连接用电极、和与设置在所述绝缘层中的各电极部连接用电极电连接的外部电极，
所述电极部与所述电极部连接用电极电连接，其特征在于：
所述绝缘层的弹性模量大于0.1Gpa小于5Gpa，
所述电极部与所述电极部连接用电极分别包含由从贵金属和焊锡合金构成的群中选择的至少1种金属构成的金属层，所述电极部的所述金属层与所述电极部连接用电极的所述金属层金属接合；
以由所述绝缘层来填充所述电极部之间的方式，来直接接合所述布线基板的所述半导体元件侧的面与所述半导体元件的所述布线基板侧的面。
2、根据权利要求1所述的半导体装置，其特征在于：
所述布线基板的与所述半导体装置厚度方向正交的面比所述半导体元件的与所述半导体装置厚度方向正交的面大。
3、根据权利要求2所述的半导体装置，其特征在于：
在从所述半导体元件侧沿所述半导体装置厚度方向观察时看到的所述绝缘层的面上，配置所述外部电极。
4、根据权利要求1所述的半导体装置，其特征在于：
所述布线基板还包含沿厚度方向贯通所述绝缘层并设置在所述绝缘层内的内孔，经所述内孔电连接所述电极部连接用电极与所述外部电极。
5、根据权利要求4所述的半导体装置，其特征在于：
所述布线基板还包含配置在所述绝缘层内部的至少1层布线层。
6、根据权利要求1所述的半导体装置，其特征在于：
所述绝缘层由包含热固化性树脂的材料形成。
7、根据权利要求6所述的半导体装置，其特征在于：
所述包含热固化性树脂的材料包含75-91重量％的无机填料和9-25重量％的包含热固化性树脂的树脂组成物。
8、根据权利要求7所述的半导体装置，其特征在于：
所述热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。
9、根据权利要求8所述的半导体装置，其特征在于：
在包含所述热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，所述包含热固化性树脂的材料包含玻化温度小于150度的热固化性树脂。
10、根据权利要求1所述的半导体装置，其特征在于：
所述半导体元件的厚度大于30微米小于100微米。
11、根据权利要求1所述的半导体装置，其特征在于：
所述绝缘层的厚度大于30微米小于200微米。
12、根据权利要求1所述的半导体装置，其特征在于：
所述半导体装置的厚度大于60微米小于300微米。
13、一种半导体装置的制造方法，其特征在于：包含如下工序
使安装部件与具有多个电极部的半导体元件重合，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件上的多个电极部连接用电极、和与设置在所述绝缘性部件上的所述电极部连接用电极电连接的外部电极，
在上述工序中，制作包含金属层的所述电极部，并制作包含金属层的电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层金属接合，并且以由所述绝缘层来填充所述电极部之间的方式，来直接接合所述布线基板在所述半导体元件侧的面与所述半导体元件在所述布线基板侧的面，所述电极部的所述金属层以及所述电极部连接用的所述金属层，分别包含由从贵金属和焊锡合金构成的群中选择的至少1种金属构成的金属层。
14、根据权利要求13所述的半导体装置的制造方法，其特征在于：
在所述工序中，由包含未固化状态的热固化性树脂的材料形成所述绝缘性部件，使所述安装部件与所述半导体元件重合，加热并加压，使所述热固化性树脂固化。
15、根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序中，在固化所述热固化性树脂后，用超声波振动来加热所述电极部的所述金属层与所述电极部连接用电极的所述金属层。
16、根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序中，准备设置了布线图案的转印载体，在使设置了所述布线图案的所述转印载体与所述绝缘性部件重合，以便所述布线图案与所述绝缘性部件相接后，从所述绝缘性部件上仅剥离所述转印载体，在所述绝缘性部件上形成所述电极部连接用电极。
17、根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序中，向所述绝缘性部件的内部填充导电性材料，在所述绝缘性部件的一个面上设置所述电极部连接用电极，在所述一个面的相反面上设置外部电极，制作所述安装部件。
18、根据权利要求17所述的半导体装置的制造方法，其特征在于：
在所述工序中，由包含所述未固化状态的热固化性树脂的材料、通过层叠来形成作为所述绝缘性部件的具有多个贯通孔的片状物，并在所述贯通孔中填充导电性材料，以在不同的所述片状物之间配置布线层的方式层叠所述片状物，制作向内部填充了导电性材料的所述绝缘性部件。
19、根据权利要求13所述的半导体装置的制造方法，其特征在于：
还包含在所述工序后、将所述半导体元件的厚度加工成大于30微米小于100微米的工序。
20、根据权利要求14所述的半导体装置的制造方法，其特征在于：
所述包含未固化状态的热固化性树脂的材料包含75-91重量％的无机填料和9-25重量％的包含热固化性树脂的树脂组成物。
21、根据权利要求20所述的半导体装置的制造方法，其特征在于：
所述热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。
22、根据权利要求21所述的半导体装置的制造方法，其特征在于：
在所述包含未固化状态的热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，所述包含未固化状态的热固化性树脂的材料包含玻化温度小于150度的热固化性树脂。
23、一种半导体装置的制造方法，特征在于：包含如下工序
(a)使安装部件与包括多个具有多个电极部的半导体元件的半导体元件用材料重合，使所述电极部与所述电极部连接用电极接合，将所述安装部件与所述半导体元件用材料一体化，其中，所述安装部件包括由包含树脂的材料形成的绝缘性部件、设置在所述绝缘性部件的一个面上的多组的多个电极部连接用电极、和设置在上述一个面的相反面上的多组外部电极，所述电极部连接用电极与所述外部电极电连接，
(b)在所述工序(a)后，将所述半导体元件用材料与所述安装部件一起切断，分离成各个半导体元件，
在所述工序(a)中，制作包含金属层的所述电极部，并制作包含金属层的所述电极部连接用电极，将所述电极部的所述金属层与所述电极部连接用电极的所述金属层进行金属接合，并且以由所述绝缘层来填充所述电极部之间的方式，来直接接合所述布线基板在所述半导体元件侧的面与所述半导体元件在所述布线基板侧的面，所述电极部的所述金属层以及所述电极部连接用的所述金属层，分别包含由从贵金属和焊锡合金构成的群中选择的至少1种金属构成的金属层。
24、根据权利要求23所述的半导体装置的制造方法，其特征在于：
在所述工序(a)中，由包含未固化状态的热固化性树脂的材料形成所述绝缘性部件，使所述安装部件与所述半导体元件用材料重合，进行加热、加压，使所述热固化性树脂固化。
25、根据权利要求24所述的半导体装置的制造方法，其特征在于：
在所述工序(a)中，在固化所述热固化性树脂后，用超声波振动来加热所述电极部的所述金属层与所述电极部连接用电极的所述金属层。
26、根据权利要求23所述的半导体装置的制造方法，其特征在于：
还包含在所述工序(a)后、所述工序(b)之前，将所述半导体元件加工成大于30微米小于100微米厚度的工序。
27、根据权利要求24所述的半导体装置的制造方法，其特征在于：
在所述工序(a)中包含如下工序，准备设置了布线图案的转印载体，在使设置了所述布线图案的所述转印载体与所述绝缘性部件重合，以便所述布线图案与所述绝缘性部件相接后，从所述绝缘性部件上仅剥离所述转印载体，在所述绝缘性部件上形成所述电极部连接用电极。
28、根据权利要求24所述的半导体装置的制造方法，其特征在于：
在所述工序(a)中，由包含所述未固化状态的热固化性树脂的材料、通过层叠来形成作为所述绝缘性部件的具有多个贯通孔的片状物，向所述贯通孔中填充导电性材料，以在不同的所述片状物之间配置布线层的方式，层叠所述片状物，制作内部填充导电性材料的所述绝缘性部件。
29、根据权利要求24所述的半导体装置的制造方法，其特征在于：
所述包含未固化状态的热固化性树脂的材料包含75-91重量％的无机填料和9-25重量％的包含热固化性对脂的树脂组成物。
30、根据权利要求29所述的半导体装置的制造方法，其特征在于：
所述热固化性树脂包含从环氧树脂、酚醛树脂、氰酸盐树脂、和热固化性聚酰亚胺构成的群中选择的至少一种树脂。
31、根据权利要求30所述的半导体装置的制造方法，其特征在于：
在所述包含未固化状态的热固化性树脂的材料不包含热固化性聚酰亚胺的情况下，所述包含未固化状态的热固化性树脂的材料包含玻化温度在150度以下的热固化性树脂。
CNB2003101047736A 2002-10-30 2003-10-30 半导体装置及其制造方法 Expired - Fee Related CN100442481C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002316614 2002-10-30
JP316614/2002 2002-10-30

Publications (2)

Publication Number Publication Date
CN1499617A CN1499617A (zh) 2004-05-26
CN100442481C true CN100442481C (zh) 2008-12-10

Family

ID=32171223

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101047736A Expired - Fee Related CN100442481C (zh) 2002-10-30 2003-10-30 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US7132756B2 (zh)
EP (1) EP1420441A1 (zh)
KR (1) KR100549843B1 (zh)
CN (1) CN100442481C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683138B1 (en) * 2005-05-16 2010-03-23 Henkel Corporation Molding compositions
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
JP2008044009A (ja) * 2006-07-19 2008-02-28 Honda Motor Co Ltd 熱膨張係数が異なる部材の接合方法
CN101796106B (zh) * 2007-09-05 2012-10-10 积水化学工业株式会社 绝缘片及层压结构体
TWI540710B (zh) * 2012-06-22 2016-07-01 Sony Corp A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
EP3088931A1 (en) * 2015-04-30 2016-11-02 LG Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same
DE102015121775B3 (de) * 2015-12-15 2016-12-15 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
JP6730425B2 (ja) * 2016-04-15 2020-07-29 ヤマハ株式会社 熱電変換モジュールパッケージ
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
EP3413342A1 (de) * 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen
KR102449619B1 (ko) * 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
JP7034105B2 (ja) * 2019-01-18 2022-03-11 三菱電機株式会社 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
US20220352108A1 (en) * 2019-12-04 2022-11-03 3M Innovative Properties Company Circuits Including Micropatterns and Using Partial Curing to Adhere Dies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
JP2000150549A (ja) * 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置の製造方法
TW418467B (en) * 1997-03-27 2001-01-11 Hitachi Ltd Process for mounting electronic device and semiconductor device
US20020090759A1 (en) * 1998-09-30 2002-07-11 Nobuaki Hashimoto Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181119A (ja) 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09188119A (ja) 1996-01-10 1997-07-22 Tokico Ltd サスペンション制御装置
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
CN1110846C (zh) 1996-07-12 2003-06-04 富士通株式会社 半导体装置的制造方法
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3312876B2 (ja) 1997-10-02 2002-08-12 松下電器産業株式会社 半導体パッケージ及びその製造方法
US6300686B1 (en) 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP2000114314A (ja) 1998-09-29 2000-04-21 Hitachi Ltd 半導体素子実装構造体およびその製造方法並びにｉｃカード
JP2001127108A (ja) 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置
US6625032B1 (en) * 1999-11-01 2003-09-23 Jsr Corporation Aqueous dispersion forming conductive layer, conductive layer, electronic compent, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
TW418467B (en) * 1997-03-27 2001-01-11 Hitachi Ltd Process for mounting electronic device and semiconductor device
US20020090759A1 (en) * 1998-09-30 2002-07-11 Nobuaki Hashimoto Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2000150549A (ja) * 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060290009A1 (en) 2006-12-28
KR100549843B1 (ko) 2006-02-06
US7132756B2 (en) 2006-11-07
CN1499617A (zh) 2004-05-26
US20040084769A1 (en) 2004-05-06
KR20040038838A (ko) 2004-05-08
EP1420441A1 (en) 2004-05-19
US7390692B2 (en) 2008-06-24

Similar Documents

Publication Publication Date Title
CN100442481C (zh) 半导体装置及其制造方法
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US9704788B2 (en) Power overlay structure and method of making same
US8124458B2 (en) Method for packaging semiconductor dies having through-silicon vias
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP2002530892A (ja) 高密度電子パッケージ
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
JP2008218926A (ja) 半導体装置及びその製造方法
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
JP2001291801A (ja) 直接取付けチップスケール・パッケージ
WO2006100909A1 (ja) 半導体装置及びその製造方法
US20170069575A1 (en) Microelectronic assembly with redistribution structure formed on carrier
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
KR20010078174A (ko) 반도체 장치 및 그 제조 방법
US6664138B2 (en) Method for fabricating a circuit device
US6720209B2 (en) Method for fabricating a circuit device
WO1999056509A1 (en) Flip chip devices with flexible conductive adhesive
JP2004172597A (ja) 半導体装置およびその製造方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JPH01258457A (ja) 半導体集積回路の実装構造およびその製造方法
US6495771B2 (en) Compliant multi-layered circuit board for PBGA applications
CN113257766A (zh) 半导体装置及其制造方法
JP3432330B2 (ja) 接合構造体
EP4312254A1 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20101030