CN100435325C - 半导体器件及该半导体器件的制造方法 - Google Patents
半导体器件及该半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100435325C CN100435325C CNB2004100797922A CN200410079792A CN100435325C CN 100435325 C CN100435325 C CN 100435325C CN B2004100797922 A CNB2004100797922 A CN B2004100797922A CN 200410079792 A CN200410079792 A CN 200410079792A CN 100435325 C CN100435325 C CN 100435325C
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- insulating resin
- resin layer
- filler
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims description 22
- 238000012360 testing method Methods 0.000 claims abstract description 82
- 239000011347 resin Substances 0.000 claims abstract description 65
- 229920005989 resin Polymers 0.000 claims abstract description 65
- 239000000945 filler Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 4
- 229920000178 Acrylic resin Polymers 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 239000002245 particle Substances 0.000 claims 1
- 239000000523 sample Substances 0.000 description 28
- 231100000241 scar Toxicity 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005868 electrolysis reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012956 testing procedure Methods 0.000 description 2
- 208000032544 Cicatrix Diseases 0.000 description 1
- 241001124569 Lycaenidae Species 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 235000014987 copper Nutrition 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000037387 scars Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种半导体器件，具有形成在衬底上的天线焊盘和测试焊盘。包含填料的绝缘树脂层覆盖测试焊盘，在天线焊盘上设置凸起。通过设置包含填料的绝缘树脂层从而抑制该半导体器件中的特定数据被读出或者改写。
Description
技术领域
本发明涉及一种半导体器件及该半导体器件的制造方法。本发明特别涉及作为非易失存储器而形成的半导体器件的一种电极结构，并且涉及用于防止故意读出内部数据的操作及其制造方法。
背景技术
近年来，安装半导体器件的IC卡、尤其是IC标签(tag)得到广泛制造和使用，该半导体器件形成为非易失存储器。在这种半导体器件中，以数据不能被写入和读出的方式写入部分内部数据作为特定的数据，并且将数据适当地写入可写入的存储器部分。
用于IC标签的非易失存储器IC包括天线焊盘和测试焊盘。图10示出了用于IC标签的常规非易失存储器IC。该IC包括在衬底1上形成的天线焊盘2和测试焊盘3，并且在天线焊盘2上形成Au接线凸起(stud bump)4。为进行测试(用于写数据)暴露测试焊盘3。附图标记5表示无机绝缘膜，6表示有机绝缘膜。
在上面的IC中，在形成天线焊盘2和测试焊盘3之后，通过使测试探针与天线焊盘2和测试焊盘3相接触来进行测试。在天线焊盘2和测试焊盘3上探针接触的部分形成针尖伤痕7。
在IC标签中，在大多数情况下，内部特定数据必须保密，并且其可以是产品的历史记录和个人数据。如果可以读出或者改写该内部特定数据，那么就可能不正确地使用数据，这是不希望的。
例如，日本未审专利公开(特开)No.2003-142539(第4-6页，图3)公开了一种半导体器件及一种半导体器件的测试方法。根据这种测试方法，即使衬底表面在某种程度上是粗糙的，探针也毫无问题地接触需要的端子。因此，如图10所示，即使在衬底的表面上存在突起例如接线凸起4并且在接线凸起4和测试焊盘3之间存在高度差，也可以通过使探针接触测试焊盘3而读出数据。因此，会不正确地使用该内部特定数据。
此外，Au接线凸起4的制造成本高，希望以低成本制造该凸起。因此，希望采用一种依赖于电镀或者非电镀形成凸起的方法。
而且，在制造工艺中，在写入数据并且探针与测试焊盘接触的步骤之后在天线焊盘上形成该凸起。当通过电解电镀形成该凸起时，形成了用于UBM镀(UBM；凸起金属下面或者阻挡金属下面)的籽晶层，然后在其上镀金属，以在天线焊盘上形成凸起。如果籽晶层形成在焊盘2和3上以突出方式保留有探针的针尖伤痕7的位置，那么焊盘的该突出部分没有充分地被底层覆盖。即，镀上的凸起金属和焊盘金属彼此直接接触，在使用过程中发生扩散反应，该凸起强度降低。
而且，在依赖于非电解Ni电镀来形成凸起的方法中，在该非电解Ni电镀过程中产生的氢穿透钝化膜并且进入铁电层，可能出现针穿现象(pinningphenomenon)，使得难以改写该数据。
发明内容
本发明的目的是提供一种抑制器件内部的特定数据被读出和抑制该数据被再次写入的半导体器件及其制造方法。
根据本发明，一种半导体器件，包括：半导体衬底；形成在该半导体衬底上的天线焊盘；形成在该半导体衬底上的测试焊盘；覆盖测试焊盘、包含填料的绝缘树脂层；和设置在天线焊盘上的导电凸起，其中所述绝缘树脂层比所述导电凸起薄。
在该结构中，除了天线焊盘之外，用包含填料的绝缘树脂覆盖测试焊盘。因此，即使未授权的人试图使探针接触该测试焊盘，该探针也不容易穿过包含填料的绝缘树脂接触测试焊盘。此外，即使试图通过蚀刻除去该绝缘树脂，填料的存在也使得蚀刻是不可能的。
根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘之外的半导体衬底部分；在天线焊盘和包含填料的绝缘树脂层上形成用于电镀的籽晶层；和电镀该用于电镀的籽晶层，以便在该天线焊盘上形成导电凸起。
在该结构中，不允许探针容易地穿过包含填料的绝缘树脂层接触测试焊盘。此外，在用包含填料的绝缘树脂层覆盖除了天线焊盘之外的测试焊盘之前使测试焊盘表面平滑的情况下，在测试步骤中由探针弄成的伤痕变得平滑了。此外，在接着的步骤中通过电镀形成导电凸起中，测试焊盘的突起变得平滑。因此，测试焊盘很好地被UBM层覆盖，并且可靠地形成了导电凸起。
根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘和测试焊盘之外的半导体衬底部分；在天线焊盘、测试焊盘和绝缘树脂层上形成用于电镀的籽晶层；电镀用于电镀的籽晶层以便在天线焊盘上形成导电凸起；和除了天线焊盘之外除去用于电镀的籽晶层和测试焊盘。
此外，根据本发明，一种半导体器件的制造方法，包括步骤：在半导体衬底上形成天线焊盘和测试焊盘；用包含填料的绝缘树脂层覆盖除了天线焊盘之外的半导体衬底部分；通过非电镀在天线焊盘上形成导电凸起；和用焊料层覆盖该导电凸起的表面，其中所述绝缘树脂层比所述导电凸起薄。
在该结构中，实施预定的测试步骤。然后，在形成导电凸起之后，除了天线焊盘之外除去测试焊盘。在除去了测试焊盘的情况下，可以不再使探针接触测试焊盘，并且不能读出该半导体器件中的数据。也在这种情况下，在形成导电凸起的步骤之前预处理测试焊盘，使探针伤痕平滑，然后，通过电镀形成导电凸起。
根据本发明，一种半导体器件，包括：半导体衬底；形成在该半导体衬底上的天线焊盘；形成在该半导体衬底上的测试焊盘；和设置在该天线焊盘上的导电凸起，该导电凸起主要由通过非电镀形成的铜构成。
在使用铜的非电镀中，氢很难产生。因此，由于氢不会穿透钝化膜进入铁电层，因此针穿现象不会发生。这样使其能够低成本地形成高可靠的半导体器件。
附图说明
图1是说明根据本发明实施例的半导体器件的剖面图；
图2A和2B是说明探针与图1的半导体器件接触状态的剖面图；
图3A至3F是说明图1的半导体器件的制造方法的视图；
图4是说明根据本发明实施例的半导体器件的剖面图；
图5是说明探针与图4的半导体器件接触状态的剖面图；
图6A至6F是说明图5的半导体器件的制造方法的视图；
图7是说明根据本发明实施例的半导体器件的剖面图；
图8A至8F是说明图7的半导体器件的制造方法的视图；
图9A至9C是说明包含本发明半导体器件的IC标签的视图；和
图10是说明常规半导体器件的剖面图。
具体实施方式
现在将参考附图描述本发明的优选实施例。
图1是说明根据本发明第一实施例的半导体器件的视图，图2A和2B是说明探针与图1的半导体器件相接触状态的图。该半导体器件10形成为用于IC标签的非易失存储器。该半导体器件10包括在衬底(半导体晶片、半导体芯片等)11上形成的天线焊盘12和测试焊盘13，凸起14形成在天线焊盘12上。半导体电路通过半导体工艺形成在衬底11上，天线焊盘12和测试焊盘13连接到该半导体电路。
在图1至2B中，附图标记15表示无机绝缘膜，16表示包含填料的绝缘树脂层。附图标记17表示针尖伤痕，18表示用于电解电镀(UBM：凸起金属下面或者阻挡金属下面)的籽晶层。
无机绝缘膜15具有用于露出天线焊盘12和测试焊盘13的开口。包含填料的绝缘树脂层16具有用于露出天线焊盘12的开口，但是覆盖测试焊盘13。
参考图2A，在形成天线焊盘12、测试焊盘13和无机绝缘膜15之后，在形成包含填料的绝缘树脂层16和凸起14之前，通过使测试探针19与天线焊盘12和测试焊盘13接触来实施测试或者写入数据。针尖伤痕17形成在天线焊盘12和测试焊盘13上探针19接触的部分。针尖伤痕17呈现部分突起的形式。在使用探针19测试之后，形成包含填料的绝缘树脂层16和凸起14。
图2B是说明在形成包含填料的绝缘树脂层16和凸起14之后，探针19与该半导体器件接触状态的图。在这种情况下，试图使探针19与测试焊盘13接触以便访问该数据。然而，由于测试焊盘13被包含填料的绝缘树脂层16覆盖，因此探针19不能接触测试焊盘13，对数据的访问是不可能的。
在IC标签等中，在大多数情况下，内部特定数据为那些需要高度保密的数据，例如产品的历史记录和个人数据。根据本发明，不能读出或者改写内部特定数据，并且没有错误使用该数据的可能性。
如果测试焊盘13被不包含填料的树脂层覆盖，也能够防止探针19接触测试焊盘13。然而，当不包含填料的树脂层厚度非常小时，尽管测试焊盘13被不包含填料的树脂层覆盖，探针19也有可能穿过该不包含填料的树脂层而接触测试焊盘13。如果测试焊盘13被包含填料的绝缘树脂层16覆盖，则能够确实防止探针19通过穿过该包含填料的树脂层16而接触测试焊盘13。即，即使包含填料的绝缘树脂层16的厚度非常小，该填料也起到增加该包含填料的绝缘树脂层16的硬度并且防止探针19穿过该包含填料的树脂层的作用。此外，即使试图通过灰化等措施除去该包含填料的绝缘树脂层16，也难以除去遗留的填料。
可以使用二氧化硅或者丙烯酸树脂作为绝缘树脂层16中的填料。二氧化硅或者丙烯酸树脂允许光透过，因此甚至可以用作光敏树脂。当通过印刷等方法形成该树脂膜时，填料可以是金属或者不允许光透过的材料。例如，以30-40％重量比将包括大小为1至2μm的二氧化硅粒子的填料混合到树脂中。该包含填料的绝缘树脂层16为例如3至6μm厚。
希望用于包含填料的绝缘树脂层16的树脂是可以在例如不高于230℃固化的树脂，以便防止非易失存储器中的数据被热扰乱。该树脂材料的例子包括硅树脂和环氧树脂。该包含填料的树脂层16具有足够的厚度，以便覆盖针尖伤痕17。另一方面，衬底(半导体芯片)11具有小的厚度。因此，如果包含填料的绝缘树脂层16具有大的厚度，会出现翘曲。因此，希望包含填料的绝缘树脂层16具有尽可能小的厚度。
图3A至3F是说明图1的半导体器件的制造方法的视图。图3A说明了对衬底1进行半导体工艺处理以便形成天线焊盘12和测试焊盘13以及进行测试的状态。针尖伤痕17会形成。无机绝缘膜15具有开口以便露出天线焊盘12和测试焊盘13。
图3B示出了在用包含填料的绝缘树脂层16覆盖除了天线焊盘12之外的测试焊盘13之前实施预处理以便使测试焊盘13表面平滑的状态。结果，针尖伤痕17变小。通过蚀刻实施预处理，使得针尖伤痕17的高度变得小于2.5μm。由于该处理，使针尖伤痕17平滑。
图3C示出了用包含填料的绝缘树脂层16覆盖包括测试焊盘13并且除了天线焊盘12之外衬底11的部分的状态。例如，该包含填料的绝缘树脂层16选自光敏绝缘树脂，并且形成为具有不小于大约4μm的厚度。使用二氧化硅或者丙烯酸树脂作为填料。
图3D是表示在衬底11的表面上通过使用溅射装置形成用于电解电镀的底层18的状态的图，该衬底11具有形成在其上的包含填料的绝缘树脂层16。例如，通过使用Ti形成该该籽晶层18。图3E是表示在底层18上形成预定图形的光刻胶20的状态的视图。图3F是表示使用光刻胶20作为掩模、通过实施电解电镀、在底层18上通过光刻胶20中的开口露出的部分形成凸起14的状态的视图。该凸起14例如包括Au镀层。
在图3F的步骤之后，除去光刻胶20，蚀刻底层18，完成凸起的形成。图1示出了该状态。
图4是说明根据本发明第二实施例的半导体器件的视图。该实施例的半导体器件10类似于图1的半导体器件10。然而，在本实施例中，除去了图1的测试焊盘13，在设置测试焊盘13的部分形成了空腔13A。此外，设置包含填料的绝缘树脂层16A，取代包含填料的绝缘树脂层16。包含填料的绝缘树脂层16A在设置测试焊盘13的位置处暴露该空腔13A。
图5是探针19与图4的半导体器件接触的状态的视图。在这种情况下，试图使探针19接触测试焊盘13以便访问该数据。然而，由于没有测试焊盘13，因此探针19不能接触测试焊盘13，并且不可访问该数据。
图6A至6F是说明图4的半导体器件的制造方法的图。图6A示出了对衬底11进行半导体工艺处理以便形成天线焊盘12和测试焊盘13以及进行测试的状态。形成有针尖伤痕17。无机绝缘膜15具有开口，以便露出天线焊盘12和测试焊盘13。
图6B示出了实施预处理以便使测试焊盘13的表面平滑的状态。结果，减小了针尖伤痕17。图6C是说明包含填料的绝缘树脂层16A的形成状态。包含填料的绝缘树脂层16A具有用于露出天线焊盘12和测试焊盘13的开口。可以设置绝缘树脂层16A不包含填料。
图6D是说明通过使用溅射装置在衬底11的表面上形成用于电解电镀的底层18的状态，该衬底11具有形成在其上的包含填料的绝缘树脂层16A。此外，在底层18上形成预定图形的光刻胶20，使用该光刻胶20作为掩模实施电解电镀，在底层18上通过光刻胶20中的开口露出的部分上形成凸起14。该凸起14通过使用例如Au电镀形成。图6E是说明除去光刻胶20，蚀刻底层18，完成凸起的形成的状态的视图。
图6F是说明进一步实施蚀刻以便除去测试焊盘13的状态图。因此，包含填料的绝缘树脂层16A在设置测试焊盘13的位置露出空腔13A。该测试焊盘13由Al制成。在这种情况下，在控制蚀刻速率的同时使用磷酸型蚀刻剂除去测试焊盘13，使得内层布线留在衬底11中。
图7是说明根据本发明第三实施例的半导体器件的图。本实施例的半导体器件10类似于图1的半导体器件10。然而，在本实施例中，凸起14主要由通过非电解电镀形成的铜构成，用焊料层21覆盖铜。
图8A至8F是说明图7的半导体器件的制造方法的视图。图8A示出了对衬底11进行半导体工艺处理以便形成天线焊盘12和测试焊盘13以及进行测试的状态。形成了针尖伤痕17。无机绝缘膜15具有开口，以便露出天线焊盘12和测试焊盘13。
图8B示出了实施预处理以便使测试焊盘13的表面平滑的状态。结果，针尖伤痕17缩小。图8C是说明包含填料的绝缘树脂层16A形成的视图。该包含填料的绝缘树脂层16A覆盖测试焊盘13。
图8D是说明在衬底11的表面上形成预定图形的光刻胶20、此外使用光刻胶20作为掩模通过非电解电镀铜形成凸起14的状态图，该衬底11具有形成在其上包含填料的绝缘树脂层16。图8E是说明除去光刻胶20以便完成凸起的形成的状态。图8F是说明覆盖凸起14的焊料层21的形成。在这种情况下，可以根据需要形成该焊料层21。此外，可以不仅使用铜层而且使用包括其它材料(例如Ni和Au)的多个层形成凸起14。
通常，通过Ni电镀来进行通过非电解电镀的凸起的形成。然而，在非电解Ni电镀过程中产生的氢穿透钝化膜并且进入铁电层，引起针穿现象的出现，使得难以改写数据。因此，在本实施例中，在低成本下，用铜通过电镀形成凸起14，这样产生很少的氢，并且消除了不能将数据改写到非易失存储器中的可能性。
图9A至9C是说明包含本发明的半导体器件的IC标签的示例图。图9A是说明IC标签22的平面，半导体器件10连接和固定于该IC标签22。图9B是说明半导体器件10与IC标签22的天线电路23在一起的部分的视图。图9C是说明IC标签22的侧视图，半导体器件10连接和固定于该IC标签22。将该半导体器件10通过凸起14连接和固定于IC标签22。该IC标签22具有天线电路23，并且将半导体器件10的凸起连接到IC标签22的天线电路23。在图9中示出了测试焊盘13。在不通过未示出的装置本体接触的情况下将IC标签22中的数据读出。
根据本发明，如上所述，抑制了半导体器件中特定数据被读出或者改写。即，可以安全地并且可靠地将该半导体器件用作非易失存储器。
Claims (6)
1.一种半导体器件，包括：
半导体衬底；
天线焊盘，形成在该半导体衬底上；
测试焊盘，形成在该半导体衬底上；
包含填料的绝缘树脂层，覆盖该测试焊盘；以及
导电凸起，设置在所述天线焊盘上，其中所述绝缘树脂层比所述导电凸起薄。
2.根据权利要求1所述的半导体器件，其中所述包含填料的绝缘树脂层包含二氧化硅或者丙烯酸树脂填料。
3.根据权利要求2所述的半导体器件，其中所述填料包括1至2μm大小的粒子，并且所述包含填料的绝缘树脂层具有3至6μm的厚度。
4.根据权利要求1所述的半导体器件，其中所述导电凸起由Al、Cu、Ni或者Au制成。
5.一种半导体器件的制造方法，包括步骤：
在半导体衬底上形成天线焊盘和测试焊盘；
用包含填料的绝缘树脂层覆盖该半导体衬底除了所述天线焊盘之外的部分；
通过非电解电镀在所述天线焊盘上形成导电凸起；和
用焊料层覆盖所述导电凸起的表面，其中所述绝缘树脂层比所述导电凸起薄。
6.根据权利要求5所述的半导体器件的制造方法，其中该非电解电镀使用铜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004109000A JP4141403B2 (ja) | 2004-04-01 | 2004-04-01 | 半導体装置及び半導体装置の製造方法 |
| JP2004-109000 | 2004-04-01 | ||
| JP2004109000 | 2004-04-01 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100912026A Division CN101266935B (zh) | 2004-04-01 | 2004-09-20 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1677656A CN1677656A (zh) | 2005-10-05 |
| CN100435325C true CN100435325C (zh) | 2008-11-19 |
Family
ID=35050066
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100797922A Expired - Fee Related CN100435325C (zh) | 2004-04-01 | 2004-09-20 | 半导体器件及该半导体器件的制造方法 |
| CN2008100912026A Expired - Fee Related CN101266935B (zh) | 2004-04-01 | 2004-09-20 | 半导体器件的制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100912026A Expired - Fee Related CN101266935B (zh) | 2004-04-01 | 2004-09-20 | 半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7233076B2 (zh) |
| JP (1) | JP4141403B2 (zh) |
| KR (1) | KR100631451B1 (zh) |
| CN (2) | CN100435325C (zh) |
| TW (1) | TWI238482B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426481C (zh) * | 2003-04-15 | 2008-10-15 | 富士通株式会社 | 半导体装置及其制造方法 |
| US7112524B2 (en) * | 2003-09-29 | 2006-09-26 | Phoenix Precision Technology Corporation | Substrate for pre-soldering material and fabrication method thereof |
| JP2007115957A (ja) * | 2005-10-21 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US7801542B1 (en) * | 2005-12-19 | 2010-09-21 | Stewart Brett B | Automatic management of geographic information pertaining to social networks, groups of users, or assets |
| JP4907178B2 (ja) * | 2006-01-26 | 2012-03-28 | パナソニック株式会社 | 半導体装置およびそれを備えた電子機器 |
| JP4772556B2 (ja) * | 2006-03-29 | 2011-09-14 | 富士通コンポーネント株式会社 | 電子装置の製造方法 |
| JP5050384B2 (ja) * | 2006-03-31 | 2012-10-17 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| KR100826989B1 (ko) * | 2007-06-20 | 2008-05-02 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그의 제조방법 |
| WO2009148001A1 (en) * | 2008-06-06 | 2009-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5433228B2 (ja) | 2008-12-26 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8508035B2 (en) * | 2011-12-02 | 2013-08-13 | Nxp B.V. | Circuit connector apparatus and method therefor |
| US9373539B2 (en) * | 2014-04-07 | 2016-06-21 | Freescale Semiconductor, Inc. | Collapsible probe tower device and method of forming thereof |
| JP2016012650A (ja) * | 2014-06-27 | 2016-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI560833B (en) * | 2015-10-19 | 2016-12-01 | Siliconware Precision Industries Co Ltd | No-sticking detection method and substrate and pressure plate thereof |
| CN111640683B (zh) * | 2020-06-08 | 2022-03-29 | 厦门通富微电子有限公司 | 一种驱动芯片上凸块的制备方法 |
| TWI806112B (zh) | 2020-07-31 | 2023-06-21 | 矽創電子股份有限公司 | 晶片之導流結構 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860351A (en) * | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
| US20020040923A1 (en) * | 1997-08-08 | 2002-04-11 | Pac Tech-Packaging Technologies Gmbh | Contact structure for connecting two substrates and also process for producing such a contact structure |
| CN1357861A (zh) * | 2000-12-04 | 2002-07-10 | 王子油化合成纸株式会社 | 标识及采用该标识的标签 |
| JP2003142539A (ja) * | 2001-10-31 | 2003-05-16 | Sharp Corp | 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法 |
| JP2003168767A (ja) * | 2001-11-30 | 2003-06-13 | Toppan Forms Co Ltd | Ｉｃチップ封止部およびｉｃチップ封止部を有するｉｃチップ実装メデイア |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3688429B2 (ja) * | 1997-04-25 | 2005-08-31 | 株式会社東芝 | 電子部品実装用基板および電子部品実装基板 |
| JP2000021939A (ja) | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | 突起電極付半導体チップおよびその検査方法 |
| US6864574B1 (en) * | 1999-11-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor package |
| KR100889101B1 (ko) | 2000-02-15 | 2009-03-17 | 히다치 가세고교 가부시끼가이샤 | 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름,반도체 탑재용 기판 및 반도체 장치 |
| JP3886712B2 (ja) * | 2000-09-08 | 2007-02-28 | シャープ株式会社 | 半導体装置の製造方法 |
| US6667195B2 (en) * | 2001-08-06 | 2003-12-23 | United Microelectronics Corp. | Laser repair operation |
-
2004
- 2004-04-01 JP JP2004109000A patent/JP4141403B2/ja not_active Expired - Fee Related
- 2004-08-24 US US10/924,206 patent/US7233076B2/en active Active
- 2004-08-27 TW TW093125789A patent/TWI238482B/zh not_active IP Right Cessation
- 2004-09-17 KR KR1020040074621A patent/KR100631451B1/ko active IP Right Grant
- 2004-09-20 CN CNB2004100797922A patent/CN100435325C/zh not_active Expired - Fee Related
- 2004-09-20 CN CN2008100912026A patent/CN101266935B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860351A (en) * | 1986-11-05 | 1989-08-22 | Ibm Corporation | Tamper-resistant packaging for protection of information stored in electronic circuitry |
| US20020040923A1 (en) * | 1997-08-08 | 2002-04-11 | Pac Tech-Packaging Technologies Gmbh | Contact structure for connecting two substrates and also process for producing such a contact structure |
| CN1357861A (zh) * | 2000-12-04 | 2002-07-10 | 王子油化合成纸株式会社 | 标识及采用该标识的标签 |
| JP2003142539A (ja) * | 2001-10-31 | 2003-05-16 | Sharp Corp | 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法 |
| JP2003168767A (ja) * | 2001-11-30 | 2003-06-13 | Toppan Forms Co Ltd | Ｉｃチップ封止部およびｉｃチップ封止部を有するｉｃチップ実装メデイア |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200534414A (en) | 2005-10-16 |
| US7233076B2 (en) | 2007-06-19 |
| JP4141403B2 (ja) | 2008-08-27 |
| KR100631451B1 (ko) | 2006-10-09 |
| TWI238482B (en) | 2005-08-21 |
| CN101266935A (zh) | 2008-09-17 |
| US20050224970A1 (en) | 2005-10-13 |
| CN1677656A (zh) | 2005-10-05 |
| CN101266935B (zh) | 2010-06-09 |
| KR20050097445A (ko) | 2005-10-07 |
| JP2005294626A (ja) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100435325C (zh) | 半导体器件及该半导体器件的制造方法 | |
| US7603772B2 (en) | Methods of fabricating substrates including one or more conductive vias | |
| US6861344B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US7294565B2 (en) | Method of fabricating a wire bond pad with Ni/Au metallization | |
| US7091616B2 (en) | Semiconductor device having a leading wiring layer | |
| US7307342B2 (en) | Interconnection structure of integrated circuit chip | |
| US20060019480A1 (en) | Method for fabricating pad redistribution layer | |
| US20020056910A1 (en) | Copper pad structure | |
| KR101366520B1 (ko) | 전자 장치 및 그 제조 방법 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| US20120164854A1 (en) | Packaging substrate and method of fabricating the same | |
| CN114930522A (zh) | 防界面倾斜接合组件及其形成方法 | |
| US6033984A (en) | Dual damascene with bond pads | |
| US7271095B2 (en) | Process for producing metallic interconnects and contact surfaces on electronic components | |
| US6417088B1 (en) | Method of application of displacement reaction to form a conductive cap layer for flip-chip, COB, and micro metal bonding | |
| TW200532811A (en) | Method for fabricating a packaging substrate | |
| US7045894B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100848741B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20080030011A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101965097A (zh) | 印刷线路板及其制造方法 | |
| KR100592783B1 (ko) | 웨이퍼 상태에서의 칩 스케일 패키지의 제조 방법 | |
| JP4844084B2 (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JP2005011833A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150515 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150515 Address after: Kanagawa Patentee after: SOCIONEXT Inc. Address before: Yokohama City, Kanagawa Prefecture, Japan Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20200920 |