JP4844084B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4844084B2 JP4844084B2 JP2005309599A JP2005309599A JP4844084B2 JP 4844084 B2 JP4844084 B2 JP 4844084B2 JP 2005309599 A JP2005309599 A JP 2005309599A JP 2005309599 A JP2005309599 A JP 2005309599A JP 4844084 B2 JP4844084 B2 JP 4844084B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrical connection
- connection region
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1(a)に示すように、半導体基板10上に金属パッド11を形成する。金属パッド11はAlパッドであり、図示しない素子に関係するAl配線とつながっている。金属パッド11を覆うように、一層以上の保護膜12を形成する。保護膜12は例えば酸化膜や窒化膜、または両者の積層を含むパッシベーション膜である。なお、破線で示す金属パッド11につながる予備配線、または基板電位への結合路は後述する。
図3(a)、図4(a)に示すように、半導体基板20上に金属パッド211,2121をそれぞれ形成する。金属パッド211,212は、それぞれ1チップ領域内に形成されるものである。金属パッド211,212はAlパッドであり、図示しない素子に関係するAl配線とつながっている。そのうち、金属パッド212は、配線容量を金属パッド211のそれよりも大きくするために長さを調節して配された予備配線213とつながっている。予備配線213は前記図2と同様に回路内部の空いている配線層間で引き回すようにする。
次に、図3(d)、図4(d)に示すように、電解メッキ工程を経るため電解メッキ液に浸漬する。図示しないが、カソードとしての電極ピンを下地用金属層24に接触させ、電解メッキ液接触側をアノードとする。このとき、電気的接続領域211a上の下地用金属層24に比べ、電気的接続領域212bのラフネスを反映し、接触面積を増やした下地用金属層24は、周縁の保護膜22上に対して、電位が低くなっている。これにより、下地用金属層24の電位差により、電気的接続領域(Al)211aに比べて212b上部へのAu吸着量が増大する。また、電気的接続領域212bのラフネスを反映した下地用金属層24は表面積が大きいため、Au吸着量は多くなる。これにより、メッキ結晶成長に差を持たせ、電気的接続領域212b上とその周縁部上に形成される金属バンプ(Auバンプ)262は、中央部が高い上面を有する形状となる。一方、電気的接続領域211a上とその周縁部上に形成される金属バンプ(Auバンプ)261は、中央部が高い上面とはならない。上面が略平らな形状が好ましい。ここでは、保護膜22の開口は従来に比べてエッチング量を増やす設定とした。これにより、電気的接続領域211a表面も多少荒らされた結果、金属バンプ(Auバンプ)261は、上面が略平らな形状が得られる可能性がある。
Claims (6)
- 半導体基板上に第1及び第2の配線とそれぞれつながる第1及び第2の金属パッドを形成する工程と、
前記第1及び第2の金属パッドを覆うように、一層以上の保護膜を形成する工程と、
前記保護膜に対し前記第1及び第2の金属パッドの電気的接続領域上を選択的に開口し、前記第1及び第2の金属パッドにおける電気的接続領域表面を露出させる第1のエッチング工程と、
露出した前記第1及び第2の金属パッドの電気的接続領域表面上にある不要物を取り除くための第2のエッチング工程と、
前記第1及び第2の金属パッドの電気的接続領域上に下地用金属層を形成する工程と、
前記第1及び第2の金属パッドの電気的接続領域及びその周辺を除くバンプ用レジストパターンを形成する工程と、
前記バンプ用レジストパターンに露出した前記下地用金属層上に第1及び第2の金属バンプを形成する電解メッキ工程と、
を具備し、
前記電解メッキ工程における前記保護膜上に対する前記第1の金属パッドの電気的接続領域上の電位差と、前記電解メッキ工程における前記保護膜上に対する前記第2の金属パッドの電気的接続領域上の電位差とが異なるように、これらの電位差を調整することにより、前記電解メッキ工程により形成される前記第1及び第2の金属バンプの形状を制御することを特徴とした半導体装置の製造方法。 - 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
前記第1、第2のエッチング工程において前記第1及び第2の金属パッドの電気的接続領域表面を荒らす度合いによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
前記第1の金属パッドにつながる予備配線の長さによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
前記第1、第2のエッチング工程におけるオーバーエッチングの度合いによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
前記第1の金属パッドを前記半導体基板と電気的に結合する結合路の長さによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1及び第2の金属バンプ形成後、前記バンプ用レジストパターンを除去し前記第1及び第2の金属バンプをマスクとして前記下地用金属層をエッチングする工程をさらに具備した請求項1〜5いずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005309599A JP4844084B2 (ja) | 2005-10-25 | 2005-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005309599A JP4844084B2 (ja) | 2005-10-25 | 2005-10-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123320A JP2007123320A (ja) | 2007-05-17 |
JP4844084B2 true JP4844084B2 (ja) | 2011-12-21 |
Family
ID=38146878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005309599A Expired - Fee Related JP4844084B2 (ja) | 2005-10-25 | 2005-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844084B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333929A (ja) * | 1993-05-21 | 1994-12-02 | Nec Corp | 半導体装置及びその製造方法 |
JP2005150440A (ja) * | 2003-11-17 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005243753A (ja) * | 2004-02-25 | 2005-09-08 | Citizen Watch Co Ltd | 半導体装置の製造方法、その製造方法で製造された半導体装置、及びその半導体装置の実装構造 |
-
2005
- 2005-10-25 JP JP2005309599A patent/JP4844084B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007123320A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
TWI387018B (zh) | 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法 | |
US7638406B2 (en) | Method of fabricating a high Q factor integrated circuit inductor | |
CN100440460C (zh) | 半导体器件及其制造方法 | |
US20010032787A1 (en) | Method to plate C4 to copper stud | |
JP2003037129A (ja) | 半導体装置およびその製造方法 | |
US10049997B2 (en) | Semiconductor device and method of fabricating the same | |
US7541275B2 (en) | Method for manufacturing an interconnect | |
US20150194398A1 (en) | Conductive Lines and Pads and Method of Manufacturing Thereof | |
US20080138961A1 (en) | Wafer Bonding Method of System in Package | |
CN102110638B (zh) | 解决半导体器件在制作过程中放电缺陷的方法及结构 | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
JP4844084B2 (ja) | 半導体装置の製造方法 | |
US6716739B2 (en) | Bump manufacturing method | |
US7045894B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20080030011A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100848741B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US10872869B2 (en) | Semiconductor devices and methods of manufacturing the same | |
JP4702827B2 (ja) | 半導体装置およびその製造方法 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
JP3218957B2 (ja) | 半導体装置及びその製造方法 | |
JPH02207531A (ja) | 半導体装置の製造方法 | |
JP4716400B2 (ja) | 半導体装置の製造方法 | |
JP2001358166A (ja) | 半導体装置及びその製造方法 | |
JP2005011833A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |