JP4844084B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4844084B2
JP4844084B2 JP2005309599A JP2005309599A JP4844084B2 JP 4844084 B2 JP4844084 B2 JP 4844084B2 JP 2005309599 A JP2005309599 A JP 2005309599A JP 2005309599 A JP2005309599 A JP 2005309599A JP 4844084 B2 JP4844084 B2 JP 4844084B2
Authority
JP
Japan
Prior art keywords
metal
electrical connection
connection region
semiconductor device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005309599A
Other languages
English (en)
Other versions
JP2007123320A (ja
Inventor
博光 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005309599A priority Critical patent/JP4844084B2/ja
Publication of JP2007123320A publication Critical patent/JP2007123320A/ja
Application granted granted Critical
Publication of JP4844084B2 publication Critical patent/JP4844084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置における外部接続用のバンプ電極の形成に係り、特にバンプ電極形状の改善が要求される半導体装置の製造方法に関する。
近年、半導体装置における外部接続用のバンプ電極は、仕上がり形状、品質ともに格段に向上している。バンプ電極の最上面はフラットにより近い状態が好まれる。現在のバンプ形成方法は、一般に電解メッキ法が利用される。すなわち、ウェハ全面に電気を導通させる下地用の金属層(UBM:under bump metal)を形成し、その後、レジストパターンを形成する。そして、電解メッキ液中にウェハを置き、ウェハ全体を通電させ、レジストパターンに従ったメッキ成長を達成する。バンプ電極の高さや形状は、ウェハ面内でバラツキはあるものの、同一ICチップ内においては許容し得る一様な仕上がりが得られる(例えば、特許文献1参照)。
特開平10−189635号公報(第3頁、図1)
しかし、バンプ形成時のメッキ条件の変動、バラツキ、電気的な条件等により、バンプ電極上面の形状は凹凸が顕著になる場合がある。また、ウェハ面内でのバラツキ傾向も大きくなる懸念がある。今後の実装形態、様々な要求からバンプ形状の制御という観点から改善の余地がある。
本発明は上記のような事情を考慮してなされたもので、バンプ電極形成において、選択的に形状を制御することのできる半導体装置の製造方法を提供しようとするものである。
本発明に係る半導体装置の製造方法は、半導体基板上に第1及び第2の配線とそれぞれつながる第1及び第2の金属パッドを形成する工程と、前記第1及び第2の金属パッドを覆うように、一層以上の保護膜を形成する工程と、前記保護膜に対し前記第1及び第2の金属パッドの電気的接続領域上を選択的に開口し、前記第1及び第2の金属パッドにおける電気的接続領域表面を露出させる第1のエッチング工程と、露出した前記第1及び第2の金属パッドの電気的接続領域表面上にある不要物を取り除くための第2のエッチング工程と、前記第1及び第2の金属パッドの電気的接続領域上下地用金属層を形成する工程と、前記第1及び第2の金属パッドの電気的接続領域及びその周辺を除くバンプ用レジストパターンを形成する工程と、前記バンプ用レジストパターンに露出した前記下地用金属層上に第1及び第2の金属バンプを形成する電解メッキ工程と、を具備し、前記電解メッキ工程における前記保護膜上に対する第1の金属パッドの前記電気的接続領域上の電位差と、前記電解メッキ工程における前記保護膜上に対する前記第2の金属パッドの電気的接続領域上の電位差とが異なるように、これらの電位差を調整することにより、前記電解メッキ工程により形成される前記第1及び第2の金属バンプの形状を制御することを特徴としている。
上記本発明に係る半導体装置の製造方法によれば、金属バンプ形成にあたり、予め保護膜上に対する電気的接続領域上の電位差を調整しておくと、電解メッキ工程では、その電位差により金属バンプの形状が変わってくる。より具体的には保護膜上に対し電位をより低くした電気的接続領域上には、下地用金属層を介して電解メッキ工程におけるメッキ金属の吸着量が増大する。これにより、金属バンプの形状を制御する。
なお、上記本発明に係る半導体装置の製造方法において、前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、前記第1、第2のエッチング工程において前記第1及び第2の金属パッドの電気的接続領域表面を荒らす度合いによって、調整されることを特徴とする。電気的接続領域と下地用金属層との接触面積を増やすことができる。これにより、電気的接続領域との接触抵抗は小さくなる。つまり、保護膜上に対し電位をより低くした電気的接続領域上には、下地用金属層を介して電解メッキ工程におけるメッキ金属の吸着量が増大する。これにより、金属バンプの形状を制御する。
また、上記本発明に係る半導体装置の製造方法において、前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、前記第1の金属パッドにつながる予備配線の長さによって、調整されることを特徴とする。また、上記本発明に係る半導体装置の製造方法において、前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、前記第1、第2のエッチング工程におけるオーバーエッチングの度合いによって、調整されることを特徴とするこれにより、金属バンプの形状を制御する。
また、上記本発明に係る半導体装置の製造方法において、前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、前記第1の金属パッドを前記半導体基板と電気的に結合する結合路の長さによって、調整されることを特徴とするこれにより、金属バンプの形状を制御する。
上記それぞれいずれかの本発明に係る半導体装置の製造方法において、前記第1及び第2の金属バンプ形成後、前記バンプ用レジストパターンを除去し前記第1及び第2の金属バンプをマスクとして前記下地用金属層をエッチングする工程をさらに具備したことを特徴とする。
発明を実施するための形態
図1(a)〜(g)は、それぞれ本発明の第1実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。下地(例えば層間絶縁膜)は平坦面として線で表し説明する。また、図2(a),(b)は、図1における要部を示す断面図である。
図1(a)に示すように、半導体基板10上に金属パッド11を形成する。金属パッド11はAlパッドであり、図示しない素子に関係するAl配線とつながっている。金属パッド11を覆うように、一層以上の保護膜12を形成する。保護膜12は例えば酸化膜や窒化膜、または両者の積層を含むパッシベーション膜である。なお、破線で示す金属パッド11につながる予備配線、または基板電位への結合路は後述する。
図1(b)に示すように、保護膜12上にフォトリソグラフィ技術を用いてレジストパターン13を形成する。その後、レジストパターン13に従って金属パッド11の電気的接続領域111上を選択的に開口するドライエッチング工程を経る。これにより、金属パッド11における電気的接続領域111表面を露出させる。このとき、高周波(RF)バイアススパッタによるエッチングが用いられる。陽極(+)イオンが金属パッド11に衝突し、陽極(+)電荷をパッド上に残す。この状況は陽極(+)電荷が飽和するまで続く。飽和するとウェハ面が電気的にフローティングになるので、スパッタの原理からエッチングが進まなくなる。ところが、陽極(+)電荷が金属パッド11の配線を介して移動する(流れる)ことにより、エッチングは止まり難くなる。すなわち、エッチングの飽和点に差を生じさせることができ、オーバーエッチングの度合いが大きくなる。
図1(c)に示すように、図1(b)を経て、金属パッド11の電気的接続領域111上を選択的に開口し、金属パッド11における電気的接続領域111表面を露出させた後、表面についた自然酸化膜など不要物を取り除くためのエッチング工程を経る。このとき、高周波(RF)バイアススパッタによるエッチングが用いられる。Ar+イオンが金属パッド11の電気的接続領域111に衝突し、陽極(+)電荷をパッド上に残す。この状況は陽極(+)電荷が飽和するまで続く。飽和するとウェハ面が電気的にフローティングになるので、スパッタの原理からエッチングが進まなくなる。ところが、陽極(+)電荷が金属パッド11の配線を介して移動する(流れる)ことにより、エッチングは止まり難くなる。すなわち、エッチングの飽和点に差を生じさせることができ、オーバーエッチングの度合いが大きくなる。
例えば、図1(a)中に破線で示した予備配線を意図的に長さを調節して設けると、金属パッド11が持つ電気的なエネルギーの許容量、つまり配線容量が増す。予備配線は例えば回路内部の空いている配線層間で引き回すようにする(図2参照)。図1(b)における上記エッチング時、陽極(+)イオンが金属パッド11に衝突し、陽極(+)電荷をパッド上に残すが、陽極(+)電荷が金属パッド11の配線、予備配線を介して移動する(流れる)。これにより、エッチングは止まり難くなる。すなわち、エッチングの飽和点に差を生じさせることができ、オーバーエッチングの度合いを大きくすることができる。これは、図1(a)中に破線で示した基板電位への結合路に関しても同様である。図1(b)における上記エッチング時、陽極(+)電荷が金属パッド11の配線を介して基板側に流れる。これにより、同一チップ内であっても、金属パッド11のAl開口部表面の仕上がりに質的な差(ラフネス)を出すことができる。
例えば、図1(a)中に破線で示した予備配線を意図的に長さを調節して設けると、金属パッド11が持つ電気的なエネルギーの許容量、つまり配線容量が増す。予備配線は例えば回路内部の空いている配線層間で引き回すようにする(図2参照)。図1(c)における上記エッチング時、Arイオンが金属パッド11に衝突し、陽極(+)電荷をパッド上に残すが、陽極(+)電荷が金属パッド11の配線、予備配線を介して移動する(流れる)。これにより、エッチングは止まり難くなる。すなわち、エッチングの飽和点に差を生じさせることができ、オーバーエッチングの度合いを大きくすることができる。これは、図1(a)中に破線で示した基板電位への結合路に関しても同様である。図1(c)における上記エッチング時、陽極(+)電荷が金属パッド11の配線を介して基板側に流れる。これにより、同一チップ内であっても、金属パッド11のAl開口部表面の仕上がりに質的な差(ラフネス)を出すことができる。
次に図1(d)に示すように、金属パッド11の電気的接続領域111上を含んで1層以上の下地用金属層14を形成する。下地用金属層14は、例えばTiWからなるバリアメタル層141及びAuからなるメッキシード層142を積層したアンダーバンプメタル(UBM)でなる。下地用金属層14は、電気的接続領域111のラフネスを反映し、接触面積が増える。これにより、電気的接続領域111との接触抵抗は小さくなる。
次に、図1(e)に示すように、フォトリソグラフィ技術を用いて、電気的接続領域111及びその周辺を除くバンプ用レジストパターン15を形成する。電解メッキ工程を経るため電解メッキ液に浸漬する。図示しないが、カソードとしての電極ピンを下地用金属層14に接触させ、電解メッキ液接触側をアノードとする。このとき、電気的接続領域111のラフネスを反映し、接触面積を増やした下地用金属層14は、周縁の保護膜12上に対して、電位が通常より低くなっている。
図1(f)に示すように、例えば電解メッキ液は、Au、Tl(タリウム)、添加剤が混合されている。Tlは、析出電位を下げ、Auの析出を促す働きがある。添加剤は、析出電位を上げ、Auの析出を抑える働きがあり、また、Tlで形成された電気二重層を広げないようにする。下地用金属層14の電位差により、電気的接続領域(Al)111上部へのAu吸着量が増大する。また、電気的接続領域111のラフネスを反映した下地用金属層14は表面積が大きいため、Au吸着量は多くなる。
図1(g)に示すように、下地用金属層14の電位差、及びTlの相乗効果によって、電気的接続領域(Al)111上部へのAu吸着量、結晶成長が過剰に進む。これにより、最終的には、例えば図2(b)のようなバンプ形状の制御が達成可能である。金属バンプ(Auバンプ)16は、下地用金属層14からの厚みに関し、保護膜12上方の領域における第1の厚みT1と金属パッド11上方の領域における第2の厚みT2があり、第1の厚みT1より第2の厚みT2の方が大きい形状となっている。
上記構成において、金属バンプ(Auバンプ)16における第1の厚みT1と第2の厚みT2の違いは、Auメッキの結晶成長の差が含まれていることに相違ない。因みに金属バンプ(Auバンプ)16とUBMすなわち下地用金属層14の間の抵抗を測定したが、電気的接続領域111を意図的に荒らさない通常のものより、若干低抵抗であった。Auメッキの結晶成長についても抵抗的には問題ない。
上記実施形態の方法及び構成によれば、金属バンプ16の形成にあたり、予め保護膜12上に対する電気的接続領域111上の電位差を調整しておくと、電解メッキ工程では、その電位差により金属バンプ16の形状が変わってくる。より具体的には保護膜12上に対し電位をより低くした電気的接続領域111上には、下地用金属層14を介して電解メッキ工程におけるメッキ金属(Au)の吸着量が増大する。これを利用して、金属バンプ16の形状を制御する。保護膜12上に対する電気的接続領域111上の電位差を調整するためのより具体的な方法は、電気的接続領域111と下地用金属層14との接触面積を増やすために電気的接続領域表面を荒らす度合いを制御する。金属パッド11につながる配線の長さを調節し配線容量に反映させる。すると、エッチング工程におけるオーバーエッチングの度合いが変わる。つまり、電気的接続領域111の配線容量が大きくなると、エッチング工程における電気的接続領域111のオーバーエッチングの度合いがより増大する。従って、下地用金属層14との接触面積を増やすことができる。
なお、金属パッドにつながる基板電位への結合路に関しても同様であると述べたが、電気的に基板全体でエネルギーの許容をかけることが重要である。機能的に基板電位に落とせない電極は、電源電位−基板電位間で抵抗分圧/ボルテージフォロワをかけるなどして、電気的に短絡しないように配慮するとよい。
図3(a)〜(f)、図4(a)〜(f)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。
図3(a)、図4(a)に示すように、半導体基板20上に金属パッド211,2121をそれぞれ形成する。金属パッド211,212は、それぞれ1チップ領域内に形成されるものである。金属パッド211,212はAlパッドであり、図示しない素子に関係するAl配線とつながっている。そのうち、金属パッド212は、配線容量を金属パッド211のそれよりも大きくするために長さを調節して配された予備配線213とつながっている。予備配線213は前記図2と同様に回路内部の空いている配線層間で引き回すようにする。
保護膜22は金属パッド211,212上を覆い、フォトリソグラフィ技術、エッチング技術を用いて金属パッド211,212の電気的接続領域111上を選択的に開口するドライエッチング工程を経る。これにより、金属パッド211,212それぞれにおける電気的接続領域211a,212b表面を露出させる。このとき、前記第1実施形態に示したような、高周波(RF)バイアススパッタによるエッチングが用いられる。従来に比べて15%程度エッチング量を増やす設定とする。バイアスパワー、Ar流量を上げ、エッチング時は排気し難い方向に制御する。エッチングは、エネルギー許容量のより小さい金属パッド211の方がエッチングされ難くなり、エネルギー許容量のより大きい金属パッド212の方が荒くエッチングされる。すなわち、エッチングの飽和点に差を生じさせることができ、金属パッド212の方がオーバーエッチングの度合いが大きくなる。
次に、図3(b)、図4(b)に示すように、金属パッド211,212の電気的接続領域211a,212b上を含んで1層以上の下地用金属層24を形成する。下地用金属層24は、例えばTiWからなるバリアメタル層241及びAuからなるメッキシード層242を積層したアンダーバンプメタル(UBM)でなる。下地用金属層24は、電気的接続領域212bのラフネスを反映し、接触面積が増える。これにより、下地用金属層24の電気的接続領域212bとの接触抵抗は、電気的接続領域211aのそれより小さくなる。
次に、図3(c)、図4(c)に示すように、フォトリソグラフィ技術を用いて、電気的接続領域211a,212b及びその各周辺を除くバンプ用レジストパターン25を形成する。
次に、図3(d)、図4(d)に示すように、電解メッキ工程を経るため電解メッキ液に浸漬する。図示しないが、カソードとしての電極ピンを下地用金属層24に接触させ、電解メッキ液接触側をアノードとする。このとき、電気的接続領域211a上の下地用金属層24に比べ、電気的接続領域212bのラフネスを反映し、接触面積を増やした下地用金属層24は、周縁の保護膜22上に対して、電位が低くなっている。これにより、下地用金属層24の電位差により、電気的接続領域(Al)211aに比べて212b上部へのAu吸着量が増大する。また、電気的接続領域212bのラフネスを反映した下地用金属層24は表面積が大きいため、Au吸着量は多くなる。これにより、メッキ結晶成長に差を持たせ、電気的接続領域212b上とその周縁部上に形成される金属バンプ(Auバンプ)262は、中央部が高い上面を有する形状となる。一方、電気的接続領域211a上とその周縁部上に形成される金属バンプ(Auバンプ)261は、中央部が高い上面とはならない。上面が略平らな形状が好ましい。ここでは、保護膜22の開口は従来に比べてエッチング量を増やす設定とした。これにより、電気的接続領域211a表面も多少荒らされた結果、金属バンプ(Auバンプ)261は、上面が略平らな形状が得られる可能性がある。
次に、図3(e)、図4(e)に示すように、バンプ用レジストパターン25を除去し、金属バンプ(Auバンプ)261,262をマスクとして下地用金属層24を除去する。金属バンプ(Auバンプ)261は、下地用金属層24からの厚みに関し、保護膜22上方の領域における第1の厚みT1aと金属パッド21上方の領域における第2の厚みT2aがあり、第1の厚みT1aより第2の厚みT2aの方が大きい形状となっている。また、金属バンプ(Auバンプ)262は、下地用金属層24からの厚みに関し、保護膜22上方の領域における第1の厚みT1bと金属パッド21上方の領域における第2の厚みT2bがあり、第1の厚みT1bより第2の厚みT2bの方が大きい形状となっている。このような関係を持ちつつ、金属バンプ(Auバンプ)261と262は、同一チップ上で形状が異なるよう制御される。
上記実施形態の方法及び構成によれば、金属バンプ261,262の形成にあたり、選択的に予め保護膜22上に対する電気的接続領域212b上の電位差を調整しておくと、電解メッキ工程では、その電位差により金属バンプ262の形状が変わってくる。より具体的には保護膜12上に対し電位をより低くした電気的接続領域212b上には、下地用金属層24を介して電解メッキ工程におけるメッキ金属(Au)の吸着量が増大する。これを利用して、金属バンプ262の形状を制御する。保護膜12上に対する電気的接続領域212b上の電位差を調整するためのより具体的な方法は、電気的接続領域212bと下地用金属層24との接触面積を増やすために電気的接続領域表面を荒らす度合いを制御する。金属パッド212につながる配線の長さを調節し配線容量に反映させる。すると、エッチング工程におけるオーバーエッチングの度合いが変わる。つまり、電気的接続領域212bの配線容量が大きくなると、エッチング工程における電気的接続領域212bのオーバーエッチングの度合いがより増大する。従って、下地用金属層24との接触面積を増やすことができる。
なお、金属バンプ261,262は、それぞれ1チップ領域内に形成されるものとし、1チップ領域内で任意にバンプ形状を制御する用途が考えられるが、これに限らない。金属バンプ261,262は、それぞれ一ウェハ面内の別々のチップ領域に形成されていてもよい。ウェハ面内でバンプの形状や高さの変動傾向がみられる時に本発明の適用が期待でき、バンプ形状均一化の用途にも可能性がある。
以上説明したように本発明によれば、金属パッドが有する配線容量を制御し、金属パッドにおける電気的接続領域表面のオーバーエッチングの度合いが調整される。これにより、下地用金属層との接触面積を増やすことができ、電気的接続領域との接触抵抗は小さくなる。保護膜上に対し電位をより低くした電気的接続領域上には、下地用金属層を介して電解メッキ工程におけるメッキ金属の吸着量が増大する。これにより、金属バンプの形状を制御する。この結果、バンプ電極形成において、選択的に形状を制御することのできる半導体装置の製造方法及び半導体装置を提供することができる。
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
第1実施形態に係る半導体装置の製造方法を順に示す各断面図。 図1における要部を示す断面図。 第2実施形態に係る半導体装置の製造方法を順に示す第1各断面図。 第2実施形態に係る半導体装置の製造方法を順に示す第2各断面図。
符号の説明
10,20…半導体基板、11,211,212…金属パッド、111,211a,212b…電気的接続領域、12,22…保護膜、13…レジストパターン、14,24…下地用金属層、141,241…バリアメタル層、142,242…メッキシード層、15,25…バンプ用レジストパターン、16,261,262…金属バンプ(Auバンプ)、213…予備配線。

Claims (6)

  1. 半導体基板上に第1及び第2の配線とそれぞれつながる第1及び第2の金属パッドを形成する工程と、
    前記第1及び第2の金属パッドを覆うように、一層以上の保護膜を形成する工程と、
    前記保護膜に対し前記第1及び第2の金属パッドの電気的接続領域上を選択的に開口し、前記第1及び第2の金属パッドにおける電気的接続領域表面を露出させる第1のエッチング工程と、
    露出した前記第1及び第2の金属パッドの電気的接続領域表面上にある不要物を取り除くための第2のエッチング工程と、
    前記第1及び第2の金属パッドの電気的接続領域上下地用金属層を形成する工程と、
    前記第1及び第2の金属パッドの電気的接続領域及びその周辺を除くバンプ用レジストパターンを形成する工程と、
    前記バンプ用レジストパターンに露出した前記下地用金属層上に第1及び第2の金属バンプを形成する電解メッキ工程と、
    を具備し、
    前記電解メッキ工程における前記保護膜上に対する前記第1の金属パッドの電気的接続領域上の電位差と、前記電解メッキ工程における前記保護膜上に対する前記第2の金属パッドの電気的接続領域上の電位差とが異なるように、これらの電位差を調整することにより、前記電解メッキ工程により形成される前記第1及び第2の金属バンプの形状を制御することを特徴とした半導体装置の製造方法。
  2. 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
    前記第1、第2のエッチング工程において前記第1及び第2の金属パッドの電気的接続領域表面を荒らす度合いによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
    前記第1の金属パッドにつながる予備配線の長さによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
    前記第1、第2のエッチング工程におけるオーバーエッチングの度合いによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記保護膜上に対する前記第1及び第2の金属パッドの電気的接続領域上の電位差は、
    前記第1の金属パッドを前記半導体基板と電気的に結合する結合路の長さによって、調整されることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記第1及び第2の金属バンプ形成後、前記バンプ用レジストパターンを除去し前記第1及び第2の金属バンプをマスクとして前記下地用金属層をエッチングする工程をさらに具備した請求項1〜いずれか一つに記載の半導体装置の製造方法。
JP2005309599A 2005-10-25 2005-10-25 半導体装置の製造方法 Expired - Fee Related JP4844084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005309599A JP4844084B2 (ja) 2005-10-25 2005-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005309599A JP4844084B2 (ja) 2005-10-25 2005-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007123320A JP2007123320A (ja) 2007-05-17
JP4844084B2 true JP4844084B2 (ja) 2011-12-21

Family

ID=38146878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005309599A Expired - Fee Related JP4844084B2 (ja) 2005-10-25 2005-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4844084B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333929A (ja) * 1993-05-21 1994-12-02 Nec Corp 半導体装置及びその製造方法
JP2005150440A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2005243753A (ja) * 2004-02-25 2005-09-08 Citizen Watch Co Ltd 半導体装置の製造方法、その製造方法で製造された半導体装置、及びその半導体装置の実装構造

Also Published As

Publication number Publication date
JP2007123320A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
US8723322B2 (en) Method of metal sputtering for integrated circuit metal routing
TWI387018B (zh) 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法
US7638406B2 (en) Method of fabricating a high Q factor integrated circuit inductor
CN100440460C (zh) 半导体器件及其制造方法
US20010032787A1 (en) Method to plate C4 to copper stud
JP2003037129A (ja) 半導体装置およびその製造方法
US10049997B2 (en) Semiconductor device and method of fabricating the same
US7541275B2 (en) Method for manufacturing an interconnect
US20150194398A1 (en) Conductive Lines and Pads and Method of Manufacturing Thereof
US20080138961A1 (en) Wafer Bonding Method of System in Package
CN102110638B (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
JP4844084B2 (ja) 半導体装置の製造方法
US6716739B2 (en) Bump manufacturing method
US7045894B2 (en) Semiconductor device and manufacturing method thereof
KR20080030011A (ko) 반도체 장치 및 그 제조 방법
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
US10872869B2 (en) Semiconductor devices and methods of manufacturing the same
JP4702827B2 (ja) 半導体装置およびその製造方法
KR100548527B1 (ko) 금속배선 형성방법
JP3218957B2 (ja) 半導体装置及びその製造方法
JPH02207531A (ja) 半導体装置の製造方法
JP4716400B2 (ja) 半導体装置の製造方法
JP2001358166A (ja) 半導体装置及びその製造方法
JP2005011833A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees