CN114930522A - 防界面倾斜接合组件及其形成方法 - Google Patents

防界面倾斜接合组件及其形成方法 Download PDF

Info

Publication number
CN114930522A
CN114930522A CN202180006653.9A CN202180006653A CN114930522A CN 114930522 A CN114930522 A CN 114930522A CN 202180006653 A CN202180006653 A CN 202180006653A CN 114930522 A CN114930522 A CN 114930522A
Authority
CN
China
Prior art keywords
bond
dielectric layer
subset
solder material
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006653.9A
Other languages
English (en)
Inventor
侯琳
P·拉布金
陈杨胤
东谷政昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN114930522A publication Critical patent/CN114930522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供第一接合单元，该第一接合单元包括第一衬底、第一钝化介电层和第一接合焊盘。提供第二接合单元，该第二接合单元包括第二衬底、第二钝化介电层和第二接合焊盘，该第二接合焊盘包括接合柱结构。在该第一接合焊盘的物理地暴露的表面上形成焊料材料部分。通过将该接合柱结构中的至少一个接合柱结构接合到相应的焊料材料部分来将该第二接合单元附接到该第一接合单元。

Description

防界面倾斜接合组件及其形成方法
技术领域
本公开整体涉及半导体器件领域，并且具体地涉及被构造为限制界面倾斜来实现在接合单元之间的增强的电连接的接合组件及其形成方法。
背景技术
三维存储器器件可接合到包括外围电路的逻辑管芯。在接合管芯之间的界面处的倾斜可引起相应的接合管芯的成对配合的接合焊盘中的一些之间的断开，从而导致开路。
发明内容
根据本公开的一方面，一种接合组件包括：第一接合单元，该第一接合单元包括：第一衬底；第一金属互连结构，该第一金属互连结构嵌入在第一介电材料层中；第一钝化介电层，该第一钝化介电层具有第一近侧表面和第一远侧表面，该第一近侧表面接触第一介电材料层中的一个第一介电材料层，该第一远侧表面与第一近侧表面由第一钝化介电层的厚度间隔；第一接合焊盘，该第一接合焊盘位于第一钝化介电层中的相应的开口内并由该相应的开口横向地包围，其中第一接合焊盘的远侧表面相对于第一钝化介电层的第一远侧表面凹陷；以及焊料材料部分，该焊料材料部分位于第一钝化介电层中的相应的开口内并由该相应的开口横向地包围；以及第二接合单元，该第二接合单元包括：第二衬底；第二金属互连结构，该第二金属互连结构嵌入在第二介电材料层中；第二钝化介电层，该第二钝化介电层具有第二近侧表面和第二远侧表面，该第二近侧表面接触第二介电材料层中的一个第二介电材料层，该第二远侧表面与第二近侧表面由第二钝化介电层的厚度间隔；以及第二接合焊盘，该第二接合焊盘位于第二钝化介电层的相应的开口内并由相应的开口横向地包围，其中第二接合焊盘中的每个第二接合焊盘包括接合柱结构，该接合柱结构突出超过包括第二远侧表面的水平平面。接合柱结构的第一子组直接地接触第一接合焊盘的第一子组，并且接合柱结构的第二子组不直接地接触第一接合焊盘中的任何第一接合焊盘，使得焊料材料部分的第二子组中的相应的焊料材料部分位于接合柱结构的第二子组中的每个接合柱结构与第一接合焊盘的第二子组中的每个相应的第一接合焊盘之间，并且使得焊料材料部分的第二子组中的相应的焊料材料部分在接合柱结构的第二子组中的每个接合柱结构与第一接合焊盘的第二子组中的每个相应的第一接合焊盘之间提供电接触。
根据本公开的另一方面，一种形成接合组件的方法包括：提供第一接合单元，其中该第一接合单元包括：第一衬底；第一金属互连结构，该第一金属互连结构嵌入在第一介电材料层中；第一钝化介电层，该第一钝化介电层具有第一近侧表面和第一远侧表面，该第一近侧表面接触第一介电材料层中的一个第一介电材料层，该第一远侧表面与第一近侧表面由第一钝化介电层的厚度间隔；以及第一接合焊盘，该第一接合焊盘位于第一钝化介电层中的相应的开口内并由相应的开口横向地包围，其中第一接合焊盘的远侧表面相对于第一钝化介电层的第一远侧表面凹陷；在第一接合焊盘的物理地暴露的表面上形成焊料材料部分；提供第二接合单元，其中该第二接合单元包括：第二衬底；第二金属互连结构，该第二金属互连结构嵌入在第二介电材料层中；第二钝化介电层，该第二钝化介电层具有第二近侧表面和第二远侧表面，该第二近侧表面接触第二介电材料层中的一个第二介电材料层，该第二远侧表面与第二近侧表面由第二钝化介电层的厚度间隔；以及第二接合焊盘，该第二接合焊盘位于第二钝化介电层的相应的开口内并由相应的开口横向地包围，其中该第二接合焊盘中的每个第二接合焊盘包括接合柱结构，该接合柱结构突出超过包括第二远侧表面的水平平面；以及在将第一接合单元和第二接合单元压紧到彼此时使焊料材料部分回流，使得接合柱结构的至少第一子组挤出焊料材料部分的第一子组并直接地接触第一接合焊盘的第一子组。
附图说明
图1A至图1D是根据本公开的实施方案的在制造期间的第一接合单元的第一构型的顺序竖直剖面图。
图2A至图2C是根据本公开的实施方案的在制造期间的第一接合单元的第二构型的顺序竖直剖面图。
图3A至图3C是根据本公开的实施方案的在制造期间的第一接合单元的第三构型的顺序竖直剖面图。
图4A至图4D是根据本公开的实施方案的在制造期间的第一接合单元的第四构型的顺序竖直剖面图。
图5A至图5F是根据本公开的实施方案的在制造期间的第二接合单元的顺序竖直剖面图。
图6A是根据本公开的实施方案的接合组件的第一构型。
图6B是根据本公开的实施方案的接合组件的第二构型。
具体实施方式
本公开的实施方案涉及被构造为限制在接合管芯的在接合界面处相对于彼此倾斜的成对配合的接合焊盘之间的断开的接合组件及其形成方法，它们的各个方面在下文详细地描述。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
如本文所用，如果第二表面在第一表面上面或下面并且如果存在包括第一表面和第二表面的竖直平面或基本上竖直的平面，则第一表面和第二表面彼此“竖直地重合”。基本上竖直的平面是沿偏离竖直方向小于5度的角度的方向直线延伸的平面。竖直平面或基本上竖直的平面沿竖直方向或基本上竖直的方向为直的，并且可包括或可不包括沿垂直于竖直方向或基本上竖直的方向的方向的曲率。
一般来讲，半导体封装(或“封装”)是指可通过一组引脚或焊球附接到电路板的单元半导体器件。半导体封装件可包括一个或多个半导体芯片(或“芯片”)，该一个或多个半导体芯片例如通过倒装芯片接合或另一种芯片到芯片接合而贯穿接合。封装或芯片可包括单个半导体管芯(或“管芯”)或多个半导体管芯。管芯是可独立地执行外部命令或报告状态的最小单元。通常，具有多个管芯的封装件或芯片能够同时执行与其中平面的总数一样多的外部命令。每个管芯包括一个或多个平面。可在同一管芯内的每个平面中执行相同的并发操作，但可能存在一些限制。在管芯是存储器管芯(即，包括存储器元件的管芯)的情况下，可在同一存储器管芯内的每个平面中执行并发读取操作、并发写入操作或并发擦除操作。在存储器管芯中，每个平面包含多个存储块(或“块”)，这些存储块是可通过单个擦除操作擦除的最小单元。每个存储块包含多个页面，这些页面是可被选择用于编程的最小单元。页面也是可被选择用于读取操作的最小单元。
图1A至图1D是根据本公开的实施方案的在制造期间的第一接合单元的第一构型的顺序竖直剖面图。参考图1A，第一接合单元可包括第一衬底108、形成在第一衬底108的顶表面上的任选的第一半导体器件120、嵌入在第一介电材料层130内的第一金属互连结构140和第一钝化介电层150。在一个实施方案中，第一接合单元可包括第一半导体管芯，该第一半导体管芯可以是例如存储器管芯或逻辑管芯。在另一个实施方案中，第一接合单元可包括中介层，该中介层可以是陶瓷中介层或层压中介层。在第一接合单元包括中介层的情况下，可省略第一半导体器件120。
一般来讲，第一接合单元可设置在包括第一半导体管芯阵列的第一晶片中，或者可作为独立单元诸如中介层提供。在第一接合单元设置在第一晶片中的情况下，第一晶片可包括半导体管芯阵列，并且第一半导体管芯可以是在半导体管芯阵列内的半导体管芯中的一个半导体管芯。在第一接合单元设置在第一晶片内的情况下，第一晶片可包括第一半导体晶片，诸如可商购的单晶硅晶片。
在第一接合单元包括第一半导体管芯的情况下，第一半导体器件120可包括本领域已知的任何类型的半导体器件。在说明性示例中，第一半导体管芯可包括存储器管芯，该存储器管芯包括三维存储器元件阵列，诸如竖直NAND存储器阵列。另选地，第一半导体器件可包括逻辑管芯。在随后将采用的第二接合单元包括存储器管芯的情况下，第一接合单元可包括逻辑管芯，该逻辑管芯包括被构造为控制在存储器管芯内的存储器元件的操作的外围电路。
第一金属互连结构140可包括金属通孔结构和金属线结构，该金属通孔结构和金属线结构被构造为提供在第一半导体器件120的相应的节点(例如，源极、漏极和/或栅极)之间和/或到该相应的节点的电互连。第一金属互连结构140可包括钨、铜、钴、钽、钛、钼、钌和/或其导电合金和/或其导电化合物。在第一金属互连结构140内的金属线的层级的总数可在1至20诸如2至10的范围内。在第一金属互连结构140内的金属通孔结构的层级的总数可在1至20诸如2至10的范围内。在一个实施方案中，第一金属互连结构140可包括任选的第一远侧金属互连结构148，该第一远侧金属互连结构是第一金属互连结构140中距第一衬底108最远的。在一个实施方案中，第一远侧金属互连结构148可包括金属焊盘或金属线。另选地，可省略第一远侧金属互连结构148。
在第一接合单元包括半导体管芯的情况下，第一介电材料层130可包括至少一个层间介电(ILD)材料，该ILD材料可包括例如未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃、有机硅酸盐玻璃、碳化硅氮化物、氮氧化硅和/或氮化硅。在第一接合单元包括中介层的情况下，第一介电材料层130可包括可层压的至少一种聚合物材料，或者可包括至少一种陶瓷材料。第一介电材料层130的总厚度可在500nm至10微米的范围内，但是也可采用更小和更大的厚度。
第一钝化介电层150包括可防止氢气、湿气和/或金属污染物的扩散的介电材料。例如，第一钝化介电层150可包括氮化硅层、氮化硅碳化物层或聚合物材料层(诸如聚酰亚胺层)中的至少一者和/或基本上由其组成。第一钝化介电层150的总厚度可在500nm至5微米的范围内，但是也可采用更小和更大的厚度。第一钝化介电层150可在第一介电材料层130的顶表面(即，远侧表面)之上沉积作为毯式覆盖钝化介电层。如本文所用，毯式覆盖层是指未图案化材料层。
参考图1B，可穿过毯式覆盖钝化介电层形成开口152阵列，使得相应的第一远侧金属互连结构148的顶表面在穿过毯式覆盖钝化介电层的开口下方物理地暴露。在形成从中穿过的开口152阵列之后的毯式覆盖钝化介电层的连续剩余部分构成第一钝化介电层150。
在一个实施方案中，第一钝化介电层150中的开口152可被布置为周期性二维开口阵列。在一个实施方案中，周期性二维开口152阵列可包括沿第一水平方向具有第一间距并沿垂直于第一水平方向的第二水平方向具有第二间距的矩形二维开口阵列。在一个实施方案中，第一间距和第二间距中的每一者可在2微米至30微米诸如5微米至10微米的范围内，但是也可采用更小和更大的间距。相邻的开口152的边缘可间隔开在1微米至5微米的范围内的距离，并且每个开口152的宽度(例如，直径)可在2微米至10微米诸如3微米至5微米的范围内。
参考图1C，可执行电镀过程或化学镀过程以直接地将金属部分在第一钝化介电层150中的开口内选择性地沉积在第一远侧金属互连结构148的物理地暴露的表面上。金属部分构成第一接合焊盘160。金属部分可包括可通过电镀或化学镀沉积的至少一种金属材料。在一个实施方案中，第一接合焊盘160可包括金属材料，诸如铜、银、金、镍、黄铜、钯和/或钴-钨-磷合金。在一个实施方案中，第一接合焊盘160的厚度可小于第一钝化介电层150的厚度。例如，第一接合焊盘160的厚度可在300nm至4微米的范围内，但是也可使用更小和更大的厚度。
参考图1D，焊料材料部分190阵列可形成在第一接合焊盘160的物理地暴露的表面上。焊料材料部分190可以是锡基的，并且可包括原子百分比大于50％的锡。焊料材料部分190可由99至100原子百分比的锡以及不可避免的杂质组成，或者包括含有75％至99％原子百分比的锡以及合金的剩余一种或多种其他金属(诸如铟、铜、银、镍、铋和/或铅或它们的氧化物)的锡合金。在一个实施方案中，可通过采用浸镀浴直接地在第一接合焊盘160的表面上浸入沉积焊料材料来形成焊料材料部分190阵列。例如，在Kovac等人，“浸入锡：其化学、冶金和在电子封装技术中的应用(Immersion tin:Its chemistry,metallurgy,andapplication in electronic packaging technology)”，IBM研究与开发杂志(IBMJournal of Research and Development 28.6)(1984年)，第726至734页中描述了用于浸入沉积焊料材料的示例性过程。可选择焊料材料部分190的厚度，使得焊料材料部分190的顶表面(即，远离第一衬底108的远侧表面)位于包括第一钝化介电层150的顶表面(即，远侧表面)的水平平面下方。例如，焊料材料部分190的厚度可以是100nm至1微米。
一般来讲，第一接合单元100包括：第一衬底108；第一金属互连结构140，该第一金属互连结构嵌入在第一介电材料层130中；第一钝化介电层150，该第一钝化介电层具有第一近侧表面和第一远侧表面，该第一近侧表面接触第一介电材料层130中的一个第一介电材料层，该第一远侧表面与第一近侧表面由第一钝化介电层150的厚度间隔，以及第一接合焊盘160，该第一接合焊盘位于第一钝化介电层150中的相应的开口内并由该相应的开口横向地包围。
第一接合焊盘160的远侧表面可相对于第一钝化介电层150的第一远侧表面凹陷。焊料材料部分190阵列可位于第一接合焊盘160的物理地暴露的表面上。第一接合焊盘160中的每个第一接合焊盘可具有接触第一钝化介电层150的侧壁。在一个实施方案中，焊料材料部分190阵列的整个体积可位于包括焊料材料部分190阵列与第一接合焊盘160之间的界面的水平平面与包括第一钝化介电层150的第一远侧表面的水平平面之间。
图2A至图2C是根据本公开的实施方案的在制造期间的第一接合单元的第二构型的顺序竖直剖面图。参考图2A，第一接合单元的第二构型可与图1C中所示的第一接合单元的第一构型相同。
参考图2B，可通过选择性沉积过程或非选择性沉积过程来沉积焊料材料以形成焊料材料层190L。焊料材料层190L可包括上述锡基焊料材料。可通过电镀或物理气相沉积来沉积焊料材料层190L。在一个实施方案中，可通过非选择性沉积过程(诸如物理气相沉积过程)来沉积焊料材料层190L。焊料材料层190L可具有在第一钝化介电层150之上连续地延伸的顶表面。
参考图2C，可通过从包括第一钝化介电层150的第一远侧表面的水平平面上方去除焊料材料层190L的部分来平面化焊料材料。例如，可例如通过化学机械平面化(即，化学机械抛光CMP)过程或凹陷蚀刻过程来从包括第一钝化介电层150的第一远侧表面的水平平面上方去除焊料材料。在一个实施方案中，可例如通过干法蚀刻过程或湿法蚀刻过程来使焊料材料层190L各向同性地凹陷。在一个实施方案中，可使焊料材料竖直地凹陷在第一钝化介电层150中的开口152内。可形成焊料材料部分190阵列。在一个实施方案中，焊料材料部分190的顶表面可位于包括第一钝化介电层150的第一远侧表面的水平平面下方。
图3A至图3C是根据本公开的实施方案的在制造期间的第一接合单元的第三构型的顺序竖直剖面图。参考图3A，可通过延长形成第一接合焊盘160的沉积过程来从图1C中所示的第一接合单元的第一构型导出第一接合单元的第三构型。例如，可延长第一接合焊盘160的金属材料的沉积，使得金属材料填充穿过第一钝化介电层150的开口152的整个体积。在一个实施方案中，可通过直接地将金属材料电镀在第一远侧金属互连结构148的物理地暴露的表面上来沉积金属材料，该物理地暴露的表面是第一金属互连结构140的子组的表面。可电镀金属材料以填充第一钝化介电层150中的开口152中的每个开口。
可通过平面化过程诸如化学机械平面化过程来从包括第一钝化介电层150的第一远侧表面的水平平面上方去除介电材料的部分。第一接合焊盘160的顶表面可与第一钝化介电层150的顶表面共面。
参考图3B，可执行凹陷蚀刻过程以使第一接合焊盘160竖直地凹陷在第一钝化介电层150中的开口152内。可使第一接合焊盘160的顶表面(即，远侧表面)竖直地凹陷在包括第一钝化介电层150的顶表面的水平平面下方。因此，形成第一接合焊盘160阵列。
参考图3C，可执行图1D的处理步骤或图2B和图2C的处理步骤以形成焊料材料部分190阵列。
图4A至图4D是根据本公开的实施方案的在制造期间的第一接合单元的第四构型的顺序竖直剖面图。参考图4A，第一接合单元的第二构型可与图3B中所示的第一接合单元的第三构型相同。
参考图4B，可执行图2B的处理步骤以沉积焊料材料。形成焊料材料层190L，该焊料材料层在第一钝化介电层150的顶表面之上连续地延伸。
参考图4C，可通过从包括第一钝化介电层150的第一远侧表面的水平平面上方去除焊料材料层190L的部分来平面化焊料材料。例如，可例如通过化学机械平面化过程来从包括第一钝化介电层150的第一远侧表面的水平平面上方去除焊料材料。
参考图4D，可执行蚀刻过程以使焊料材料竖直地凹陷在第一钝化介电层150中的开口152中。可例如通过干法蚀刻过程或湿法蚀刻过程来使焊料材料各向同性地凹陷。可形成焊料材料部分190阵列。在一个实施方案中，焊料材料部分190的顶表面可位于包括第一钝化介电层150的第一远侧表面的水平平面下方。
图5A至图5F是根据本公开的实施方案的在制造期间的第二接合单元的顺序竖直剖面图。
参考图5A，第二接合单元可包括第二衬底208、形成在第二衬底208的顶表面上的任选的第二半导体器件220、嵌入在第二介电材料层230内的第二金属互连结构240和第二钝化介电层250。在一个实施方案中，第二接合单元可包括第二半导体管芯，该第二半导体管芯可以是例如存储器管芯或逻辑管芯。在另一个实施方案中，第二接合单元可包括中介层，该中介层可以是陶瓷中介层或层压中介层。在第二接合单元包括中介层的情况下，可省略第二半导体器件220。
一般来讲，第二接合单元可设置在包括半导体管芯阵列的第二晶片中，或者可作为独立单元诸如中介层提供。在第二接合单元设置在第二晶片中的情况下，第二晶片可包括半导体管芯阵列，并且第二半导体管芯可以是在半导体管芯阵列内的半导体管芯中的一个半导体管芯。在第二接合单元设置在第二晶片内的情况下，第二晶片可包括第二半导体晶片，诸如可商购的单晶硅晶片。
在第二接合单元包括第二半导体管芯的情况下，第二半导体器件220可包括本领域已知的任何类型的半导体器件。在说明性示例中，第二半导体管芯可包括存储器管芯，该存储器管芯包括三维存储器元件阵列，诸如竖直NAND存储器阵列。另选地，第二半导体器件可包括逻辑管芯。在第一接合单元包括存储器管芯的情况下，第二接合单元可包括逻辑管芯，该逻辑管芯包括被构造为控制在存储器管芯内的存储器元件的操作的外围电路，反之亦然。在一个实施方案中，第一接合单元和第二接合单元中的一者可包括存储器管芯，该存储器管芯包括三维存储器元件阵列，诸如三维NAND存储器元件阵列，并且第一接合单元和第二接合单元中的另一者可包括逻辑管芯，该逻辑管芯包括被构造为控制三维存储器元件阵列的操作的外围(即，驱动器)电路。
第二金属互连结构240可包括金属通孔结构和金属线结构，该金属通孔结构和金属线结构被构造为提供在第二半导体器件220的相应的节点间和/或到该相应的节点的电互连。第二金属互连结构240可包括钨、铜、钴、钽、钛、钼、钌和/或其导电合金和/或其导电化合物。在第二金属互连结构240内的金属线的层级的总数可在2至20诸如2至20的范围内。在第二金属互连结构240内的金属通孔结构的层级的总数可在2至20诸如2至20的范围内。在一个实施方案中，第二金属互连结构240可任选地包括第二远侧金属互连结构248，该第二远侧金属互连结构是第二金属互连结构240中距第二衬底208最远的。在一个实施方案中，第二远侧金属互连结构248可包括金属焊盘或金属线。另选地，可省略第二远侧金属互连结构248。
在第二接合单元包括半导体管芯的情况下，第二介电材料层230可包括至少一个层间介电(ILD)材料，该ILD材料可包括例如未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃、有机硅酸盐玻璃、碳化硅氮化物、氮氧化硅和/或氮化硅。在第二接合单元包括中介层的情况下，第二介电材料层230可包括可层压的至少一种聚合物材料，或者可包括至少一种陶瓷材料。第二介电材料层230的总厚度可在500nm至20微米的范围内，但是也可采用更小和更大的厚度。
第二钝化介电层250包括可防止氢气、湿气和/或金属污染物的扩散的介电材料。例如，第二钝化介电层250可包括氮化硅层、氮化硅碳化物层或聚合物材料层(诸如聚酰亚胺层)中的至少一者和/或基本上由其组成。第二钝化介电层250的总厚度可在500nm至5微米的范围内，但是也可采用更小和更大的厚度。第二钝化介电层250可在第二介电材料层230的顶表面(即，远侧表面)之上沉积作为毯式覆盖钝化介电层。
参考图5B，可穿过毯式覆盖钝化介电层形成开口252阵列，使得相应的第二远侧金属互连结构248的顶表面在穿过毯式覆盖钝化介电层的开口下方物理地暴露。在形成从中穿过的开口252阵列之后的毯式覆盖钝化介电层的连续剩余部分构成第二钝化介电层250。
在一个实施方案中，第二钝化介电层250中的开口252可被布置为周期性二维开口阵列。在一个实施方案中，周期性二维开口阵列可包括沿第二水平方向具有第二间距并沿垂直于第二水平方向的第二水平方向具有第二间距的矩形二维开口阵列。在一个实施方案中，第二间距和第二间距中的每一者可在2微米至30微米诸如5微米至10微米的范围内，但是也可采用更小和更大的间距。相邻的开口252的边缘可间隔开在1微米至5微米的范围内的距离，并且每个开口152的宽度(例如，直径)可在2微米至10微米诸如3微米至5微米的范围内。在一个实施方案中，第二钝化介电层250中的开口252的图案可以是第一钝化介电层150中的开口152的图案的镜像图案。
参考图5C，可将金属部分选择性地沉积在第二钝化介电层250中的开口内。可执行电镀过程或化学镀过程以直接地将金属部分在第二钝化介电层250中的开口内选择性地沉积在第二远侧金属互连结构248的物理地暴露的表面上。金属部分构成焊盘基部部分262，该焊盘基部部分是随后将完成的第二接合焊盘的基部部分。金属部分可包括可通过电镀或化学镀沉积的至少一种金属材料。在一个实施方案中，焊盘基部部分262可包括金属材料，诸如铜、银、金、镍、黄铜、钯和/或钴-钨-磷合金。在一个实施方案中，焊盘基部部分262的厚度可小于第二钝化介电层250的厚度。例如，焊盘基部部分262的厚度可在300nm至4微米的范围内，但是也可使用更小和更大的厚度。
参见图5D，光致抗蚀剂层277可施加在第二钝化介电层250之上，并且可被光刻地图案化以在其中形成开口阵列。在一个实施方案中，图案化光致抗蚀剂层277中的每个开口可形成在焊盘基部部分262中的相应焊盘基部部分的区域之上并形成在该区域内。在一个实施方案中，图案化光致抗蚀剂层277中的每个开口的周边可从第二钝化介电层250中的下面的开口252的周边向内横向地偏移。在一个实施方案中，图案化光致抗蚀剂层277中的每个开口可具有圆形、矩形或圆角矩形的形状。图案化光致抗蚀剂层277中每个开口的最大横向尺寸可在焊盘基部部分262中的下面的焊盘基部部分的最大横向尺寸的10％到90％诸如40％到70％的范围内。在一个实施方案中，图案化光致抗蚀剂层277中的每个开口可具有圆形水平横截面形状，该圆形水平横截面形状的直径在1微米到20微米诸如2微米到8微米的范围内，但是也可采用更小和更大的尺寸。
参考图5E，可直接地在图案化光致抗蚀剂层277中的开口中在焊盘基部部分262的物理地暴露的表面上形成金属材料，诸如铜或铜基合金。在一个实施方案中，可执行电镀过程或化学镀过程以直接地将金属(例如，铜或铜基合金、镍或镍基合金、钴或钴基合金等)部分在图案化光致抗蚀剂层277中的开口内选择性地沉积在焊盘基部部分262中的相应的焊盘基部部分上。另选地，可使用非选择性金属沉积诸如金属-有机化学气相沉积或溅射来直接地将金属材料部分在图案化光致抗蚀剂层277中的开口中沉积在焊盘基部部分262的物理地暴露的表面上，并且将金属材料沉积在图案化光致抗蚀剂层277的顶部之上，接着剥离图案化光致抗蚀剂层277。开口中的金属部分构成接合柱结构268。一般来讲，可在图案化光致抗蚀剂层277中的开口中在焊盘基部部分262中的相应的焊盘基部部分上形成接合柱结构268。接合柱结构268中的每个接合柱结构可具有与第二钝化介电层250横向地间隔的侧壁。在一个实施方案中，图案化光致抗蚀剂层277中的开口可具有竖直侧壁，并且接合柱结构268中的每个接合柱结构可具有沿竖直方向不变的相应的均匀水平横截面形状。在这种情况下，接合柱结构268的侧壁可以是竖直的。
焊盘基部部分262和接合柱结构268的每个连续组合构成第二接合焊盘260。换句话说，每个第二接合焊盘260可包括焊盘基部部分262和接合柱结构268的竖直堆叠。在一个实施方案中，第二接合焊盘260中的每个第二接合焊盘包括焊盘基部部分262，该焊盘基部部分邻接接合柱结构268中的相应接合柱结构并接触第二钝化介电层250的侧壁。
接合柱结构268具有比焊盘基部部分262小的横向尺寸。接合柱结构268可包括可通过电镀或化学镀沉积的至少一种金属材料。在一个实施方案中，接合柱结构268可包括金属材料，诸如铜或含有超过50原子百分比的铜、银、金、镍、黄铜、钯和/或钴-钨-磷合金的铜基合金。在一个实施方案中，接合柱结构268的高度可选择为较小的，使得接合柱结构268的顶表面形成在包括第二钝化介电层250的第二远侧表面的水平平面上方。如果使用接合柱结构268的选择性沉积，则接合柱结构268的顶表面形成在包括图案化光致抗蚀剂层277的顶表面的水平平面下方。在一个实施方案中，接合柱结构268的顶表面可在包括第二钝化介电层250的第二远侧表面的水平平面上方突出了在0.5微米至3微米诸如1微米至2微米的范围内的竖直距离，但是也可采用更小和更大的竖直距离。
参考图5F，可例如通过灰化或通过溶解在溶剂中来去除图案化光致抗蚀剂层277。如果使用剥离过程，则沉积在图案化光致抗蚀剂层277的顶表面上的金属材料被剥离(即，去除)以留下接合柱结构268。可提供第二接合单元200。一般来讲，第二接合单元200包括：第二衬底208；第二金属互连结构240，该第二金属互连结构嵌入在第二介电材料层230中；第二钝化介电层250，该第二钝化介电层具有第二近侧表面和第二远侧表面，该第二近侧表面接触第二介电材料层230中的一个第二介电材料层，该第二远侧表面与第二近侧表面由第二钝化介电层250的厚度间隔；以及第二接合焊盘260，该第二接合焊盘包括相应的接合柱结构268，该相应的接合柱结构远离包括第二钝化介电层250的第二远侧表面的水平平面突出。
参考图6A，第一接合单元100和第二接合单元200的接合组件可通过定位第二接合单元200和第一接合单元以使得接合柱结构268面对焊料材料部分190中的相应的焊料材料部分来形成。接合柱结构268阵列与焊料材料部分190阵列对准并设置在该焊料材料部分阵列上。
可执行接合退火过程以使焊料材料部分190软化或回流。可基于焊料材料部分190的材料组成来选择退火过程的高温。引起锡焊料材料部分190熔化成液态的退火温度通常在232℃左右。如果接合柱结构268包括铜，则铜的熔点为1085℃。因此，接合退火温度可高于232℃，诸如240℃至350℃，包括250℃至300℃。铜的硬度和弹性模量在接合退火温度下不会显著地改变，而焊料材料部分190在接合退火温度下回流。因此，液体焊料材料部分190可在接合期间容易地挤压以符合第一接合焊盘160和第二接合焊盘260(即，接合柱结构)的形状。
焊料材料部分190阵列可在接合退火期间回流，使得当接合单元100被压靠在接合单元200上时，接合柱结构268将液体焊料材料部分190挤出到第一钝化介电层150中的开口152中的侧面。因此，第二接合焊盘260的接合柱结构268可接触第一接合焊盘160。在接合退火之后，焊料材料部分190被固化并通过包围在焊盘160与结构268之间的接合界面来提供在成对的第一接合焊盘160中的相应的第一接合焊盘和接合柱结构268中的相应的接合柱结构之间的增强的接合。一般来讲，第二接合单元200可通过将接合柱结构268接合到相应的第一接合焊盘160和焊料材料部分190来接合到第一接合单元100。图6A示出了在形成第一接合单元100和第二接合单元200的接合组件之后第一钝化介电层150的第一远侧表面平行于第二钝化介电层250的第二远侧表面的理想情况。
图6B是根据本公开的实施方案的接合组件的第二构型。图6B示出了在将第二接合单元200接合到第一接合单元100期间和/或之后第二接合单元200相对于第一接合单元100倾斜的构型。例如，第二接合单元200可向右倾斜，如图6B所示。在这种情况下，当接合单元100被压靠在接合单元200上时，焊料材料部分190(包括部分190A和190B)阵列可在接合退火期间回流。在第二接合单元200右侧上的第一接合柱结构268A比在第二接合单元200左侧上的第二接合柱结构268B更靠近第一接合单元100。在这种情况下，第一接合柱结构268A挤压出下面的液体第一焊料材料部分190A。因此，第一接合柱结构268A接触下面的第一接合焊盘160A。相比之下，第二接合柱结构268B不会挤出液体第二焊料材料部分190B，并且不接触下面的第一接合焊盘160B。然而，在接合退火之后，第二焊料材料部分190B固化并接触下面的第一接合焊盘160B和上覆的第二接合柱结构268B两者。因此，第二焊料材料部分190B提供了下面的第一接合焊盘160B与上覆的第二接合柱结构268B之间的电接触，并且避免了在下面的第一接合焊盘160B与上覆的第二接合柱结构268B之间的开路。
第二接合单元200与第一接合单元100之间的倾斜可小于反正切(1×10-3)。在说明性示例中，如果第二接合单元200的最大横向尺寸为约1cm，则在接合组件的一侧上的竖直分隔距离相对于相对侧的差异可小于10微米。在一个实施方案中，包括第二钝化介电层250的第二远侧表面的欧几里得二维平面可相对于包括第一钝化介电层150的第一远侧表面的欧几里得二维平面以在反正切(1×10-9)至反正切(1×10-3)的范围内的角度倾斜。
根据本公开的一个方面，在第二接合单元200与第一接合单元100之间的倾斜角因可在第一接合焊盘160A与第二接合焊盘260的接合柱结构268A之间提供的金属到金属接触而可以是自限制的。具体地，第一接合焊盘160和第二接合焊盘260包括在使焊料材料部分190回流的接合退火过程期间不回流的金属材料。
在因第一接合焊盘160和第二接合焊盘的几何形状而造成的对倾斜角的限制的说明性示例中，第一接合单元100和第二接合单元200可以是具有正方形水平横截面形状的半导体管芯，其中每一侧具有5mm的长度，并且在两个半导体管芯之间的竖直分隔距离的变化可以是每1cm约2微米。在这种情况下，竖直分隔距离的变化可以是约1微米。在该示例中，每个焊料材料部分190(诸如含锡焊料板)的厚度可具有等于或可小于1微米的厚度。如果竖直分隔距离的总变化为1微米，则接合柱结构268A可在最小竖直分隔距离的位置处接触第一接合焊盘160A的表面。
在一个实施方案中，每个接合焊盘(160,260)阵列可具有约5微米的间距，在接合焊盘中的相邻焊盘(160,260)之间的横向间隔可在1微米至2微米的范围内。每个接合焊盘的横向尺寸(160,260)可在3微米至4微米的范围内。在回流过程之后的焊料材料部分190的远侧表面与第一衬底108可比第一钝化介电层150的第一远侧表面与第一衬底108更接近。可通过采用钝化介电层(150,250)的大于焊料材料部分190的厚度的厚度来避免焊料桥接。因此，可采用具有精细间距的焊料材料部分190阵列，而同时避免焊料桥接的问题。
在第一接合单元100与第二接合单元200之间存在有限倾斜的情况下，接合柱结构268A的第一子组直接地接触第一接合焊盘160A的第一子组，并且接合柱结构268B的第二子组不直接地接触第一接合焊盘160B中的任何第一接合焊盘，而是接触焊料材料部分190B，这提供了它们之间的电接触，如图6B所示。
接合过程可以是管芯到管芯接合过程、晶片到晶片接合过程或晶片到管芯接合过程。在一个实施方案中，第一接合单元100可设置在包括第一半导体管芯阵列的第一晶片内，并且第一接合单元100可以是第一半导体管芯中的一个第一半导体管芯。第二接合单元200可设置在包括第二半导体管芯阵列的第二晶片内，并且第二接合单元200可以是第二半导体管芯中的一个第二半导体管芯。在这种情况下，每对配合的第一半导体管芯和第二半导体管芯可通过晶片到晶片接合同时地接合。
在另一个实施方案中，在将第一半导体管芯放置在包括第二半导体管芯阵列的第二晶片上之前，可切分第一晶片以切割第一半导体管芯。另选地，在将第二半导体管芯放置在包括第一半导体管芯阵列的第一晶片上之前，可切分第二晶片以切割第二半导体管芯。在这种情况下，可执行晶片到管芯接合过程。
在又另一个实施方案中，在接合一对配合的第一半导体管芯和第二半导体管芯之前，可切分第一晶片并可切分第二晶片。在这种情况下，可采用管芯到管芯接合过程。
在再另一个实施方案中，第一接合单元100和第二接合单元200中的一者包括半导体管芯，该半导体管芯在其中包括半导体器件(120或220)；并且第一接合单元100和第二接合单元200中的另一者包括中介层。在这种情况下，半导体管芯可采用本公开的方法接合到中介层。
参考所有附图并根据本公开的各种实施方案，接合组件300包括第一接合单元100，该第一接合单元包括：第一衬底108；第一金属互连结构140，该第一金属互连结构嵌入在第一介电材料层130中；第一钝化介电层250，该第一钝化介电层具有第一近侧表面和第一远侧表面，该第一近侧表面接触第一介电材料层130中的一个第一介电材料层，该第一远侧表面与第一近侧表面由第一钝化介电层150的厚度间隔；第一接合焊盘160，该第一接合焊盘位于第一钝化介电层150中的相应的开口152内并由相应的开口横向地包围，其中第一接合焊盘160的远侧表面相对于第一钝化介电层150的第一远侧表面凹陷；以及焊料材料部分190，该焊料材料部分位于第一钝化介电层150中的相应的开口152内并由相应的开口横向地包围。接合组件300还包括第二接合单元200，该第二接合单元包括：第二衬底208；第二金属互连结构240，该第二金属互连结构嵌入在第二介电材料层230中；第二钝化介电层250，该第二钝化介电层具有第二近侧表面和第二远侧表面，该第二近侧表面接触第二介电材料层230中的一个第二介电材料层，该第二远侧表面与第二近侧表面由第二钝化介电层250的厚度间隔；以及第二接合焊盘260，该第二接合焊盘位于第二钝化介电层250中的相应的开口252内并由该相应的开口横向地包围。第二接合焊盘260中的每个第二接合焊盘包括接合柱结构268，该接合柱结构突出超过包括第二远侧表面的水平平面。接合柱结构268的第一子组(例如，268A)直接地接触第一接合焊盘160的第一子组(例如，160A)。接合柱结构268的第二子组(例如，268B)不直接地接触第一接合焊盘16中的任何第一接合焊盘。焊料材料部分190的第二子组(例如，190B)中的相应的焊料材料部分位于接合柱结构268的第二子组268B中的每个接合柱结构与第一接合焊盘160的第二子组160B中的每个相应的第一接合焊盘之间。焊料材料部分190的第二子组190B中的相应的焊料材料部分在接合柱结构268的第二子组268B中的每个接合柱结构与第一接合焊盘160的第二子组160B中的每个相应的第一接合焊盘之间提供电接触。
在一个实施方案中，第一接合单元100相对于第二接合单元200倾斜。在一个实施方案中，焊料材料部分190包括锡或含有大于50原子百分比的锡的锡基合金，第一接合焊盘160包括铜或含有大于50原子百分比铜的铜基合金，并且接合柱结构268包括铜或含有大于50原子百分比铜的铜基合金。
在一个实施方案中，焊料材料部分190的第一子组190A中的相应的焊料材料部分位于接合柱结构268的第一子组268A中的相应的接合柱结构的侧壁与第一钝化介电层150中的相应的开口152的侧壁之间。焊料材料部分190的第一子组190A中的相应的焊料材料部分接触第一接合焊盘160的第一子组160A中的相应的第一接合焊盘的远侧表面，并且包围第一接合焊盘160的第一子组160A中的相应的第一接合焊盘的远侧表面与接合柱结构268的第一子组268A中的相应的接合柱结构的表面之间的接合界面。
在一个实施方案中，第一接合焊盘160中的每个第一接合焊盘具有接触第一钝化介电层150的侧壁，并且接合柱结构268中的每个接合柱结构具有与第二钝化介电层250横向地间隔的侧壁。第二接合焊盘260中的每个第二接合焊盘包括焊盘基部部分262，该焊盘基部部分邻接接合柱结构268中的相应的接合柱结构并接触第二钝化介电层250的侧壁。在一个实施方案中，第二钝化介电层250的第二远侧表面与第一钝化介电层150的第一远侧表面竖直地间隔。
在一个实施方案中，第一接合单元100包括第一半导体管芯，该第一半导体管芯包括位于第一衬底108上并嵌入在第一介电材料层130中的第一半导体器件120；并且第二接合单元200包括第二半导体管芯，该第二半导体管芯包括位于第二衬底208上并嵌入在第二介电材料层230中的第二半导体器件220。在一个实施方案中，第一半导体器件包括三维存储器器件，并且第二半导体器件包括用于三维存储器器件的外围器件。
在另一个实施方案中，第一接合单元100和第二接合单元200中的一者包括半导体管芯，该半导体管芯在其中包括半导体器件；并且第一接合单元100和第二接合单元200中的另一者包括中介层。
本公开的各种实施方案可用于提供在相应的接合单元之间倾斜的情况下具有更低的故障率并提供更高的接合可靠性的接合组件。
尽管前面提及特定实施方案，但是应该理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在不是彼此的另选方案的所有实施方案中假定相容性。除非另外明确说明，否则词语“包含”或“包括”设想其中词语“基本上由...组成”或词语“由...组成”替换词语“包含”或“包括”的所有实施方案。在本公开中示出使用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (20)

1.一种接合组件，包括：
第一接合单元，所述第一接合单元包括：第一衬底；第一金属互连结构，所述第一金属互连结构嵌入在第一介电材料层中；第一钝化介电层，所述第一钝化介电层具有第一近侧表面和第一远侧表面，所述第一近侧表面接触所述第一介电材料层中的一个第一介电材料层，所述第一远侧表面与所述第一近侧表面由所述第一钝化介电层的厚度间隔；第一接合焊盘，所述第一接合焊盘位于所述第一钝化介电层中的相应的开口内并由所述相应的开口横向地包围，其中所述第一接合焊盘的远侧表面相对于所述第一钝化介电层的所述第一远侧表面凹陷；以及焊料材料部分，所述焊料材料部分位于所述第一钝化介电层中的相应的开口内并由所述相应的开口横向地包围；和
第二接合单元，所述第二接合单元包括：第二衬底；第二金属互连结构，所述第二金属互连结构嵌入在第二介电材料层中；第二钝化介电层，所述第二钝化介电层具有第二近侧表面和第二远侧表面，所述第二近侧表面接触所述第二介电材料层中的一个第二介电材料层，所述第二远侧表面与所述第二近侧表面由所述第二钝化介电层的厚度间隔；以及第二接合焊盘，所述第二接合焊盘位于所述第二钝化介电层的相应的开口内并由所述相应的开口横向地包围，其中所述第二接合焊盘中的每个第二接合焊盘包括接合柱结构，所述接合柱结构突出超过包括所述第二远侧表面的水平平面，
其中：
所述接合柱结构的第一子组直接地接触所述第一接合焊盘的第一子组；并且
所述接合柱结构的第二子组不直接地接触所述第一接合焊盘中的任何第一接合焊盘，使得所述焊料材料部分的第二子组中的相应的焊料材料部分位于所述接合柱结构的所述第二子组中的每个接合柱结构与所述第一接合焊盘的第二子组中的每个相应的第一接合焊盘之间，并且使得所述焊料材料部分的所述第二子组中的所述相应的焊料材料部分在所述接合柱结构的所述第二子组中的每个接合柱结构与所述第一接合焊盘的所述第二子组中的每个相应的第一接合焊盘之间提供电接触。
2.根据权利要求1所述的接合组件，其中所述第一接合单元相对于所述第二接合单元倾斜。
3.根据权利要求1所述的接合组件，其中：
所述焊料材料部分包含锡或锡基合金；
所述第一接合焊盘包含铜或铜基合金；并且
所述接合柱结构包含铜或铜基合金。
4.根据权利要求1所述的接合组件，其中所述焊料材料部分的第一子组中的相应的焊料材料部分位于所述接合柱结构的所述第一子组中的相应的接合柱结构的侧壁与所述第一钝化介电层中的所述相应的开口的侧壁之间。
5.根据权利要求4所述的接合组件，其中所述焊料材料部分的所述第一子组中的所述相应的焊料材料部分接触所述第一接合焊盘的所述第一子组中的相应的第一接合焊盘的所述远侧表面，并且包围在所述第一接合焊盘的所述第一子组中的所述相应的第一接合焊盘的所述远侧表面与所述接合柱结构的所述第一子组中的所述相应的接合柱结构的表面之间的接合界面。
6.根据权利要求1所述的接合组件，其中所述第一接合焊盘中的每个第一接合焊盘具有接触所述第一钝化介电层的侧壁。
7.根据权利要求1所述的接合组件，其中所述接合柱结构中的每个接合柱结构具有与所述第二钝化介电层横向地间隔的侧壁。
8.根据权利要求7所述的接合组件，其中所述第二接合焊盘中的每个第二接合焊盘包括焊盘基部部分，所述焊盘基部部分邻接所述接合柱结构中的相应的接合柱结构并接触所述第二钝化介电层的侧壁。
9.根据权利要求1所述的接合组件，其中所述第二钝化介电层的所述第二远侧表面与所述第一钝化介电层的所述第一远侧表面竖直地间隔。
10.根据权利要求1所述的接合组件，其中：
所述第一接合单元包括第一半导体管芯，所述第一半导体管芯包括位于所述第一衬底上并嵌入在所述第一介电材料层中的第一半导体器件；并且
所述第二接合单元包括第二半导体管芯，所述第二半导体管芯包括位于所述第二衬底上并嵌入在所述第二介电材料层中的第二半导体器件。
11.根据权利要求10所述的接合组件，其中：
所述第一半导体器件包括三维存储器器件；并且
所述第二半导体器件包括用于所述三维存储器器件的外围器件。
12.根据权利要求1所述的接合组件，其中：
所述第一接合单元和所述第二接合单元中的一者包括半导体管芯，所述半导体管芯在其中包括半导体器件；并且
所述第一接合单元和所述第二接合单元中的另一者包括中介层。
13.一种形成接合组件的方法，所述方法包括：
提供第一接合单元，其中所述第一接合单元包括：第一衬底；第一金属互连结构，所述第一金属互连结构嵌入在第一介电材料层中；第一钝化介电层，所述第一钝化介电层具有第一近侧表面和第一远侧表面，所述第一近侧表面接触所述第一介电材料层中的一个第一介电材料层，所述第一远侧表面与所述第一近侧表面由所述第一钝化介电层的厚度间隔；以及第一接合焊盘，所述第一接合焊盘位于所述第一钝化介电层中的相应的开口内并由所述相应的开口横向地包围，其中所述第一接合焊盘的远侧表面相对于所述第一钝化介电层的所述第一远侧表面凹陷；
在所述第一接合焊盘的物理地暴露的表面上形成焊料材料部分；
提供第二接合单元，其中所述第二接合单元包括：第二衬底；第二金属互连结构，所述第二金属互连结构嵌入在第二介电材料层中；第二钝化介电层，所述第二钝化介电层具有第二近侧表面和第二远侧表面，所述第二近侧表面接触所述第二介电材料层中的一个第二介电材料层，所述第二远侧表面与所述第二近侧表面由所述第二钝化介电层的厚度间隔；以及第二接合焊盘，所述第二接合焊盘位于所述第二钝化介电层的相应的开口内并由所述相应的开口横向地包围，其中所述第二接合焊盘中的每个第二接合焊盘包括接合柱结构，所述接合柱结构突出超过包括所述第二远侧表面的水平平面；以及
在将所述第一接合单元和所述第二接合单元压紧到彼此时使所述焊料材料部分回流，使得所述接合柱结构的至少第一子组挤出所述焊料材料部分的第一子组并直接地接触所述第一接合焊盘的第一子组。
14.根据权利要求13所述的方法，其中：
所述第一接合单元相对于所述第二接合单元倾斜；并且
所述接合柱结构的第二子组不直接地接触所述第一接合焊盘中的任何第一接合焊盘并未完全地挤出所述焊料材料部分的第二子组，使得焊料材料部分的第二子组中的相应的焊料材料部分位于所述接合柱结构的所述第二子组中的每个接合柱结构与所述第一接合焊盘的第二子组中的每个相应的第一接合焊盘之间，并且使得焊料材料部分的所述第二子组中的所述相应的焊料材料部分在所述接合柱结构的所述第二子组中的每个接合柱结构与所述第一接合焊盘的所述第二子组中的每个相应的第一接合焊盘之间提供电接触。
15.根据权利要求13所述的方法，其中：
所述焊料材料部分的第一子组中的相应的焊料材料部分位于所述接合柱结构的所述第一子组中的相应的接合柱结构的侧壁与所述第一钝化介电层中的所述相应的开口的侧壁之间；并且
所述焊料材料部分的所述第一子组中的所述相应的焊料材料部分接触所述第一接合焊盘的所述第一子组中的相应的第一接合焊盘的所述远侧表面，并且包围在所述第一接合焊盘的所述第一子组中的所述相应的第一接合焊盘的所述远侧表面与所述接合柱结构的所述第一子组中的所述相应的接合柱结构的表面之间的接合界面。
16.根据权利要求13所述的方法，其中：
所述焊料材料部分包含锡或锡基合金；
所述第一接合焊盘包含铜或铜基合金；
所述接合柱结构包含铜或铜基合金；并且
使所述焊料材料部分回流在高于所述焊料材料部分的熔化温度且低于所述第一接合焊盘和所述接合柱结构的熔化温度的温度下发生。
17.根据权利要求16所述的方法，其中提供所述第一接合单元包括：
在所述第一介电材料层的顶表面之上形成毯式覆盖钝化介电层；
穿过所述毯式覆盖钝化介电层形成开口，其中所述毯式覆盖钝化介电层变为所述第一钝化介电层；以及
通过在所述第一钝化介电层中的所述开口内选择性地沉积铜或铜基合金部分来形成所述第一接合焊盘。
18.根据权利要求17所述的方法，其中形成所述焊料材料部分包括采用浸镀浴将焊料材料直接地浸入沉积在所述第一接合焊盘的表面上。
19.根据权利要求17所述的方法，其中形成所述焊料材料部分包括：
在所述第一接合焊盘上镀覆焊料材料部分；
通过从包括所述第一远侧表面的水平平面上方去除所述焊料材料的部分来平面化所述焊料材料；以及
使所述焊料材料的剩余部分竖直地凹陷在所述第一钝化介电层中的所述开口内。
20.根据权利要求17所述的方法，其中通过在所述第一钝化介电层中的所述开口内选择性地沉积铜或铜基合金部分来形成所述第一接合焊盘的所述步骤包括：
将所述铜或所述铜基合金在所述第一钝化介电层中的所述开口内直接地电镀在所述第一金属互连结构的子组的表面上；
从包括所述第一远侧表面的水平平面上方去除所述铜或所述铜基合金的部分；以及
使所述铜或所述铜基合金的剩余部分竖直地凹陷在所述第一钝化介电层中的所述开口内。
CN202180006653.9A 2020-11-30 2021-06-04 防界面倾斜接合组件及其形成方法 Pending CN114930522A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/106,884 US11348901B1 (en) 2020-11-30 2020-11-30 Interfacial tilt-resistant bonded assembly and methods for forming the same
US17/106,884 2020-11-30
PCT/US2021/035845 WO2022115128A1 (en) 2020-11-30 2021-06-04 Interfacial tilt-resistant bonded assembly and methods for forming the same

Publications (1)

Publication Number Publication Date
CN114930522A true CN114930522A (zh) 2022-08-19

Family

ID=81752883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006653.9A Pending CN114930522A (zh) 2020-11-30 2021-06-04 防界面倾斜接合组件及其形成方法

Country Status (3)

Country Link
US (1) US11348901B1 (zh)
CN (1) CN114930522A (zh)
WO (1) WO2022115128A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404095B1 (en) * 2021-01-21 2022-08-02 Micron Technology, Inc. Reduced pin status register
KR20230030344A (ko) * 2021-08-25 2023-03-06 삼성전자주식회사 웨이퍼-투-웨이퍼 본딩을 이용하는 3차원 스토리지 장치
US11911839B2 (en) * 2021-12-28 2024-02-27 Advanced Micro Devices, Inc. Low temperature hybrid bonding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074862B2 (ja) 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US7427289B2 (en) 2005-01-14 2008-09-23 Cynosure, Inc. Multiple wavelength laser workstation
KR20080044518A (ko) * 2006-11-16 2008-05-21 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5150578B2 (ja) 2008-08-08 2013-02-20 株式会社東芝 半導体装置及びその製造方法
KR101716882B1 (ko) 2015-09-08 2017-03-15 (주)플렉스컴 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
JP6534948B2 (ja) 2016-02-26 2019-06-26 信越化学工業株式会社 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
KR20190117039A (ko) * 2018-04-05 2019-10-16 삼성디스플레이 주식회사 표시 장치, 광학 부재 및 광학 부재 제조 방법
US10707228B2 (en) 2018-08-21 2020-07-07 Sandisk Technologies Llc Three-dimensional memory device having bonding structures connected to bit lines and methods of making the same
CN113169125B (zh) 2019-01-31 2024-05-28 桑迪士克科技有限责任公司 包括支撑芯片和三维存储器芯片的经翘曲补偿的键合结构
US11094653B2 (en) * 2019-11-13 2021-08-17 Sandisk Technologies Llc Bonded assembly containing a dielectric bonding pattern definition layer and methods of forming the same
US11211319B2 (en) * 2019-11-21 2021-12-28 Advanced Semiconductor Engineering, Inc. Device structure

Also Published As

Publication number Publication date
US11348901B1 (en) 2022-05-31
WO2022115128A1 (en) 2022-06-02
US20220173071A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11348901B1 (en) Interfacial tilt-resistant bonded assembly and methods for forming the same
US8026592B2 (en) Through-silicon via structures including conductive protective layers
US7091616B2 (en) Semiconductor device having a leading wiring layer
US8569181B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US11469202B2 (en) Semiconductor device
US20170084558A1 (en) Semiconductor package
US20100096753A1 (en) Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
US9312213B2 (en) Bump structures having an extension
KR102124136B1 (ko) 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법
CN102386147B (zh) 半导体装置及半导体装置的制造方法
US20230238316A1 (en) Interconnection structure and semiconductor package including the same
US20130075905A1 (en) Semiconductor Chips and Semiconductor Packages and Methods of Fabricating the Same
US11482483B2 (en) Interposer, semiconductor package including the same, and method of fabricating the interposer
TWI699861B (zh) 用於預防焊錫橋接之互連結構及相關系統及方法
US10861825B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
JP3685722B2 (ja) 半導体装置及びその製造方法
CN110943067A (zh) 半导体装置及其制造方法
US7514340B2 (en) Composite integrated device and methods for forming thereof
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
US11152334B2 (en) Semiconductor device and method of manufacturing the same
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
CN113471090A (zh) 一种金属凸点的键合方法及键合机构
TW201721780A (zh) 重新分配層擴散阻障

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination