CN100429726C - 采样保持电路 - Google Patents

Abstract

提供一种采样保持电路，能够不降低采样到的电压而进行保持。包括：比较电路，比较一个电压和另一个电压之间的大小；变换电路，在预定的期间内，按照上述比较电路的比较输出，将与该比较输出对应的数字值变换为模拟值，保持上述预定的期间经过时的上述模拟值，将该模拟值作为与上述一个电压对应的上述另一个电压来输出；以及控制电路，使得在上述预定的期间内，上述变换电路能够进行将数字值变换为模拟值的工作。

Description

采样保持电路

技术领域

本发明涉及采样保持电路。

背景技术

采样保持电路进行下述两个动作：对被采样电压进行采样，保持采样到的电压。该采样及保持例如使用电容器(例如参照专利文献1)。其中，在对该采样保持电路进行集成化的情况下，存在将电容器内置在集成电路内的内置型、和设在集成电路的外部的外置型的采样保持电路。

图5是使用电容器的现有的一例采样保持电路的电路图。图中的点划线左侧表示集成电路的内部，点划线右侧表示集成电路的外部。

现有的采样保持电路500具有PNP型双极型晶体管(以下称为PNP晶体管)Q1～Q4、NPN型双极型晶体管(以下称为NPN晶体管)Q5～Q10、电流源I7、I8、以及电阻R20～R27。

PNP晶体管Q4、Q3都被连接成二极管，并且与PNP晶体管Q1、Q2分别连接成电流镜，PNP晶体管Q1、Q2、Q3、Q4的发射极分别经电阻R20、R21、R22、R23连接在电源电压(VCC)上。

PNP晶体管Q1的集电极与NPN晶体管Q5的集电极相连，PNP晶体管Q2的集电极与NPN晶体管Q6的集电极相连。此外，NPN晶体管Q6被连接成二极管，并且与NPN晶体管Q5连接成电流镜。NPN晶体管Q5、Q6的发射极分别经电阻R26、R27接地(VSS)。

在PNP晶体管Q1和NPN晶体管Q5间，经电阻R24连接着外置的电容器C的一个电极。电容器C的另一个电极接地(VSS)。

此外，在与电容器C相连的电阻R24的一端，经电阻R25连接着NPN晶体管Q7的基极。NPN晶体管Q7和NPN晶体管Q8被达林顿连接，各个集电极与电源电压(VCC)相连。NPN晶体管Q8的发射极与电流源I8的非接地端相连，并且与NPN晶体管Q9的基极相连，从电流源I8的非接地端输出输出电压VOUT。

NPN晶体管Q9、Q10成为差动电路，集电极分别与PNP晶体管Q3、Q4的集电极相连，发射极经开关SW8与电流源I7的非接地端相连。其中，向NPN晶体管10的基极施加输入电压VIN。

通过以上结构，在执行采样的后述采样期间A内，开关SW8接通。由此，进行电容器CN的充电或放电，使得PN晶体管Q9、Q10的基极电压、即输入电压VIN和输出电压VOUT相等。

例如在输入电压VIV＞输出电压VOUT的情况下，PNP晶体管Q1的集电极电流＞NPN晶体管Q5的集电极电流，对电容器C进行充电(图5实线箭头)。而在输入电压VIN＜输出电压VOUT的情况下，PNP晶体管Q1的集电极电流＜NPN晶体管Q5的集电极电流，进行电容器C的放电(图5虚线箭头)。通过电容器C的充放电，能够输出与输入电压VIN相等的VOUT。

另一方面，在执行保持的保持期间内，开关SW8切断。由此，PNP晶体管Q1、Q2、Q3、Q4、NPN晶体管Q5、Q6、Q9、Q10截止。保持通过采样而充入到电容器C中的保持之前的电压。在保持期间内，电容器C、电阻R25、MPN晶体管Q7、Q8、电流源I8这一路径的电流流动，采样到的电压被作为输出电压VOUT来输出。

其中，图5示出了将电容器C外置在集成电路的外部的情况，但是如果是能够集成化的电容，则也可以如前所述在集成电路内内置电容器C。

[专利文献1](日本)特开2000-293997号公报。

在以上说明的现有的采样保持电路中，充入到电容器中的电压由于长时间的保持而放电。例如，在采样保持电路500中，从电流源I8来看，电容器C的端子电压根据NPN晶体管Q7、Q8的电流放大倍数之积(1/hFE×1/hFE)来减少。这样，有下述问题：采样到的电压随着时间的经过而降低，不能用作用于输出电压VOUT的保持电压。

此外，保持所采样到的电压要使用电容器，所以为了长时间保持，需要大电容的电容器。由此，在将电容器内置在集成电路内的情况下，有芯片面积增大的问题；而在外置电容器的情况下，有端子数增加的问题。

发明内容

本发明的目的在于提供一种采样保持电路，能够不降低采样到的电压而进行保持。

本发明的主要发明的特征在于，包括：比较电路，比较一个电压和另一个电压之间的大小；变换电路，在预定的期间内，按照上述比较电路的比较输出，将与该比较输出对应的数字值变换为模拟值，保持上述预定的期间经过时的上述模拟值，将该模拟值作为与上述一个电压对应的上述另一个电压来输出；控制电路，使得在上述预定的期间内，上述变换电路能够进行将数字值变换为模拟值的工作；保持电路，在上述预定的期间之前的规定期间内，对上述一个电压进行采样保持；以及选择电路，按照上述控制电路的控制输出，在上述预定的期间内，输出上述保持电路的采样保持电压来取代上述变换电路的输出，其中上述变换电路具有：设定电路，将上述比较电路的比较输出设定为对应的上述数字值；和D/A变换器，将上述数字值变换为上述模拟值。。

通过附图及本说明书的记载，本发明的其他特征将会更加明显。

根据本发明，能够不降低采样到的电压来进行保持。

附图说明

图1是用于说明本发明的采样保持电路的电路方框图。

图2是本发明的采样保持电路使用的D/A变换器的结构图。

图3是用于说明本发明的采样保持电路的工作的时序图。

图4是将本发明的采样保持电路应用于SECAM制信号的解码的情况下的方框图。

图5是用于说明现有的采样保持电路的电路图。

具体实施方式

===采样保持电路的应用＝＝＝

以下说明将本发明的采样保持电路应用于电视接收机的情况。

图4是用于说明进行SECAM制信号的解码的情况的方框图。所谓SECAM制，是法国等的彩色电视接收机的标准规格，是对2个色差信号逐行扫描地进行调频而复用的制式。

该SECAM制的频率调整电路包括采样保持电路100、钟形滤波器200、SECAM彩色解调电路300、检波电路400、切换钟形滤波器200的输入的开关SW7。

在电视接收机的垂直期间内进行SECAM制的彩色信号处理。此时开关SW7被切换到SECAM VIDEO(SECAM视频)一侧，SECAM VIDEO信号(“电视信号”)被输入到钟形滤波器(“滤波器”)200。所谓钟形滤波器200，是中心为4.286MHz的带通滤波器。用钟形滤波器200从SECAM VIDEO信号中抽取的SECAM彩色信号被输入到SECAM彩色解调电路300。

但是，在SECAM制电视接收机中，由于制造的原因，该钟形滤波器200的中心频率有偏差。但是，该钟形滤波器200的中心频率可以利用具有与SECAM制相同的扫描线数、场数的PAL制所用的fsc时钟(副载频)(“规定的信号”)的4.43MHz的正弦波来调整。

该调整如下进行：在没有视频信号的垂直回扫期间内，对fsc时钟的信号进行检波，根据其检波结果的电压来调准中心频率。在图4中，垂直回扫期间开始后，开关SW7被切换到fsc时钟一侧。然后，通过了钟形滤波器200的fsc时钟的正弦波、和未通过钟形滤波器200的fsc时钟的正弦波由检波电路400进行检波。检波电路400的检波结果的电压被作为采样保持电路100的输入电压VIN(“一个电压”)来供给，将采样保持电路100的输出电压VOUT(“另一个电压”)作为中心频率调整信号反馈到钟形滤波器200。通过以上结构，能够进行钟形滤波器200的中心频率的自动调整。

在该频率调整中，进行保持的保持期间为1个垂直期间(约16msec)，比进行采样的采样期间——垂直扫描期间长，所以为了保持到下一垂直扫描期间，需要不降低保持电压的采样保持电路100。因此，如果将本发明的采样保持电路100应用于该SECAM制信号的解码处理，则能够进行不降低电压的保持。

＝＝＝采样保持电路100的结构＝＝＝

图1是本发明的采样保持电路100的电路方框图的一例。

本发明的采样保持电路100包括比较电路20、定时脉冲产生电路10、D/a变换电路30、选择电路40、控制电路70。

向定时脉冲产生电路10输入基准时钟——CLK1、和用于开始采样的信号——START信号。然后，定时脉冲产生电路10输出切换采样期间和保持期间的信号——S/H信号、和表示D/A变换开始的信号——H_START信号。S/H信号是用“低(LOW)”来表示采样期间、用“高(HIGH)”来表示保持期间的信号。

比较电路20例如包括具有电容器的采样保持电路(“保持电路”)。作为该采样保持电路，例如可以采用使用电容器C的现有的采样保持电路500。在此情况下，只要能够在后述D/A变换期间B的短时间内进行保持即可，所以电容器C例如可以是50pF左右的小电容。由此，能够对图1的整个采样保持电路100进行集成化。

在比较电路20内，在从定时脉冲产生电路10输入的S/H信号在图3中的采样期间A(“规定期间”)内为“低”的期间内，对电容器C进行充电或放电，使得输入电压VIN和电容器C的电压相等。

此外，比较电路20在S/H信号为“高”的保持期间内，在电容器C中保持所采样到的值，并且比较从D/A变换电路30输出的DA_OUT(“另一个电压”)和输入电压VIN之间的大小，将“高”或“低”的比较结果作为COMP信号来输出。其中，电容器C的采样保持电压被作为S_OUT来输出。

控制电路70按照输入的CLK2和H_START信号，来控制D/A变换电路30的工作。CLK2是D/A变换电路30的工作时钟，是与CLK1同步的高频、例如CLK1的8倍频率的时钟。

此外，控制电路70包括DH产生部80。DH产生部80根据H_START信号来输出表示进行D/A变换的期间(“预定的期间”)的DH信号(“控制输出”)。DH信号是在为“低”时使D/A变换电路30能够进行D/A变换工作的信号。

D/A变换电路(“变换电路”)30包括D/A变换器(方案10的“模拟变换电路”及“模拟保持电路”)50、和变换器控制器(“设定电路”)60。

在DH信号是“低”的期间内，变换器控制器60将比较电路20的输出COMP信号设定为与D/A变换器50的位数相应的数字值，例如在6位的情况下设定为数字值D1～D6，输出到D/A变换器50。通过由该比较电路20和变换器控制器60组成的结构(“检测电路”)，能够检测与输入电压VIN相等的模拟值所对应的数字值。

D/A变换器50将变换器控制器60输出的数字值D1～D6变换为模拟值，作为DA_OUT来输出。其中，在比较电路20中所有位的比较结束、数字值D1～D6确定后，通过用寄存器等来保持该值，能够用D/A变换器50来保持模拟值DA_OUT的输出。

选择电路40在DH信号为“高”的期间内选择S_OUT，在DH信号为“低”的期间内选择DA_OUT，作为输出电压VOUT来输出。

＝＝＝D/A变换器50的结构例＝＝＝

图2是本发明的采样保持电路100使用的D/A变换器50的结构图。其中，在本实施方式中，说明数字值是6位的情况。D/A变换器50由电阻R1～R11、开关SW1～SW6、电流源I1～I6构成。

如图2所示，在电源电压(VCC)和DA_OUT间，梯形连接着电阻R1、R3、R5、R7、R9、R11和电阻R2、R4、R6、R8、R10。在电阻R2、R4、R6、R8、R10的两端分别经开关SW1～SW6连接着电流源I1～I6的非接地端。该开关SW1～SW6的开、关按照从变换器控制器60输入的数字值D1～D6的“高”、“低”来切换。例如，在数字值(D1、D2、D3、D4、D5、D6)为(1、0、0、0、0、0)的情况下，SW1接通，SW2～6切断。该数字值D1～D6从变换器控制器60例如从高位一侧依次逐位变更来输入。

DA_OUT是按照开关SW1～6的开、关而输出的模拟值的电压。该模拟值是从电源电压(VCC)降低了与规定的电阻R1～R11相应的电压后的值，根据开关SW1～6的开、关，有2的6次方种(64种)组合。

输出的DA_OUT由比较电路20与输入电压VIN进行比较。根据其大小比较结果来变更数字值D1～D6，再次输入到D/A变换器50。这样，将根据开关SW1～SW6的开、关而输出的DA_OUT与输入电压VIN进行比较，将其大小的结果反映到输入的数字信号D1～D6的值上。

比较电路20中的大小的比较进行与数字值D1～D6相当的位数、即6次，所有位数的比较结束后，得到DA_OUT与输入电压VIN相等的数字值D1～D6。通过保持该所有位的比较结束的结果的数字值D1～D6，能够将采样到的模拟值从D/A变换器50不降低地输出。即D/A变换器50能够将不定的数字值D1～D6变换为对应的模拟值，并且在决定了数字值D1～D6后，能够保持模拟值DA_OUT的输出。

通过以上结构，能够在D/A变换中，进行使DA_OUT和输入电压VIN接近同一值的采样；在D/A变换后，通过保持采样结果的数字值D1～D6，来保持DA_OUT。在数字值为6位以外、例如8位的情况下，通过将数字值设为D1～D8，设置与它们分别对应的开关和电阻，能够同样进行D/A变换。

＝＝＝采样保持电路100的工作＝＝＝

图3是用于说明采样保持电路100的工作的时序图。首先，向定时脉冲产生电路10输入基准时钟CLK1和用于开始采样的信号——START信号。在图4所示的采样保持电路100的使用例的情况下，时钟CLK1例如是频率为fH的水平同步信号Hsync，START信号为垂直同步信号Vsync。

根据该CLK1的上升和START信号的“低”，S/H信号变为“低”，成为采样期间。例如在图3中，采样期间A是采样开始后的3fH，其他是保持期间。

在采样期间A的期间内，用比较电路20内的电容器C进行采样。S_OUT是从比较电路20输出的电容器C的采样保持电压。在采样期间A内电容器C的电压低于输入电压的情况下，对电容器C进行充电，使其与输入电压VIN相等(图上的实线部分)。而在电容器C的电压高于输入电压的情况下，进行放电，使其与输入电压VIN相等(图上的虚线部分)。

3fH的采样期间A结束后，S/H信号变为“高”，成为保持期间。比较电路20内的采样保持电路500进行保持。其中，在此情况下，使用电容器C来进行采样保持，所以表示采样保持电压的S_OUT随着时间而降低。

此外，与采样期间A的结束即S/H信号的上升同时，从定时脉冲产生电路10将表示D/A变换开始的H_START的脉冲输出到控制电路70。

控制电路70通过输入H_START的脉冲，将从DH产生部80输出的DH信号变为“低”。该DH信号为“低”的期间、即图3中的D/A变换期间B的期间内，D/A变换电路30进行使用D/A变换的采样。该D/A变换按照CLK2的时钟逐位变更数字信号D1～D6来进行。即，在数字信号D1～D6为6位的情况下，D/A变换期间B为CLK2的6个时钟那样长。

DA_OUT是从D/A变换器50输出的模拟值。在D/A变换期间B内，通过逐位对6位重复进行DA_OUT和输入电压VIN之间的大小比较，DA_OUT呈阶梯状增减，直至与输入电压VIN相等。在图3中，在D/A变换期间B开始时DA_OUT低于输入电压VIN，所以DA_OUT呈阶梯状增加。相反，在D/A变换期间B开始时DA_OUT高于输入电压VIN的情况下，DA_OUT呈阶梯状减少。

D/A变换期间B结束、即DH信号变为“高”后，DA_OUT被保持在D/A变换期间B结束前的值。

VOUT是从选择电路40输出的输出电压。该VOUT根据DH信号来切换。在DH信号为“低”即D/A变换期间B内DA_OUT未确定，所以选择电路40输出S_OUT，在DH信号变为“高”时输出DA_OUT。

这样，本发明的采样保持电路100在采样期间A内用比较电路20内的使用电容器C的采样保持电路来进行采样。然后在采样期间A结束后，在电容器C中进行保持，并且用与输入电压VIN和规定的模拟值的大小对应的数字值的D/A变换来进行采样。然后在D/A变换后，和电容器C采样保持的S_OUT切换而输出与确定的数字值对应的模拟值DA_OUT。

如上所述，本发明的采样保持电路100利用D/A变换来进行采样保持工作，所以能够得到不会降低的保持电压。由此，使用保持电压的电路能够得到没有偏差的信号输出。该基于D/A变换的采样可以通过从高位一侧起依次变更数字值来有效地进行。

此外，作为D/A变换电路30，采用将“高”或“低”信号变换为对应的数字值的变换器控制器60、和将该数字值变换为模拟值的D/A变换器50，所以能够用简单的结构来有效地消除保持电压的降低。

再者，通过用模拟值和输入电压VIN之间的大小比较结果来设定数字值，能够检测和与输入电压VIN相等的模拟值对应的数字值。

此外，通过对D/A变换中的输出VOUT进行补充的保持电路，能够防止D/A变换电路30输出不定值。

其中，进行补充的保持电路可采用使用电容器C的现有的采样保持电路500，所以能够简单地实现本发明的采样保持电路100。在此情况下，只要能够在D/A变换中进行保持即可，所以能够使用小电容的电容器C，不增大芯片面积，就能够对整个采样保持电路100进行集成化。

此外，通过使用本发明的采样保持电路100来调整钟形滤波器200的频率，能够在垂直回扫期间内不降低采样到的电压而保持到下一垂直回扫期间，所以能够有效地自动调整钟形滤波器的中心频率。

以上根据该实施方式具体说明了本发明的实施方式，但是并不限于此，在不脱离其主旨的范围内可以进行各种变更。例如，比较电路20包括的采样保持电路也可以采用不使用电容器C就能够进行采样保持工作的结构，或者即使使用了电容器C也可以采用现有的采样保持电路500以外的结构。

Claims (3)

1、一种采样保持电路，其特征在于，包括：

比较电路，比较一个电压和另一个电压之间的大小；

变换电路，在预定的期间内，按照上述比较电路的比较输出，将与该比较输出对应的数字值变换为模拟值，保持上述预定的期间经过时的上述模拟值，将该模拟值作为与上述一个电压对应的上述另一个电压来输出；

控制电路，使得在上述预定的期间内，上述变换电路能够进行将数字值变换为模拟值的工作；

保持电路，在上述预定的期间之前的规定期间内，对上述一个电压进行采样保持；以及

选择电路，按照上述控制电路的控制输出，在上述预定的期间内，输出上述保持电路的采样保持电压来取代上述变换电路的输出，

其中上述变换电路具有：

设定电路，将上述比较电路的比较输出设定为对应的上述数字值；和

D/A变换器，将上述数字值变换为上述模拟值。

2、如权利要求1所述的采样保持电路，其特征在于，上述保持电路具有用于对上述一个电压进行采样保持的电容器。

3、如权利要求1至2中任一项所述的采样保持电路，其特征在于，滤波器在垂直回扫期间内切换并输入电视信号和规定的信号，检波电路对通过了上述滤波器的上述规定的信号、和未通过上述滤波器的上述规定的信号进行检波，将检波电路的输出结果作为上述一个电压，将上述另一个电压作为上述滤波器的频率调整信号供给到上述滤波器。

Images