CN100419820C

CN100419820C - 显示驱动器、电光学装置及显示驱动器的控制方法

Info

Publication number: CN100419820C
Application number: CNB2004100737758A
Authority: CN
Inventors: 森田晶
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-10
Filing date: 2004-09-09
Publication date: 2008-09-17
Anticipated expiration: 2024-09-09
Also published as: US20050062734A1; US7450103B2; JP2005084483A; JP4069838B2; CN1595478A; US20090046050A1

Abstract

本发明披露了一种显示驱动器、电光学装置及显示驱动器的控制方法。显示驱动器(10)包括：输入显示数据或指令数据的数据输入部(20)、具有基于数据输入部(20)输入的显示数据驱动数据线的数据线驱动部(32)的显示处理部(30)、用于控制显示处理部(30)的控制寄存器(42)、生成按照预先确定的时间进行变化的识别指令数据的指令信号的指令信号生成部(50)、基于指令信号，提取从数据输入部(20)输入的显示数据等的数据的指令数据的指令提取部(60)、对被指令提取部(60)提取的指令数据进行解码的解码器(70)。在控制寄存器(42)中设定指令数据的解码结果对应值。根据控制寄存器(42)的设定值来控制显示处理部(30)。

Description

显示驱动器、电光学装置及显示驱动器的控制方法

技术领域

本发明涉及显示驱动器、电光学装置及显示驱动器的控制方法。

背景技术

以电光学面板为代表的显示面板包括多条扫描线及多条数据线，根据扫描线及数据线规定像素。扫描驱动器按顺序选择多条扫描线。根据显示数据由数据驱动器(显示驱动器)驱动多条数据线。扫描驱动器及数据驱动器由显示控制器进行控制。

一般来说，数据驱动器对应由显示控制器设定的指令进行驱动控制。公知的有很多关于这样的指令设定驱动控制的数据驱动器的技术。

例如，在某个数据驱动器中，采用将指令地址数据作为一方面的数据，将指令数据及显示数据作为其他方面的数据进行输入的构成。并且，将被指令地址数据指示的地址当中的一部分地址分配给显示数据，其他的地址分配给指令数据。这样，与例如将高位和低位分别分给指令地址数据和指令数据的情况相比，可以增多指令数据的数据量。并且在这种情况下，可以只识别指令数据及显示数据，而不用输入端个数变更等硬件的变更信息。

可是，随着显示驱动器的多功能化的不断进步，则由于显示面板的显示尺寸的扩大而产生的电光学装置的数据线的根数增加显著。因此，在显示驱动器中，用于驱动数据线的端子数目飞速增加，再增加其他端子变得很困难。端子数的增加使芯片的尺寸扩大，导致成本提高。另外，端子上连接的输入缓冲器或输入输出缓冲器的消耗功率变大，端子数的增加也导致消费功率的增大。因此，即使在显示驱动器中，也希望尽可能减少端子数。

但是，在上述的数据驱动器中存在的问题是需要用于识别指令数据及显示数据的一方的信号输入端。因此，无法寻求更进一步的芯片尺寸的缩小及降低消耗功率。

发明内容

鉴于以上的技术缺陷，本发明的目的在于：在削减输入端个数的基础上，提供由指令数据控制的显示驱动器、电光学装置及显示驱动器的控制方法。

为了解决以上课题，本发明涉及一种显示驱动器，是驱动包含多条扫描线、多条数据线、多像素的电光学面板的所述多条数据线的显示驱动器，包括：被输入显示数据或指令数据的数据输入部、具有根据通过所述数据输入部输入的所述表示数据驱动所述多条数据线的数据线驱动部的表示处理部、用于控制所述显示处理部的控制寄存器、生成按预定的时序变化，识别所述指令数据的指令信号的指令信号生成部、根据所述指令信号，从包含通过所述数据输入部被输入的所述显示数据或所述指令数据的数据中提取所述指令数据的指令提取部、以及对被所述指令提取部提取的所述指令数据进行解码的解码器；其中，在所述控制寄存器中，设定对应所述指令数据的解码结果的值，根据所述控制寄存器的设定值控制所述显示处理部。

根据本发明，数据输入部中输入了显示数据或指令数据。并且，指令信号生成部生成根据预先决定的时序变化的指令信号，根据该指令信号从通过数据输入部输入的数据中抽取指令数据。提取的指令数据，由解码器进行解码，其结果在控制寄存器中设定。由此，指令信号从外部输入的输入端可以不要。并且，根据通过数据输入部的指令数据输入，可以控制显示处理部。其结果，除了实现显示处理部的控制，还可以通过端的削减进一步缩小芯片的大小，及寻求低功耗化。

另外在本发明涉及的显示驱动器中，所述指令信号生成部包括：生成按预先决定的时间变化的第一指令信号的第一指令信号生成部、生成根据与第一指令数据的解码结果对应设定的所述控制寄存器的设定值而变化的第二指令信号的第二指令信号生成部；所述指令信号生成部将所述第一或第二指令信号作为所述指令信号输出，所述第一指令数据是根据以所述指令信号输出的所述第一指令信号提取的指令数据；所述显示处理部，也可以与根据指令数据的解码结果对应的所述控制寄存器的设定值控制，所述指令数据是基于以所述指令信号输出的所述第二指令信号提取的。

根据本发明，因为可以从通过数据输入部被输入的数据提取基于第二指令信号的指令数据，所以即使没有用于输入指令信号用的输入端，也可以在显示动作中进行显示处理部的控制。

另外在本发明涉及的显示驱动器中，所述第一指令数据包含用于选择所述第一及第二指令信号的一方的选择标记的所述控制寄存器中设定的指令数据，所述指令信号生成部根据所述选择标记，可以将所述第一及第二指令信号的一方作为所述指令信号输出。

根据本发明，可以简化指令信号生成部的构成，因为可以是在指令信号生成部中只生成第一及第二指令信号，可以通过指令数据只选择任意一方输出的构成即可。

另外在本发明涉及的显示驱动器中，所述第一指令数据，包含用于指定下一个指令数据的开始位置及结束位置的指令数据，所述第二指令信号生成部可以生成所述第二指令信号，该指令信号以所给定的时间为基准，在经过与所述下一个指令数据的开始位置对应的期间时，以及经过与所述下一个指令数据的结束位置对应的期间时，其逻辑电平发生变化。

另外本发明涉及的显示驱动器中，所述第一指令数据包含指定所述显示数据的长度的指令数据，所述第二指令信号生成部可以生成所述第二指令信号，该第二指令信号在经过以所给定的时间为基准，对应于所述显示数据的长度的期间时，其逻辑电平发生变化。

根据本发明，在经由数据输入部时分输入显示数据及指令数据时，可以基于第二指令信号，在显示动作中正确地提取指令数据。

另外本发明涉及电光学装置，所述电光学装置包括驱动多条扫描线、多条数据线、多个像素、及所述多个数据线的以上任一项所述的显示驱动器。

根据本发明可以寻求电光学装置的小型化及低消耗功率化。

另外本发明涉及显示驱动器的控制方法，是驱动包含多条扫描线、多条数据线、多个像素的电光学面板的所述多条数据线的显示驱动器的控制方法，该方法包括：生成按预先决定的时序变化，用于识别指令数据的指令信号；根据所述指令信号，从通过数据输入部输入的显示数据或指令数据中提取所述指令数据；在控制寄存器中设定与被提取的所述指令数据的解码结果对应的值，根据所述控制寄存器的设定值，控制具有数据线驱动部的显示处理部，所述数据线驱动部基于经由所述数据输入部输入的所述显示数据驱动所述多条数据线。

另外，在本发明涉及的显示驱动器的控制方法中，可以进行如下控制：生成按预先决定的时序变化的第一指令信号，根据所述第一指令信号，从通过所述数据输入部输入的所述显示数据或所述指令数据中提取第一指令数据，在所述控制寄存器中设定与该第一指令数据的解码结果对应的值，生成根据设定所述第一指令数据的解码结果的对应值的所述控制寄存器的设定值变化的第二指令信号，根据所述第一指令信号，从借助所述数据输入部输入的所述显示数据或所述指令数据中提取第二指令数据，在所述控制寄存器中设定对应于所述第二指令数据的解码结果的值，根据设定了对应于所述第二指令数据的解码结果的值的所述控制寄存器的设定值控制所述显示处理部。

附图说明

图1是本实施形态中的显示驱动器的构成的概要框图。

图2是显示控制寄存器的设定时序例的示意图。

图3是本实施形态中数据驱动器的构成例框图。

图4是显示本实施形态中指令数据的构成图。

图5A、图5B是根据第一指令数据的接下来指令数据的识别时序指定方法的示意图。

图6是显示控制寄存器构成例的示意图。

图7是图3的指令信号生成部、指令提取部、解码器及控制寄存器的电路构成例图。

图8是指令信号生成部的电路构成例图。

图9是开始位置设定寄存器的电路构成例的示意图。

图10是计数器的电路构成例的示意图。

图11是比较仪的电路构成例示意图。

图12是指令提取部的电路构成例的示意图。

图13为解码器的电路构成例的示意图。

图14为解码电路动作例的真值表的示意图。

图15是指令数据开始位置设定寄存器的高位4位电路构成例图。

图16是图7的电路动作例的时序图。

图17是图8的指令信号生成部的动作例的时序图。

图18是图12的指令提取部的动作例的时序图。

图19是转换寄存器、数据锁存器、及线锁存器的电路构成例图。

图20是转换寄存器及数据锁存器的的动作例时序图。

图21是DAC、基准电压发生电路、及数据线驱动部的第一个数据输出部的电路构成例图。

图22是数据输出部的动作时序一例的示意图。

图23是表示本实施形态中电光学装置的构成例图。

具体实施方式

以下，对照附图，对本发明的优选实施例进行详细说明。以下描述的实施例并非限定本发明的保护范围，而且，以下所描述的构成也不都是本发明所必需的构成要件。

1、本实施方式中的显示驱动器概要

图1中表示本实施方式中的显示驱动器构成的概要框图。

本实施方式中的显示驱动器10包含数据输入部20、显示处理部30、控制部40、指令信号生成部50、指令提取部60、以及解码器70。

在数据输入部20输入显示数据或指令数据。向数据输入部20输入的输入数据，被时分成显示数据及指令数据。数据输入部20的功能通过数据输入端、或数据输入端与由该数据输入端连接的输入缓冲器(输入输出缓冲器)来实现。

显示处理部30进行驱动电光学面板的多条数据线的显示处理。此显示处理部30具有数据线驱动部32，根据通过数据输入部20输入的显示数据驱动多条数据线。

控制部40用于控制包含数据线驱动部32的显示处理部30。控制部40包含控制寄存器42。并且，控制部40根据对应控制寄存器42的设定值的控制信号控制显示处理部30。另外控制部40根据对应于控制寄存器42的设定值的控制信号也可以控制指令信号生成部50。

指令信号生成部50生成指令信号，用于识别从通过数据输入部20输入的数据中的指令数椐。更具体而言，指令信号生成部50可以生成按预先决定的时序变化的指令信号(第一指令信号)。更为具体的说，指令信号生成部50可以生成在一定期间内为激活(例如高电平(H电平))状态的指令信号。当指令信号为高电平时，将通过数据输入部20输入的数据识别为指令数据。另外指令信号为低电平(L电平)时，将通过数据输入部20输入的数据识别为显示数据。

指令提取部60根据该指令信号，从通过数据输入部20输入的数据提取指令数据。也就是说，指令信号生成部50当指令信号为H电平时，将通过数据输入部20输入的数据作为指令数据采集。可以通过事先设指令数据长度固定，按顺序采集在指令信号为高电平时输入的多个指令数据。

解码器70对被指令提取部60提取的指令数据解码。并且，在控制寄存器42中，设定与解码器70的解码结果对应的值。根据此控制寄存器42的设定来控制显示处理部30。控制寄存器42具有生成各不相同的控制信号的多个寄存器。在对应解码器70的解码结果的寄存器中，设定对应于该解码器70的解码结果的值。并且生成对应于寄存器及其设定值的控制信号。

这样指令信号生成部50是按照预先决定的时序生成指令信号。这样，可以通过数据输入部20使显示数据及指令数据多重化输入的同时，可以省略用于从外部输入指令信号的输入端，从而削减端子数。

另外指令信号生成部50生成指令信号的时间，优选是在数据线驱动部32的数据线的驱动输出期间以外的期间内。因为在驱动输出期间以外的期间时序中，有时由于根据收到的指令数据进行控制至使显示图像混乱的情况发生，导致控制复杂化。当由低电平的输出允许信号OE来规定数据线驱动部的驱动输出期间时，初始化以后(例如重置信号的建立)、输出允许信号OE在H电平期间，指令信号生成部50能够采用水平同步信号HSYNC及输出允许信号OE生成指令信号。这里，水平同步信号HSYNC是规定一水平扫描期间的信号。

但是，当显示驱动器10只能在上述被固定的时间采集指令数据时，不可以在显示动作中变更其设定内容。因此根据本实施方式，能够按上述的时序指定下一个指令数据的接受时间，这样，指令信号的输入端即使被省略，也能够在显示动作中根据指令数据而变更设定内容。

因此，指令信号生成部50包括第一指令信号生成部52及第二指令信号生成部54。第一指令信号生成部52生成按预先决定的时序变化的第一指令信号。按上述被固定的时序生成第一指令信号。第二指令信号生成部54生成第二指令信号。第二指令信号根据控制寄存器42的设定值而变化。并且此控制寄存器42的设定值与根据作为指令信号输出的第一指令信号提取的第一指令数据的解码结果相对应而设定。第二指令信号生成部54，例如根据水平同步信号HSYNC及图点时钟的CPH可以生成第二指令信号。在数据输入部20中输入的显示数据与图点时钟(dotclock)的CPH同步输入。

指令信号生成部50将这样的第一或第二指令信号作为指令信号输出。更为具体而言，指令信号生成部50根据控制寄存器42的设定值，将第一及第二指令信号中任意一方作为指令信号输出。也就是，作为指令信号输出的第一指令信号提取的第一指令数据包含在控制寄存器42中设定的用于选择第一及第二指令信号其中一方的选择标记指令数据，指令信号生成部50根据该选择标记将第一及第二指令信号的一方作为指令信号输出。

并且，根据控制寄存器42的设定值控制显示处理部30。此控制寄存器42的设定值是与指令数据解码结果对应的数值，所述指令数据是根据以指令信号输出的第二指令信号提取的。

图2显示控制寄存器42的设定时序的一个例子。

作为输入数据D，通过数据输入部20输入显示数据或指令数据。

第一指令信号生成部52在例如重置信号上升以后，生成根据在高电平(H)期间内预设输出允许信号的时序变为高电平(H)的第一指令信号CMD1。从而指令信号生成部50作为初始状态，将第一指令信号CMD1作为指令信号输出。

指令提取部60在作为指令信号输出的第一指令信号CMD1为高电平的期间，提取输入数据D作为第一指令数据CD1。并且解码器70解码第一指令数据CD1。在控制寄存器42中，在该水平扫描期间H1内，设定对应于第一指令数据CD10解码结果的值。在下一个水平扫描期间H2，采用在水平扫描期间H1内设定的控制寄存器42的设定值。另外第一指令数据还包含设定选择标记的指令数据，通过选择标记的设定，在下一个水平扫描期间H2中选择第二指令信号CMD2作为指令信号。

水平扫描期间H2中，由第二指令信号生成部54生成的第二指令信号CMD2被作为指令信号输出。第二指令信号CMD2是根据第一指令数据CD1被指定成H电平的期间的信号。

指令提取部60，根据选择标记将作为指令信号输出的第二指令信号CMD2在高电平期间的输入数据D作为第二指令数据CD2提取。并且解码器70将第二指令数据CD2解码。在控制寄存器42中，在所述水平扫描期间H2内，设定对应于第二指令数据CD2的解码结果的值。

在下一个水平扫描期间H3中，在水平扫描期间H2将第二指令信号CMD2为低电平(L)时的输入数据D作为显示数据DD1，根据该显示数据DD1，数据线驱动部32驱动数据线。此时，根据与第二指令数据CD2的解码结果对应的控制寄存器42的设定值，控制包含数据线驱动部32的显示处理部30。

这样，在下一个水平扫描期间H4以后，根据由当前的水平扫描期间内指定的指令信号提取的指令数据可以控制显示处理部30。

另外在图2中，说明了用第一指令数据CD1，指定作为第二指令信号CMD2为高电平期间的情况，但不限定与此。基于由第一指令数据CD1在控制寄存器42中设定的值，当然还可以控制显示处理部30。

2、构成例

以下，给出了将本实施方式中的显示驱动器作为数据驱动器使用时的构成例。

图3表示本实施方式的数据驱动器的构成例的框图。但与图1中所示的显示驱动器10相同的部分付上相同符号，适当省略说明。

数据驱动器100包含数据输入部110、输入数据总线120、显示处理部130、控制部140、指令信号生成部150、指令提取部160、解码器170。数据输入部110相当于图1中所示的数据输入部20。

显示处理部130相当于图1所示的显示处理部30。控制部140相当于图1所示的控制部40。指令信号生成部150相当于图1所示的指令信号生成部50。指令提取部160相当于图1所示的指令提取部160。解码器170相当于图1所示的解码器70。

指令信号生成部150采用输出允许信号OE、水平同步信号HSYNC及图点时钟频率CPH生成指令信号CMD。更为具体讲，根据来自控制部140的选择信号SEL，选择输出用这些信号生成的第一及第二指令信号CMD1和CD2的二者之一作为指令信号CMD。指令提取部160根据指令信号CMD从输入数据总线120上的数据提取指令数据。解码器170对指令提取部160提取的指令数据进行解码。控制部140包含设定对应于解码器170的解码结果值的控制寄存器，由基于该控制寄存器的设定值的控制信号，控制显示处理部130。此控制信号包含选择信号SEL。

数据驱动器100包含输入输出允许信号OE的输出允许信号输入端180、输入水平同步信号HSYNC的水平同步信号输入端182、输入图点时钟频率CPH的图点时钟频率输入端184、输入允许输出输出信号EIO的允许输入输出信号输入端186。输出允许信号OE、水平同步信号HSYNC、显示数据及指令数据、图点时钟的CPH及允许输入输出信号EIO由无图示的显示控制器供给。

显示处理部130包含转换寄存器200、数据锁存器210、线锁存器220、DAC(Digital-to-Analog Converter)(广义上为电压选择电路)230、基准电压发生电路240、以及数据线驱动部250。

移位寄存器200根据通过图点时钟输入端184输入的图点时钟频率CPH，生成将通过允许输入输出信号输入端186输入的允许输入输出信号EIO移位后的移位输出。数据锁存器210根据来自移位寄存器200的移位输出，将输入数据总线120上的数据作为显示数据采集。线锁存器220根据通过水平同步信号输入端182输入的水平同步信号HSYNC，锁存被锁存器210采集的显示数据。基准电压发生电路240生成多个基准电压。各基准电压对应于每1个输出的各灰阶值。灰阶值由1点(1DOT)显示数据指定。DAC 230从由基准电压发生电路240生成的多个基准电压中选择与灰阶值对应的基准电压。在通过输出允许信号输入端180输入的输出允许信号OE为L电平(低电平)时，数据线驱动部250采用从DAC 230来的基准电压驱动数据线。在数据线驱动部250中，当通过输出允许信号输入端180输入的输出允许信号OE为H电平(高电平)时，将其输出设定为高阻抗状态。

以下，说明本实施方式中的指令数据的显示处理部130的控制例。所以，首先围绕指令数据及控制寄存器进行说明。

图4表示本实施方式中的指令数据的构成例。指令数据300包含指令部302、参数部分304。指令部302是指定控制内容的数据，根据该指令部分302的值指定控制寄存器。参数部分304是由该指令部302指定的控制寄存器中设定的数据。另外通过指令部302中设定的指令种类，省略参数部304。此时在参数部304中，例如可设定0。这样的指令数据300例如由8位构成，指令部分302及参数部分304各由4位构成。

本实施方式中，从通过数据输入部110输入的显示数据或指令数据，通过按预先决定的时序变成高电平的指令信号(第一指令信号)提取第一指令数据。并且由第一指令数据(更为具体的是，第一指令数据的一部分)，考虑显示数据的长度，指定该显示数据的附加长度条件的下一个指令数据的识别时序。

图5A、图5B中表示根据第一指令数据指定考虑了显示数据的长度的下一个指令数据的识别时序的指定方法的示意图。

图5A表示以数据输入部110的一水平扫描期间为单位输入的输入数据的构成例。该输入数据是将显示数据及指令数据时分后获得的数据。因此，通过指定显示数据的长度，可以识别指令数据的范围。这在预先识别输入数据的长度时有效。

图5B也和图5A同样，以显示数据输入部110的一水平扫描期间为单位输入的输入数据的构成例。此时，通过指定下一个指令数据的开始位置及结束位置，可以识别指令数据的范围。这在预先识别输入数据的输入开始时序、或基准时序时有效。作为基准时序，例如有水平同步信号HSYNC的下降或上升。另外所谓下一个指令数据，可以说是例如下一水平扫描期间或下一水平扫描期间以后的水平扫描期间由显示数据供给的指令数据。

以下围绕图5B所示指定指令数据的识别时序时进行说明。

图6显示控制寄存器的构成例。

图3所示的控制部140包含控制寄存器142。本实施方式中的控制寄存器142包含指令数据开始位置设定寄存器142-1、指令数据数据结束位置设定寄存器142-2、指令信号转换寄存器(广义上选择标记)142-3、OPAMP输出时间设定寄存器144。

根据图4所示的指令数据300的指令部302的内容，指定图6所示的寄存器中的任意一个。对被指定的寄存器的设定值，根据图4所示的指令数据300的参数部分304的内容指定。

在指令数据开始位置设定寄存器142-1中，设定用于指定图5B所示的指令数据开始位置的数据。根据此数据，输出作为控制信息的开始位置信号STARTP。指令数据的开始位置例如可以以水平同步信号HSYNC的边缘为基准，采用图点时钟频率CPH的时钟数指定。

在指令数据结束位置设定寄存器142-2中，设定了用于指定图5B所示的指令数据的结束位置的数据。根据此数据，输出作为控制信息的结束位置信号ENDP。指令数据的结束位置例如可以以水平同步信号HSYNC的边缘为基准采用图点时钟频率CPH的时钟数进行指定。

在指令信号转换寄存器142-3中，对指令信号生成部150设定选择第一及第二指令信号CMD1、CMD2的任意一个输出的标记。根据此标记，将选择信号SEL作为控制信号输出。

OPAMP输出时间设定寄存器144中，设定用于指定数据线驱动部250具有的运算放大电路的输出时间数据。根据此数据，将输出时间设定信号VFcnt作为控制信息输出。即，根据输出时间设定信号VFcnt控制显示处理部130(数据线驱动部250)。

首先，围绕用于识别这样的控制寄存器142中设定控制内容的指令数据的指令信号生成部150、指令提取部160、解码器170及控制寄存器142的电路构成侧进行说明。以下，设开始位置信号STARTP、结束位置信号ENDP各自为8位、输出时间设定信号VFcnt为4位。并且指令数据以4位单位输入。

图7表示图3中给出的指令信号生成部150、指令提取部160、解码器170及控制寄存器142的电路构成例。在图7中，开始位置信号STARTP及结束位置信号ENDP的高位4位及低位4位分别是用其他指令数据指定的。

指令信号生成部150生成第一及第二指令信号CMD1、CM1D2，并根据选择信号SEL将任何一方作为指令信号CMD输出到指令提取部160。指令提取部160从输入数据总线的低位4位D<0:3>提取指令数据。如图4所示的各自4位构成的指令部302及参数部分304交互输入。因此，指令提取部160将提取指令数据的指令部分作为指令提取信号INST<0:3>输出到解码器170，将提取的指令数据的参数部分作为参数提取信号INDA<0:3>输出到控制寄存器142。另外指令提取部160将指令的执行指示信号EXCUTE输出到解码器170。

解码器170解码指令提取信号INST<0:3>，根据执行指示信号EXECUTE，使向控制寄存器142的写入指示信号EXEC1～EXEC14发生变化。

在控制寄存器142的各寄存器中，根据写入指示信号EXEC1～EXEC14设定参数提取信号INDA<0:3>的值。

图8，给出了指令信号生成部150的电路构成例。指令信号生成部150包含第一及第二指令信号生成部310、320。

第一指令信号生成部310，具有D触发器(以下、简称DFF)312和314。以下，DFF用于在向时钟输入端C的上升沿保持输入到数据输入端D的输入信号的逻辑电平，并从数据输出端Q输出所保持的逻辑电平的输出信号。另外当向重置信号R的输入信号为低电平时，进行初始化。还有DFF具有反转数据输出端XQ时，用于从该反转数据输出端XQ输出来自数据输出端Q的输出信号的反转信号。

输出允许信号OE从L电平上升到H电平后，D触发器(以下、省略为DFF)312的输出变成H电平。另外在水平同步信号HSYNC的下降沿，DFF314采集DFF312的输出。作为DFF312的输出和DFF314的倒相输出的‘与’操作(运算)结果输出的第1指令信号CMD1，在从输出允许信号OE的上升沿到水平同步信号HSYNC的下降沿之间变成高电平。另外DFF 312、314被在低电平为激活的重置信号XRES，或在水平同步信号HSYNC的下降中使选择信号SEL同步的信号的反转信号初始化。

第二指令信号生成部320具有开始位置寄存器322、结束位置寄存器324、计数器326、比较仪328、330、RS触发器(以下、省略RSFF)332。

图9示出了开始位置寄存器322的电路构成例。

开始位置寄存器322输出开始位置信号STARTP<0:7>、输出与反转水平同步信号HSYNC的反转水平同步信号XHSYNC的上升同步的开始位置同步信号START<0:7>。开始位置同步信号START<0:7>提供给比较仪328。

另外结束位置寄存器324的构成也和图9所示的开始位置寄存器322同样。结束位置寄存器324中，代替图9的开始位置信号STARTP<0:7>及开始位置同步信号START<0:7>，各自采用结束位置信号ENDP<0:7>及结束位置同步信号END<0:7>。结束位置同步信号END<0:7>提供给比较仪330。由结束位置信号ENDP<0:7>表示的数值设定成比开始位置信号STARTP<0:7>表示的值大。

图10表示计数器326的电路构成例。计数器326是8个DFF构成的行波进位计数器。在第一级DFF上输入图点时钟频率CPH。计数器326进行与图点时钟频率CPH同步的计数动作，将计数值COUNT<0:7>输出到比较仪328、330。

图11中表示比较仪328的电路构成例。比较仪328以位为单位对开始位置同步信号START<0:7>和计数值COUNT<0:7>进行比较，8位全部一致时，将第一一致检出信号MATCH1作为脉冲信号输出到RSFF332。比较仪328包含8个排他的‘或非’运算电路，用于开始位置同步信号START<0:7>和计数值COUNT<0:7>的各位的一致检测。当第一一致检测信号MATCH1从开始位置同步信号START<0:7>和计数值COUNT<0:7>的各位全部一致的一致状态变为不一致状态时，将具有相当于延迟元件的延迟时间的脉冲幅宽的脉冲作为第一一致检测信号MATCH1输出。

比较仪330的构成也和图11所示的比较仪328同样。在比较仪330中，代替图11的开始位置同步信号START<0:7>及第一一致检测信号MATCH1，分别采用结束位置同步信号END<0:7>及第二一致检测信号MATCH2。第二一致检测信号MATCH2输出到RSFF332。

在图8中，RSFF 332根据第一及第二一致检测信号MATCH1、MATCH2、及反转水平同步信号XHSYNC生成第二指令信号CMD2。若第二一致检测信号MATCH2或反转水平同步信号XHSYNC为H电平的话，则RSFF 332将第二指令信号CMD2重置为低电平。另外，第一一致检测信号MATCH1若成H电平的话，则RSFF 332将第二指令信号CMD2设置为H电平。

这样第一及第二指令信号CMD1、CMD2输入到选择器334。根据DFF 336的数据输出端Q的信号选择选择器334。DFF336从数据输出端Q输出使选择信号SEL与反转水平同步信号XHSYNC的上升同步的信号。来自数据输出端Q的输出信号为L电平时，将第一指令信号CMD1作为指令信号CMD输出，当来自该数据输出端Q的输出信号为H电平时，将第二指令信号CMD2作为指令信号CMD输出。

图12给出了指令提取部160的电路构成例。在指令提取部160中生成闩锁时钟LCLK，通过该闩锁时钟LCLK提取输入数据总线120上的指令数据。因此闩锁时钟LCLK可以作为指令信号CMD及图点时钟频率CPH的‘与’操作(运算)结果。指令提取部160的DFF350-0～350-3基于闩锁时钟LCLK，采集在该闩锁时钟LCLK为高电平时有效的输入数据总线120上的数据。DFF350-0～350-3输出输入数据DI<0:3>。

在指令提取部160生成指令时钟INST_CLK，根据该指令时钟INST_CLK采集输入数据DI<0:3>，作为指令提取信号INST<0:3>输出。DFF 352输出使指令信号CMD与图点时钟频率CPH同步的同步指令信号DCMD。DFF 354分频闩锁时钟LCLK。并且，作为使图点时钟频率CPH反转的反转图点时钟频率XCPH、同步指令信号DCMD、及DFF 354的数据输出端Q的输出信号的‘与’操作结果生成指令时钟INST_CLK。DFF 356-0～356-3根据指令时钟INST_CLK采集输入数据DI<0:3>作为指令提取信号INST<0:3>输出。

在指令提取部160，生成参数时钟D_CLK，基于该参数时钟D_CLK，采集输入数据DI<0:3>作为参数提取信号INDA<0:3>输出。作为反转图点时钟频率XCPH、同步指令信号DCMD、及DFF 354的反转数据输出端XQ的输出信号的与操作结果生成参数时钟D_CLK。DFF358-0～358-3基于参数时钟D_CLK采集输入数据DI<0:3>作为参数提取信号INDA<0:3>输出。

另外，让指令提取部160与参数提取信号INDA<0:3>的采集时间同步，生成执行指示信号EXECUTE。在图12，通过DFF 360使在DFF354的反转数据输出端XQ的输出信号的上升变成H电平信号，通过DFF362与图点时钟频率CPH同步。

并且，将执行指示信号EXECUTE作为DFF 362的输出信号上升沿检测脉冲输出。执行指示信号EXECUTE输出到解码器170。另外DFF360、362被重置信号XRES初始化。其次DFF360被执行指示信号EXECUTE的反转信号初始化。

图13中表示解码器170的电路构成例。解码器170包含解码电路380。解码电路380中输入指令提取信号INST<0:3>。

图14表示解码电路380的动作例的真值表。解码电路380对应指令提取信号INST<0:3>，输出任意一个变成高电平的寄存器写入信号EXE1～EXE14。

如图13所示，写入指示信号EXEC1～EXEC14的各写入指示信号成为来自解码电路380的寄存器写入信号EXE1～EXE14的各寄存器写入信号和执行指示信号EXECUTE的’与’操作结果。

图15表示指令数据开始位置设定寄存器142-1的高位4位的电路构成例。图15中，在写入指示信号EXEC2的上升沿，采集参数提取信号INDA<0:3>，作为开始位置信号STARTP<4:7>输出。

指令开始位置设定寄存器142-1的低位4位、指令结束位置设定寄存器142-2的高位4位、指令结束位置设定寄存器142-2的低位4位、及OPAMP输出时间设定寄存器144的构成也和图15所示的指令数据开始位置设定寄存器142-1的高位4位的构成相同。

代替写入指示信号EXEC2，分别采用写入指示信号EXEC3、EXEC4、EXEC5、EXEC14。另外代替开始位置信号STARTP<4:7>，分别采用开始位置信号STARTP<0:3>、结束位置信号ENDP<4:7>、结束位置信号ENDP<0:3>及输出时间设定信号VFcnt<0:3>。

另外指令信号转换寄存器142-3只采用参数提取信号INDA<0:3>的最低位位。此时，指令信号转换寄存器142-3的构成和指令数据开始位置设定寄存器142-1的高位4位中最低位的构成相同。并且，代替写入指示信号EXEC2，采用写入指示信号EXEC1。另外代替开始位置信号STARTP<4:7>采用选择信号SEL。

接下来，参照图16、图17、图18说明所述电路的动作例的时序。图16、图17、图18的各信号的时序波形分别是同一时间轴上的时序波形。

以下，被作为指令信号输出的第一指令信号提取的第一指令数据包含了三个指令的指令数据。三个指令分别是：在指令数据开始位置设定寄存器142-1的低位4位中设定1的指令、在指令数据结束位置设定寄存器142-2的低位4位中设定6的指令、及在指令信号转换寄存器142-3中设定1的指令。用于在指令数据开始位置设定寄存器142-1的低位4位中设定1的指令数据的指令部是3、参数部是1。指令数据结束位置设定寄存器142-2的低位4位中设定6的指令数据的指令部为5、参数部为6。指令信号转换寄存器142-3中设定1的指令数据指令部及参数部为1。

另外根据作为指令信号输出的第二指令信号提取的第二的指令数据，是在OPAMP输出时间设定寄存器144中设定15的指令的指令数据。OPAMP输出时间设定寄存器144中设定15的指令的指令数据的指令部为14(16进制为e)、参数部为15(16进制为f)。

图16表示图7的电路的动作例的时序图。

在显示控制器向数据驱动器100提供的重置信号XRES为L电平时(t1)、图7中所示的各电路为初始状态。其后，显示控制器将此重置信号XRES从L电平变为H电平(t2)、使水平同步信号HSYNC及图点时钟频率CPH变化。水平同步信号HSYNC一从H电平变化为L电平，就开始水平扫描时间。另外显示控制器对应显示时序，让输出允许信号OE从H电平变为L电平(t3)。

由于在初始状态中选择信号SEL成L电平，所以指令信号生成部150将根据第一指令信号生成部310生成的第一指令信号CMD1作为指令信号CMD输出。

图17表示图8所示指令信号生成部150的工作状态的时序图。

指令信号生成部150的第一指令信号生成部310在输出允许信号OE一变化为H电平(t11)，马上生成H电平的第一指令信号CMD1。因此，指令信号CMD变为H电平(t12)。第一的指令信号CMD1如图8所示，在反转水平同步信号XHSYNC上升时(水平同步信号HSYNC的下降)变为L电平(t13)。

作为指令信号CMD采用这样的第一指令信号CMD1，指令提取部160从输入数据总线120上的数据中提取第一指令数据。

在图16中，显示控制器在输出允许信号OE为H电平时输出上述的三个指令的指令数据。在数据驱动器100中，通过数据输入部110输入的指令数据被输出到输入数据总线120上。

图18表示图12的指令提取部160的工作状态的时序图。

若指令信号CMD变成H电平，则对应图点时钟频率CPH输出闩锁时钟LCLK(t21)。

另外通过DFF352，同步指令信号DCMD变为H电平。并且，同步指令信号DCMD在H电平的期间，和图点时钟频率CPH反相的指令时钟INST_CLK及参数时钟D_CLK以图点时钟频率CPH的2倍周期交互输出(t22、t23)。

DFF350-0～DFF350-3与闩锁时钟LCLK的上升同步采集输入数据总线120上的数据。DFF356-0～DFF356-3与指令时钟INST_CLK的上升同步，采集输入数据DI<0:3>，并作为指令提取信号INST<0:3>输出。

DFF 3558-0～DFF 358-3与参数时钟D_CLK的上升同步，采集输入数据DI<0:3>，作为参数提取信号INDA<0:3>输出。另外指令提取部160，如图12所示输出执行指示信号EXECUTE。

解码器170根据图14所示的真值表解码指令提取信号INST<0:3>，根据该执行指示信号EXECUTE的脉冲，对于由指令提取信号INST<0:3>特定的控制寄存器，设定参数提取信号INDA<0:3>的值。

在图16及图18中，首先按写入指示信号EXEC3、EXEC5、EXEC1的顺序依次变为激活(t4、t5、t6)。其结果，首先在设定指令数据开始位置设定寄存器142-1的低位4位(INST<0:3>＝3)设定1(INDA<0:3>＝1)(t7)。接下来，在指令数据结束位置设定寄存器142-2的低位4位(INST<0:3>＝5)设定6(INDA<0:3>＝6)(t8)。并且，在指令信号转换寄存器142-3(INST<0:3>＝1)设定1(INDA<0:3>＝1)(t9)。若指令信号转换寄存器142-3中设定为1的话，则选择信号SEL就变为H电平。

另外，若选择信号SEL变成H电平，则指令信号生成部150将在第二指令信号生成部320中生成的第二指令信号CMD2作为指令信号CMD输出。

如图17所示，第二指令信号生成部320的计数器326用于统计水平同步信号HSYNC在H电平期间的图点时钟频率CPH时钟数。开始位置同步信号START<0:7>及结束位置同步信号END<0:7>在水平同步信号HSYNC的下降沿更新。

因此，在第一指令数据输入的水平扫描期间的下一个水平扫描期间中，比较仪328、330将开始位置同步信号START<0:7>及结束位置同步信号END<0:7>各自与计数器326的计数值COUNT<0:7>比较。并且，根据比较仪328的比较，其开始位置同步信号START<0:7>和计数值COUNT<0:7>一致时，第一一致检测信号MATCH1变成H电平。同样，根据比较仪330的比较，结束位置同步信号END<0:7>与计算值COUNT<0:7>一致时，第二一致检测信号MATCH2变成H电平。

如果第一致检测信号MATCH1变成H电平，则第二指令信号CMD2变成H电平(t14)，接着第二一致检测信号MATCH2变成H电平的话，第二指令信号CMD2变成L电平(t15)。这样，以水平同步信号HSYNC为基准(所给的时间为基准)、在与指令数据的开始位置对应的期间经过时，及在与指令数据的结束位置的期间对应经过时，可以生成其逻辑电平变化的第二指令信号。此结果，指令信号CMD从计数值COUNT<0:7>变为1时(t14)到变为6时(t15)的时间点为H电平。

另外，如图5B所示，以水平同步信号HSYNC为基准(以所给定的时间为基准)与显示数据的长度对应的期间经过时，也可以生成其逻辑电平变化的第二指令信号。例如在水平同步信号HSYNC的下降沿变为L电平的第二指令信号，计数值COUNT<0:7>成为对应显示数据的长度的值时，变为H电平。

在图16中，显示控制器在第一指令数据输入的水平扫描期间的下一步水平扫描期间中，对OPAMP输出时间设定寄存器144输出设定指令15的指令数据。更具体的是，显示控制器在通过第一指令数据设定的时间，输出接续显示数据的该指令数据。

由此，数据驱动器100根据作为指令信号CMD输出的第二指令信号CMD2，可以正确读取输入数据总线120上的指令数据。此时如图16所示，根据被指令提取部160提取的指令提取信号INST<0:3>，激活写入指示信号EXEC14(t30)。并且，OPAMP输出时间设定寄存器144(INST<0:3>＝14)中，设定15(INDA<0:3>＝15)(t31)。

这样根据本实施方式，只指定与显示数据的长度对应的指令信号为激活的时间，便可以使通过指令数据的设定成为可能，而可以不要用于识别是指令数据还是显示数据的信号输入端。

接下来，示出了基于指令数据进行控制的显示处理部130的构成例。以下为根据OPAMP输出时间设定寄存器144的设定值，对显示处理部130的数据线驱动部250进行控制时的构成例。

图19为移位寄存器200、数据锁存器210、线锁存器220的电路构成例。

移位寄存器200具有第1～第k的DFF1-1～1-k。以下将第i(1≤i≤k、i为整数)的DFF1-i表示为DFF1-i。在移位寄存器200中，DFF1-1～DFF1-k串行连接构成。也就是DFF1-j(1≤j≤k-1、j为整数)的数据输出端Q连接到下一段的DFF1-(j+1)的数据输入端D。

从DFF1-1～DFF1-k的数据输出端Q移位输出SFO1～SFOk。在DFF1-1的数据输入端D输入允许输入输出信号EIO。另外，在DFF1-1～DFF1-k的时钟输入端C中，共同输入图点时钟频率CPH。

数据锁存器210具有第1～第k的锁存器用DFF。以下，将第i(1≤i≤k、i为整数)的锁存器用DFF表示为LDFFi。但LDFF在时钟输入端C的输入信号的下降沿保持输入到数据输入端D的输入信号。另外，LDFF保持输入数据总线120的总线宽的位数部分的显示数据。并且，LDFFi的时钟输入端C中，供给来自移位寄存器200的移位输出SFOi。锁存器数据LATi是LDFFi的数据输出端Q的数据。在LDFF1～LDFFk的数据输入端D中，共同输入使输入数据总线120上的数据(狭义には显示数据)与图点时钟频率CPH的下降同步的输入同步数据。

线锁存器220具有第1～第k的线锁存器用DFF。以下，将第i(1≤i≤k、i为整数)的线锁存器用DFF表示为LLDFFi。但，LLDFF保持输入数据总线120的总线宽度的位数部分的显示数据。并且，对LLDFFi的时钟输入端C供给水平同步信号HSYNC。线锁存器数据LLATi是LLDFFi的数据输出端Q的数据。由LLDFFi的数据输入端D连接LDFFi的数据输出端Q。

另外DFF1-1～DFF1-k、LDFF1～LDFFk、LLDFF1～LLDFFk被重置信号XRES初始化。

图20表示移位寄存器200、数据锁存器210的动作例的时序图。

数据总线中，以像素单位与图点时钟频率CPH按顺序供给显示数据。并且，对应显示数据的起始位置，允许输入输出信号EIO变成H电平。

在移位寄存器200中进行允许输入输出信号EIO的移位动作。也就是移位寄存器200在图点时钟频率CPH上升时采集允许输入输出信号EIO。而且移位寄存器200与图点时钟频率CPH的上升同步移位的脉冲作为各级的移位输出SFO1～SFOk按顺序输出。

数据锁存器210在移位寄存器200的各级的移位输出的下降沿，将输入同步数据作为显示数据采集。其结果，在数据锁存器210中，按LDFF1、LDFF2、.....的顺序，锁存显示数据。LDFF1～LDFFk采集的显示数据作为锁存数据LAT1～LATk输出。

线锁存器220将在数据锁存器210中锁存的显示数据分成每一个水平扫描周期锁存。这样可向DAC230提供线锁存器220中锁存的相当一个水平扫描的显示数据。

图21中表示DAC 230、基准电压发生电路240、及数据线驱动部250的一个数据输出部的电路构成例。这里，只表示每1输出的构成。

基准电压发生电路240向DAC 230输出多个基准电压。基准电压发生电路240包含电阻电路，其插在输出高电位侧及低电位侧的电源电压的两个电源线之间，由该电阻电路分割两条电源线间的电压，从而生成多个基准电压。

DAC230可通过ROM(Read Only Memory)解码器电路实现。DAC230基于例如6位的显示数据(1DOT部分的显示数据)，选择多个基准电压中任意一个作为选择电压Vs输出到数据输出部260(图21的数据输出部260-1)。

更具体讲，DAC230包括可根据极性反转信号POL将6位的显示数据DO～D5反转的倒相电路232。在极性反转信号POL为第一的逻辑电平时，倒相电路232进行显示数据的各位的正转输出。在极性反转信号为第二的逻辑电平时，倒相电路232进行显示数据的各位的倒相输出。倒相电路232的输出输入到ROM解码器。

在DAC230中根据倒相电路232的输出选择由基准电压发生电路240生成的多个基准电压中的任意一个。

这样根据DAC 230而选择的选择电压Vs输入到数据输出部260-1。数据线驱动部250具有不同数据线中设置的数据输出部。各数据输出部为与数据输出部260-1的构成相同。

数据输出部260-1包含运算放大电路OPAMP和开关电路Q1、Q2。运算放大电路OPAMP是电压跟随器连接的运算放大器。运算放大电路OPAMP由输出允许信号OE输出控制。输出允许信号OE为H电平时，运算放大器的工作电源为关，运算放大电路OPAMP的输出呈高阻抗状态。输出允许信号OE为L电平时，运算放大器的工作电源为开，运算放大电路OPAMP根据选择电压Vs驱动数据线。

由数据输出部260-1，输入用于开关控制开关电路Q1、Q2的控制信号VFcntC。控制信号VFcntC在控制部140中生成。控制部140根据作为控制信号的输出时间设定信号VFcnt<0:3>生成控制信号VFcntC。输出时间设定信号VFcnt<0:3>是对应如图6所示OPAMP输出时间设定寄存器144的设定值的控制信号。更具体而言，控制部140把水平同步信号HSYNC从L电平变成H电平的时间为基准，在与输出时间设定信号VFcnt<0:3>的值对应的图点时钟频率CPH的时钟数部分的时间经过后，生成其逻辑电平从低电平变化为高电平的控制信号VFcntC。另外控制部140包含可以设定各自不同值的多个OPAMP输出时间设定寄存器、可以按例如1或多个数据输出部生成控制信号VFcntC。

开关电路Q2由控制信号VFcntC进行通断控制。开关电路Q1由控制信号VFcntC的反转信号控制开关。另外，控制信号VFcntC的开关控制在输出允许信号OE为L电平时有效。

图22为数据输出部260-1的动作时序一个例子。

控制信号VFcntC在由水平同步信号HSYNC规定的选择期间(驱动期间)TT中，如上述与OPAMP输出时间设定寄存器144的设定值对应的期间经过后，从L电平变化为H电平。也就是z在图22所示的选择期间TT的前半期间(驱动期间的初始的预设期间)tt1和后半期间tt2中逻辑电平发生变化。在前半期间tt1中控制信号VFcntC为L电平时，开关电路Q1为开、开关电路Q2为关。另外，后半期间tt2中控制信号VFcntC为H电平时，开关电路Q1为关，开关电路Q2为开。因此，在选择期间TT中，在前半期间tt1根据运算放大电路OPAMP转换阻抗，驱动数据，在后半期间tt2中采用由DAC230输出的选择电压Vs驱动数据线。

通过这样的驱动，可以在液晶电容及配线电容等的需要充电的前半期间tt1，通过有较高驱动能力的电压跟随器连接的运算放大电路OPAMP高速启动驱动电压Vout，在不需要高驱动能力的后半期间tt2，通过DAC230输出驱动电压。由此，将电流消耗大的运算放大电路OPAMP工作周期压缩到最低限，在可以寻求低功耗的同时，可以避免因增加数据线的数量而缩短选择期间TT，使充电时间不足的情况发生。

这样在本实施形态中，可基于控制寄存器142的设定值，控制显示处理部130。而且，在控制寄存器142中，采用以上的指令数据显示控制器可以设定数值。

3、电光学装置

接下来，对包括使用了本实施方式中的显示驱动器的数据驱动器的电光学装置进行说明。

图23中表示本实施形态的电光学装置的构成例。这里，作为电光学装置以液晶装置为例进行说明。

电光学装置可以装入手机、便携型信息机器(PDA等)、数码相机、投影机、便携型播放机、大容量存储装置、录像机、电子辞典、或GPS(Global Positioning System全球定位系统)等各种电子机器上。

在图23中电光学装置610包括液晶表示(LCD)面板(广义上显示面板或电光学面板)620、数据驱动器630、扫描驱动器(栅极驱动器)640、LCD控制器(广义上显示控制器)650。数据驱动器630包含本实施形态中的数据驱动器100的功能。

另外，电光学装置610中不需要包含这些全部电路块，也可以是省略其一部分电路块的结构。

LCD面板620包括各扫描线(栅极线)在各行设置的多条扫描线(栅极线)、与多条扫描线交差，各数据线设在各列的多条数据线(源极线)、各像素由多条扫描线的任意一条扫描线及多条数据线的任意一条数据线特定的多个像素。各像素包含薄膜晶体管(ThinFilm Transistor：以下、省略为TFT)和像素电极。数据线连接TFT，在该TFT上连接像素电极。

更为具体讲，LCD面板620例如形成在由玻璃基板构成的面板基板上。面板基板上配置，图23的Y方向上多个排列各自向X方向伸展的扫描线GL1～GLM(M为大于等于2的整数。M最好大于等于3)、X方向上多个配列各自向Y方向延伸的数据线DL1～DLN(N为大于等于2的整数)。对应扫描线GLm(1≤m≤M、m为整数)和数据线DLn(1≤n≤N，n为整数)的交差点的位置设置画素PEmn。画素PEmn包含TFTmn和像素电极。

TFTmn的门电极与扫描线GLm连接。TFTmn的源电极与数据线DLn连接。TFTmn的漏极电极与像素电极连接。象素电极和通过液晶元件(广义上电光学物质)对置的对置电极COM(共集电极)之间，形成液晶容量CLmn，可以形成和液晶电容CLmn并联的保持电容器。根据像素电极和对置电极COM之间的电压，可以改变像素的透射率。向对置电极COM施加的电压VCOM由电源电路660生成。

可以通过将例如形成像素电极及TFT的第一基板、形成对置电极的第二基板粘合，使在两基板之间封入电光学材料的液晶而形成这样的LCD面板620。

数据驱动器630根据一水平扫描部分的显示数据驱动LCD面板620的数据线DL1～DLN。更具体讲，数据驱动器630，根据显示数据可以驱动数据线DL1～DLN中的至少一个。

扫描驱动器640扫描LCD面板620的扫描线GL1～GLM。更具体的说，扫描驱动器640在一垂直扫描期间内按顺序选择扫描线GL1～GLM，驱动选中的扫描线。

LCD控制器650，根据由无图示的CPU等的主机设定的内容，对于扫描驱动器640、数据驱动器630及电源电路660输出控制信号。具体讲，初始化LCD控制器650后，此LCD控制器650将数据驱动器630及扫描驱动器640初始化。此时LCD控制器650对于数据驱动器630输出重置信号XRES的同时，供给第一指令数据。其后，LCD控制器650供给在内部生成的水平同步信号HSYNC及垂直同步信号VSYNC、图点时钟频率CPH、及显示数据的同时，由指令数据(第二指令数据)进行动作模式的设定等。另外LCD控制器650对于电源电路660由极性反转信号POL进行对置电极COM的电压VCOM的极性反转时序的控制。

电源电路660根据由外部供给的基准电压，生成扫描驱动器640的各种电压及对置电极COM的电压VCOM。

另外图23中，是电光学装置610包含LCD控制器650的构成，但把LCD控制器650设在电光学装置610的外部也可以。或者，与LCD控制器650一起将主机(无图示)包含在电光学装置610中的构成也可以。

另外也可以在数据驱动器630中内置扫描驱动器640及LCD控制器650的至少一个。

另外，数据驱动器630、扫描驱动器640及LCD控制器650的一部分或全部也可以在LCD面板620上形成。例如形成LCD面板620的面板基板上，也可以形成数据驱动器630及扫描驱动器640。这样LCD面板620可以包含多条数据线、多条扫描线、各像素由多条数据线的任意一条和多条扫描线任意一个特定的多个像素、驱动多条数据线的数据驱动器构成。在LCD面板620的像素形成区域中形成多个像素。

在这样的电光学装置中，通过包含本实施方式中的数据驱动器，可以寻求进一步的小型化及低消耗功率化。

另外，本发明不限于上述实施形态，本发明的要旨范围内可以进行各种变形实施。例如，本发明不限适用于上述的液晶显示面板的驱动，也可以适用于场致发光、等离子显示装置的驱动。

本实施方式中，对于根据控制寄存器的设定值控制数据线驱动部的例进行了说明，但不仅限于此。可以于用由通过例如数据输出部的输出选择，所谓一部分块的选择、基准电压发生电路的电阻电路的选择等的以往输入端输入的信号，基于从指令数据及显示数据识别的指令数据的控制。

在本发明中的从属权利要求涉及的发明中，其构成也可以省略被从属权利要求中的部分构成要件。另外，本发明的独立权利要求1涉及的发明也可以从属于其它的独立权利要求。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同替换均由所附的权利要求书的内容涵盖。

Claims

1. 一种显示驱动器，是驱动具有多条扫描线、多条数据线、多个像素的电光学面板的所述多条数据线的显示驱动器，其特征在于包括：

数据输入部，将显示数据或指令数据输入到所述数据输入部；显示处理部，其具有数据线驱动部，所述数据线驱动部用于根据通过所述数据输入部输入的所述显示数据驱动所述多条数据线；

控制寄存器，用于控制所述显示处理部；

指令信号生成部，用于生成指令信号，所述指令信号按照预定的时序变化，用于识别所述指令数据；

指令提取部，用于根据所述指令信号，从包含通过所述数据输入部输入的所述显示数据或所述指令数据的数据中提取所述指令数据；

解码器，对被所述指令提取部提取的所述指令数据进行解码；其中，

在所述控制寄存器中设定与所述指令数据的解码结果对应的值；

根据所述控制寄存器中设定的值控制所述显示处理部。

2. 根据权利要求1所述的显示驱动器，其特征在于：

所述指令信号生成部包括：

第一指令信号生成部，用于生成按照预定时序变化的第一指令信号；

第二指令信号生成部，用于生成根据与第一指令数据的解码结果对应设定的所述控制寄存器的设定值而变化的第二指令信号；其中，

所述指令信号生成部将所述第一或第二指令信号作为所述指令信号输出；

所述第一指令数据是根据作为所述指令信号输出的所述第一指令信号提取的指令数据；

所述显示处理部根据所述控制寄存器的设定值进行控制，所述控制寄存器的设定值与基于作为所述指令信号输出的所述第二指令信号提取的指令数据的解码结果相对应。

3. 根据权利要求2所述的显示驱动器，其特征在于：

所述第一指令数据包括在所述控制寄存器中设定用于选择所述第一及第二指令信号其中之一的选择标记的指令数据；

所述指令信号生成部；

根据所述选择标记，将所述第一及第二指令信号的其中之一作为所述指令信号输出。

4. 根据权利要求2所述的显示驱动器，其特征在于：

所述第一指令数据包括用于指定下一个指令数据的开始位置及结束位置的指令数据；

所述第二指令信号生成部，根据给定的时序，在经过与所述下一个指令数据的开始位置对应的期间时、以及在经过与所述下一个指令数据的结束位置对应的期间时，生成信号的逻辑电平变化的所述第二指令信号。

5. 根据权利要求2所述的显示驱动器，其特征在于：

所述第一指令数据包含用于指定所述显示数据的长度的指令数据；以及

所述第二指令信号生成部，根据给定的时序，在经过了与所述显示数据长度对应的期间时，生成信号的逻辑电平变化的所述第二指令信号。

6. 一种电光学装置，其特征在于包括：

多条扫描线；

多条数据线；

多个像素；以及

显示驱动器，用于驱动所述多条数据线；

所述显示驱动器包括：

数据输入部，将显示数据或指令数据输入到所述数据输入部；

显示处理部，具有根据通过所述数据输入部输入的所述显示数据，驱动所述多条数据线的数据线驱动部；

控制寄存器，用于控制所述显示处理部；

指令信号生成部，用于生成指令信号，所述指令信号按预定的时序变化，用于识别所述指令数据；

指令提取部，用于根据所述指令信号，从通过所述数据输入部输入的所述显示数据或所述指令数据中提取所述指令数据；

解码器，对根据所述指令提取部提取的所述指令数据进行解码；

根据所述控制寄存器中设定的值控制所述显示处理部。

7. 一种显示驱动器的控制方法，是驱动包含多条扫描线、多条数据线、多个像素的电光学面板的所述多条数据线的显示驱动器的控制方法，其特征在于：

生成指令信号，所述指令信号按预定的时序变化，用于识别指令数据；

根据所述指令信号，从通过数据输入部输入的显示数据或指令数据中提取所述指令数据；

在控制寄存器设定与提取的所述指令数据的解码结果对应的值；

根据所述控制寄存器的设定值，控制具有数据线驱动部的显示处理部，所述数据线驱动部基于通过所述数据输入部输入的所述显示数据驱动所述多条数据线。

8. 根据权利要求7所述的显示驱动器的控制方法，其特征在于：

生成按照预定的时序变化的第一指令信号；

基于所述第一指令信号，从通过所述数据输入部输入的所述显示数据或所述指令数据提取第一指令数据；

在所述控制寄存器设定对应于该第一指令数据的解码结果的值；

生成第二指令信号，所述第二指令信号基于设定了与所述第一指令数据的解码结果对应的值的所述控制寄存器的设定值而变化；

根据所述第一指令信号，从通过所述数据输入部输入的所述显示数据或所述指令数据提取第二指令数据；

在所述控制寄存器设定与所述第二指令数据的解码结果对应的值；以及

根据设定了与所述第二指令数据的解码结果对应的值的所述控制寄存器的设定值，控制所述显示处理部。