JP2010039204A - 液晶表示装置 - Google Patents

Abstract

【課題】使用する信号線の種類を従来よりも削減しつつ、従来と同等の表示駆動を実現することが可能な液晶表示装置を提供する。
【解決手段】タイミング生成部４２が、有効データ信号と埋め込み同期信号とを含む映像信号Ｄinから、埋め込み同期信号を検出する。また、この埋め込み同期信号とクロック信号ＣＬＫとに基づいて、表示タイミング信号（データイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）を生成する。そして、有効データ信号とこの表示タイミング信号とに基づく駆動電圧を各画素２０の液晶素子に対して印加し、表示駆動を行う。これにより、映像信号Ｄinおよびクロック信号ＣＬＫのみに基づいて、各画素２０の液晶素子に対する表示駆動が行われる。
【選択図】図１

Description

本発明は、映像信号に基づいて映像表示を行う液晶表示装置に関する。

近年、液晶を用いた表示素子（液晶素子）を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。

ここで、従来のアクティブマトリクス型の液晶表示装置では、装置側Ｉ／Ｆ（インタフェース）から入力される映像信号が、タイミングコントローラを介してソースドライバに供給されることにより、常に装置側からの映像信号を表示し続けるようになっている（例えば、特許文献１）。このような従来の駆動方式では、タイミングを規定する信号（同期信号）として、画像の同期信号であり有効データ期間を表すデータイネーブル信号ＤＥと、水平周期同期信号Ｈｓｙｎｃと、垂直周期同期信号Ｖｓｙｎｃとが用いられている。

また、最近では、水平周期同期信号Ｈｓｙｎｃおよび垂直周期同期信号Ｖｓｙｎｃを用いずに、データイネーブル信号ＤＥのみを同期信号として用いるようにした駆動方式も提案されている。

特開２００４−６２２１０号公報

ここで、データイネーブル信号ＤＥのみを同期信号として用いた駆動方式では、特許文献１による駆動方式と比べ、同期信号を供給するための同期信号線が削減されている。したがって、削減した同期信号線の代わりに、別の付加価値を設けるための制御信号線などを追加することも可能となる。他方、信号線を削減した状態で使用すれば、省スペース化や低コスト化に寄与するになる。

ところが、液晶表示装置における更なる高付加価値化や省スペース化、低コスト化などの要求により、表示駆動に用いる信号線の本数（種類）においても、更なる削減が望まれていた。

本発明はかかる問題点に鑑みてなされたもので、その目的は、使用する信号線の種類を従来よりも削減しつつ、従来と同等の表示駆動を実現することが可能な液晶表示装置を提供することにある。

本発明の液晶表示装置は、全体としてマトリクス状に配置され、各々が液晶素子を有する複数の画素と、画像を表示するための有効データ領域に対応する有効データ信号と、有効データ領域の外縁に位置するブランク領域内において有効データ領域における各水平ライン方向の先頭位置を示す埋め込み同期信号と、を含む入力映像信号から、埋め込み同期信号を検出する信号検出部と、この信号検出部により検出された埋め込み同期信号と、外部から入力されたクロック信号とに基づいて、表示タイミング信号を生成する信号生成部と、有効データ信号と信号生成部により生成された表示タイミング信号とに基づく駆動電圧を、各画素の液晶素子に対して印加することにより表示駆動を行う駆動部とを備えたものである。

本発明の液晶表示装置では、上記有効データ領域に対応する有効データ信号と、上記ブランク領域内において有効データ領域における各水平ライン方向の先頭位置を示す埋め込み同期信号とを含む入力映像信号から、埋め込み同期信号が検出される。また、この検出された埋め込み同期信号と上記クロック信号とに基づいて、表示タイミング信号が生成される。そして、有効データ信号とこの生成された表示タイミング信号とに基づく駆動電圧が、各画素の液晶素子に対して印加され、表示駆動が行われる。すなわち、上記埋め込み同期信号を含む入力映像信号とクロック信号とのみに基づいて、各画素の液晶素子に対する表示駆動が可能となり、表示タイミングを規定する同期信号（表示タイミング信号）を外部から供給する必要がなくなる。

本発明の液晶表示装置によれば、上記有効データ信号と上記埋め込み同期信号とを含む入力映像信号から埋め込み同期信号を検出すると共に、この埋め込み同期信号と上記クロック信号とに基づいて表示タイミング信号を生成し、上記有効データ信号とこの表示タイミング信号とに基づく駆動電圧を各画素の液晶素子に対して印加することによって表示駆動を行うようにしたので、上記入力映像信号およびクロック信号のみに基づいて、各画素の液晶素子に対する表示駆動を行うことができる。よって、使用する信号線の種類を従来よりも削減しつつ、従来と同等の表示駆動を実現することが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、タイミングコントローラ４と、ソースドライバ５１およびゲートドライバ５２と、バックライト駆動部６とを備えている。

液晶表示パネル２は、後述するソースドライバ５１およびゲートドライバ５２から供給される駆動信号によって、外部から入力された映像信号Ｄinに基づく映像表示を行うものであり、マトリクス状に並んで配置された複数の画素２０を含んで構成されている。また、各画素２０内には、後述する画素回路ユニットが形成されている。なお、この画素回路ユニットの詳細構成については、後述する。

バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。

タイミングコントローラ４は、Ｉ／Ｏ部４１と、タイミング生成部４２と、画像処理部４３と、基準電源部４５と、ＤＣ／ＤＣコンバータ４６とを有している。このタイミングコントローラ４は、外部から供給される映像信号Ｄin（輝度信号）およびクロック信号ＣＬＫに基づいて後述する所定の信号処理を施すことにより、ＲＧＢ信号である映像信号Ｄoutと、ソースドライバ５１およびゲートドライバ５２において用いられるタイミング信号（後述するストローブ信号ＳＴＶおよびデータイネーブル信号ＤＥ）とを生成するものである。このタイミングコントローラ４はまた、外部からの電源電圧Ｖｃｃの供給に基づいて、ソースドライバ５１およびゲートドライバ５２において用いられる電圧を生成するようになっている。

Ｉ／Ｏ部４１は、映像信号Ｄinおよびクロック信号ＣＬＫをそれぞれ入力し、タイミング生成部４２へ供給するものである。なお、詳細は後述するが、本実施の形態の映像信号Ｄinには、有効データ信号（ＲＧＢ信号）に加え、有効データ領域における各水平ライン方向の先頭位置を示す埋め込み同期信号が含まれるようになっている。

タイミング生成部４２は、Ｉ／Ｏ部４１から供給された映像信号Ｄinおよびクロック信号ＣＬＫに基づいて所定の信号処理を行うものである。具体的には、映像信号Ｄinを画像処理部４３へ供給すると共に、ソースドライバ５１およびゲートドライバ５２の表示タイミング信号を生成し、この表示タイミング信号およびクロック信号ＣＬＫをソースドライバ５１およびゲートドライバ５２へ供給するものである。より具体的には、タイミング生成部４２は、上記した有効データ信号および埋め込み同期信号を含む映像信号Ｄinから、埋め込み同期信号を検出すると共に、この検出した埋め込み同期信号とクロック信号ＣＬＫとに基づいて、表示タイミング信号（後述するデータイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）を生成するようになっている。なお、このタイミング生成部４２の詳細構成については、後述する。

画像処理部４３は、タイミング生成部４２から供給される映像信号Ｄinに対して所定の画像処理（例えば、ホワイトバランス調整処理や、コントラスト改善処理など）を施すことにより、ＲＧＢ信号である映像信号Ｄoutを生成するものである。

基準電源部４５は、電源電圧Ｖｃｃに基づいて、ＤＣ／ＤＣコンバータ４６の基準電圧である基準電圧Ｖｒｅｆを生成するものである。

ＤＣ／ＤＣコンバータ４６は、供給される基準電圧Ｖｒｅｆに基づいて所定の直流電圧変換を行うことにより、ソースドライバ５１の電源電圧およびゲートドライバ５２において用いられる電圧（ゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoff）をそれぞれ生成し、ソースドライバ５１およびゲートドライバ５２へ供給するものである。

ソースドライバ５１は、タイミング生成部４２から供給されるタイミング信号（クロック信号ＣＬＫおよびデータイネーブル信号ＤＥ）に従って、画像処理部４３から映像信号Ｄoutを入力すると共に、この映像信号Ｄoutに基づく駆動電圧（ソース電圧）を液晶表示パネル２の各画素２０へ供給するものである。

ゲートドライバ５２は、タイミング生成部４２から供給されるタイミング信号（クロック信号ＣＬＫおよびストローブ信号ＳＴＶ）に従って、ＤＣ／ＤＣコンバータ４６からの供給電圧（ゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoff）に基づき、液晶表示パネル２内の各画素２０を後述するゲート線に沿って線順次駆動するものである。なお、このゲートドライバ５２の詳細構成については、後述する。

バックライト駆動部６は、バックライト部３の点灯動作を制御するものであり、例えばインバータ回路を含んで構成されている。

次に図２を参照して、各画素２０に形成された画素回路ユニット（液晶表示素子）の構成について詳細に説明する。図２は、画素２０内の画素回路ユニットの回路構成例を表したものである。なお、図中の符号ｍ，ｎはそれぞれ自然数を表しており、画素２０（ｍ，ｎ）は、複数の画素２０のうちの座標（ｍ，ｎ）に位置する画素を表している。

画素２０（ｍ，ｎ）には、主容量素子として機能する液晶素子ＬＣと、補助容量素子Ｃｓと、ＴＦＴ素子Ｑ（ｍ，ｎ）とからなる画素回路ユニットが形成されている。また、この画素２０（ｍ，ｎ）には、１本のゲート線Ｇ（ｎ）と、１本のソース線Ｓ（ｍ）と、１本の補助容量線Ｃｓ（ｎ）とが接続されている。ゲート線Ｇ（ｎ）は、駆動対象の画素回路ユニットを線順次で選択して、その画素回路ユニット内のＴＦＴ素子Ｑをゲートオン電圧Ｖonにより選択的にオン状態にすると共に、このＴＦＴ素子Ｑをゲートオフ電圧Ｖoffにより選択的にオフ状態にするためのものである。ソース線Ｓ（ｍ）は、駆動対象の画素回路ユニットに対し、その画素回路ユニット内のＴＦＴ素子Ｑを介して画像データ（映像信号Ｄout）を供給するためのものである。補助容量線Ｃｓ（ｎ）は、ゲート線Ｇ（ｎ）に沿って延在する各画素回路ユニット内の補助容量素子Ｃｓに接続されている。

液晶素子ＬＣは、ソース線Ｓ（ｍ）からＴＦＴ素子Ｑ（ｍ，ｎ）を介して一端に供給される映像信号Ｄoutに応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。この液晶素子ＬＣは、液晶層（図示せず）と、この液晶層を挟む一対の電極（図示せず）とを含んで構成されている。これら一対の電極のうちの一方（一端）側は、接続線Ｌ１を介してＴＦＴ素子Ｑ（ｍ，ｎ）のソースおよび補助容量素子Ｃｓの一端に接続されている。また、一対の電極のうちの他方（他端）側は、コモン電極ＶＣＯＭに接続されている。なお、上記液晶層は、例えばＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードの液晶などにより構成される。

補助容量素子Ｃｓは、液晶素子ＬＣの蓄積電荷を安定化させるための容量素子である。この補助容量素子の一端（一方の電極）は、接続線Ｌ１を介して液晶素子ＬＣの一端およびＴＦＴ素子Ｑ（ｍ，ｎ）のソースに接続されている。また、補助容量素子の他端（対向電極）は、補助容量線Ｃｓ（ｎ）に接続されている。

ＴＦＴ素子Ｑ（ｍ，ｎ）は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されている。このＴＦＴ素子Ｑ（ｍ，ｎ）では、ゲートがゲート線Ｇ（ｎ）に接続され、ソースが接続線Ｌ１を介して液晶素子ＬＣの一端および補助容量素子Ｃｓの一端に接続され、ドレインがソース線Ｓ（ｍ）に接続されている。ＴＦＴ素子Ｑ（ｍ，ｎ）は、液晶素子ＬＣの一端および補助容量素子Ｃｓの一端に対して映像信号Ｄoutを供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇ（ｎ）を介して供給される選択信号（ゲート信号）に応じて、ソース線Ｓ（ｍ）と画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士との間を選択的に導通させる（オン状態にする）ようになっている。

次に図３〜図６を参照して、タイミング生成部４２の回路構成の詳細について説明する。図３に示したように、タイミング制御部４２は、ライン開始パルス生成部４２１と、フレーム開始パルス生成部４２２と、ＤＥ生成部４２３とを有している。なお、ここでは、映像信号Ｄinが、赤色（Ｒ）表示用のＲ信号（赤色用映像信号Ｒｄａｔａ）と、緑色（Ｇ）表示用のＧ信号（緑色用映像信号Ｇｄａｔａ）と、青色（Ｂ）表示用のＢ信号（青色用映像信号Ｂｄａｔａ）とから構成されているものとする。

ライン開始パルス生成部４２１は、映像信号Ｄin（赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａ）に含まれる埋め込み同期信号と、クロック信号ＣＬＫとに基づいて、各水平ライン方向の表示駆動の開始位置を示すライン開始パルスＨｓｔを生成するものである。このライン開始パルス生成部４２１は、図４に示したように、８つのフリップフロップ（ＦＦ）回路ＦＦ１１〜Ｆ１８と、３つの排他的論理和回路ＥｘＯＲ１１〜ＥｘＯＲ１３と、２つのアンド（論理和）回路ＡＮＤ１１，ＡＮＤ１２とを有している。

ＦＦ回路ＦＦ１１では、データ入力端子Ｄには赤色用映像信号Ｒｄａｔａが入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力端子Ｑからは信号Ｓ１１が出力されている。ＦＦ回路ＦＦ１２では、データ入力端子Ｄには信号Ｓ１１が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力端子Ｑからは信号Ｓ１１が出力されている。排他的論理和回路ＥｘＯＲ１１では、信号Ｓ１１，Ｓ１２がそれぞれ入力され、信号Ｓ１３が出力されている。

ＦＦ回路ＦＦ１３では、データ入力端子Ｄには緑色用映像信号Ｇｄａｔａが入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。ＦＦ回路ＦＦ１４では、データ入力端子Ｄには、ＦＦ回路１３の出力端子Ｑからの出力信号が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。排他的論理和回路ＥｘＯＲ１２では、ＦＦ回路１３の出力端子Ｑからの出力信号およびＦＦ回路１４の出力端子Ｑからの出力信号がそれぞれ入力されている。

ＦＦ回路ＦＦ１５では、データ入力端子Ｄには青色用映像信号Ｂｄａｔａが入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。ＦＦ回路ＦＦ１６では、データ入力端子Ｄには、ＦＦ回路１５の出力端子Ｑからの出力信号が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。排他的論理和回路ＥｘＯＲ１３では、ＦＦ回路１５の出力端子Ｑからの出力信号およびＦＦ回路１６の出力端子Ｑからの出力信号がそれぞれ入力されている。

アンド回路ＡＮＤ１１では、排他的論理和回路ＥｘＯＲ１１から出力される信号Ｓ１３と、排他的論理和回路ＥｘＯＲ１２からの出力信号と、排他的論理和回路ＥｘＯＲ１３からの出力信号とがそれぞれ入力され、信号Ｓ１４が出力されている。

ＦＦ回路ＦＦ１７では、データ入力端子Ｄには、アンド回路ＡＮＤ１１から出力される信号Ｓ１４が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力端子Ｑからは信号Ｓ１５が出力されている。ＦＦ回路ＦＦ１８では、データ入力端子Ｄには、ＦＦ回路１７の出力端子Ｑからの出力信号が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力端子Ｑからは信号Ｓ１６が出力されている。アンド回路ＡＮＤ１２では、ＦＦ回路１７からの出力信号Ｓ１５およびＦＦ回路１８からの出力信号Ｓ１６がそれぞれ入力され、ライン開始パルスＨｓｔが出力されている。

一方、フレーム開始パルス生成部４２２は、ライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔと、クロック信号ＣＬＫとに基づいて、各フレーム期間における垂直ライン方向の表示駆動を開始させるための表示タイミング信号であるフレーム開始パルス（ＳＴＶ信号；ストローブ信号）を生成するものである。このフレーム開始パルス生成部４２２は、図５に示したように、カウンタＣＮＴ２と、デコーダＤＥＣ２と、ＪＫフリップフロップ（ＦＦ）回路ＪＫＦＦ２と、アンド（論理和）回路ＡＮＤ２とを有している。

カウンタＣＮＴ２では、リセット端子ＲＳＴにはライン開始パルスＨｓｔの反転信号が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。このカウンタＣＮＴ２は、後述するＶ（垂直）ブランク期間（例えば、少なくとも２Ｈ（水平）期間）に対応するクロック信号ＣＬＫの数をカウントするためのものである。

デコーダＤＥＣ２では、カウンタＣＮＴ２の出力端子ＯＵＴからの出力信号がデコードされ、デコードされた信号Ｓ２１が出力されている。このデコーダＤＥＣ２は、カウンタＣＮＴ２からの出力信号（ＣＬＫ信号のカウント数）が、上記したように、予め設定されたＶ（垂直）ブランク期間に対応するクロック信号ＣＬＫの数に到達したときに、「Ｈ（ハイ）」を示す信号Ｓ２１を出力するものである。

ＪＫＦＦ回路ＪＫＦＦ２では、Ｊ端子にはライン開始パルスＨｓｔが入力され、Ｋ端子にはデコーダＤＥＣ２から出力される信号Ｓ２１が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力反転端子ＱＢからは信号Ｓ２２が出力されている。

アンド回路ＡＮＤ２では、ＪＫＦＦ回路ＪＫＦＦ２から出力される信号Ｓ２２と、ライン開始パルスＨｓｔとが入力され、ストローブ信号Ｈｓｔが出力されている。

また、ＤＥ生成部４２３は、ライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔと、クロック信号ＣＬＫとに基づいて、映像信号Ｄin（赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａ）に含まれる有効データ信号に同期した表示タイミング信号である、データイネーブル信号ＤＥを生成するものである。このＤＥ生成部４２３は、図６に示したように、カウンタＣＮＴ３と、デコーダＤＥＣ３と、ＪＫフリップフロップ（ＦＦ）回路ＪＫＦＦ３とを有している。

カウンタＣＮＴ３では、リセット端子ＲＳＴにはライン開始パルスＨｓｔの反転信号が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力されている。このカウンタＣＮＴ３は、後述する１Ｈ（水平）期間内の有効データ期間に対応するクロック信号ＣＬＫの数をカウントするためのものである。

デコーダＤＥＣ３では、カウンタＣＮＴ３の出力端子ＯＵＴからの出力信号がデコードされ、デコードされた信号Ｓ３が出力されている。このデコーダＤＥＣ３は、カウンタＣＮＴ３からの出力信号（ＣＬＫ信号のカウント数）が、上記したように、予め設定された１Ｈ（水平）期間内の有効データ期間に対応するクロック信号ＣＬＫの数に到達するまでの間、「Ｈ（ハイ）」を示す信号Ｓ３を出力するものである。

ＪＫＦＦ回路ＪＫＦＦ３では、Ｊ端子にはライン開始パルスＨｓｔが入力され、Ｋ端子にはデコーダＤＥＣ３から出力される信号Ｓ３が入力され、クロック端子ＣＫにはクロック信号ＣＬＫが入力され、出力端子Ｑからはデータイネーブル信号ＤＥが出力されている。

次に図７を参照して、ゲートドライバ５２の回路構成の詳細について説明する。ゲートドライバ５２は、図７に示したシフトレジスタ部５２１と、図示しない出力部とを含んで構成されている。

シフトレジスタ部５２１は、タイミング生成部４２から供給されるストローブ信号ＳＴＶおよびクロック信号ＣＬＫに基づいて、順次異なるタイミングで「Ｈ」状態となるストローブ信号ＳＴＶ１，ＳＴＶ２，ＳＴＶ３，ＳＴＶ４，…を生成するものである。このシフトレジスタ部５２１は、複数のフリップフロップ（ＦＦ）回路（例えば、図７に示したＦＦ回路ＦＦ４１〜ＦＦ４５，…）を含んで構成されている。ＦＦ回路ＦＦ４１のデータ入力端子Ｄにはストローブ信号ＳＴＶが供給されると共に、各ＦＦ回路ＦＦ４１〜ＦＦ４５，…のクロック端子ＣＫには、クロック信号ＣＬＫが互いに並列に供給されるようになっている。また、ＦＦ回路ＦＦ４１のデータ出力端子Ｑからはストローブ信号ＳＴＶ１が出力され、このストローブ信号ＳＴＶ１は、ＦＦ回路ＦＦ４２のデータ入力端子Ｄに供給されるようになっている。同様に、ＦＦ回路ＦＦ２のデータ出力端子Ｑからはストローブ信号ＳＴＶ２が出力され、このストローブ信号ＳＴＶ２は、ＦＦ回路ＦＦ４３のデータ入力端子Ｄに供給されるようになっている。ＦＦ回路ＦＦ４３のデータ出力端子Ｑからはストローブ信号ＳＴＶ３が出力され、このストローブ信号ＳＴＶ３は、ＦＦ回路ＦＦ４４のデータ入力端子Ｄに供給されるようになっている。ＦＦ回路ＦＦ４４のデータ出力端子Ｑからはストローブ信号ＳＴＶ４が出力され、このストローブ信号ＳＴＶ４は、ＦＦ回路ＦＦ４５のデータ入力端子Ｄに供給されるようになっている。

なお、図示しない出力部は、シフトレジスタ部５２１から供給されるストローブ信号ＳＴＶ１，ＳＴＶ２，ＳＴＶ３，ＳＴＶ４，…およびＤＣ／ＤＣコンバータ４６から供給されるゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffに基づいて、ゲートドライバ５２の出力信号であるゲート信号（ゲート電圧ＶＧ（１），ＶＧ（２），…）を生成するものである。

ここで、タイミング生成部４２が本発明における「信号検出部」および「信号生成部」の一具体例に対応する。また、ソースドライバ５１およびゲートドライバ５２が、本発明における「駆動部」の一具体例に対応する。

次に、本実施の形態の液晶表示装置１の作用および効果について説明する。

まず、図１および図２を参照して、液晶表示装置１の基本動作について説明する。

この液晶表示装置１では、図１に示したように、タイミングコントローラ４において、外部からの映像信号Ｄinおよびクロック信号ＣＬＫに基づいて所定の信号処理が施され、映像信号Ｄoutおよびタイミング信号（ストローブ信号ＳＴＶおよびデータイネーブル信号ＤＥ）が生成される。また、それと共に、電源電圧Ｖｃｃの供給に基づいて、ソースドライバ５１およびゲートドライバ５２において用いられる電圧が生成される。

具体的には、まず、Ｉ／Ｏ部４１を介して入力した映像信号Ｄinおよびクロック信号ＣＬＫに基づいて、タイミング処理部４２が、ストローブ信号ＳＴＶおよびデータイネーブル信号ＤＥをそれぞれ生成する。このストローブ信号ＳＴＶは、クロック信号ＣＬＫと共にゲートドライバ５２へ出力される。また、データイネーブル信号ＤＥは、クロック信号ＣＬＫと共にソースドライバ５１へ出力される。また、それと共に、映像信号Ｄinが画像処理部４３へ出力される。

次に、画像処理部４３は、映像信号Ｄinに対して所定の画像処理（例えば、ホワイトバランス調整処理や、コントラスト改善処理など）を施し、ＲＧＢ信号である映像信号Ｄoutを生成する。

一方、基準電源部４５により供給される基準電圧Ｖｒｅｆに基づいて、ＤＣ／ＤＣコンバータ４６は直流電圧変換を行う。そして、生成されたソースドライバ５１の電源電圧が、ソースドライバ５１へ供給されると共に、生成されたゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffがそれぞれ、ゲートドライバ５２へ供給される。

ここで、ゲートドライバ５２は、タイミング生成部４２から供給されるストローブ信号ＳＴＶおよびクロック信号ＣＬＫと、ＤＣ／ＤＣコンバータ４６から供給されるゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffに基づいて、ゲート電圧を生成する。そして、そのようにして生成されたゲート電圧は、各ゲート線に沿って液晶表示パネル２の各画素２０へ供給される。

一方、ソースドライバ５１は、タイミング生成部４２から供給されるデータイネーブル信号ＤＥおよびクロック信号ＣＬＫに従って、画像処理部４３から映像信号Ｄoutを入力し、この映像信号Ｄoutに基づく駆動電圧（ソース電圧）を生成する。そして、そのようにして生成されたソース電圧は、ソース線に沿って液晶表示パネル２の各画素２０へ供給される。

ここで、ゲートドライバ５２およびソースドライバ５１から出力される各画素２０内への駆動電圧（ゲート電圧およびソース電圧）によって、各画素２０に対する線順次表示駆動動作が行われる。すなわち、映像信号Ｄoutに含まれる有効データ信号と、タイミング生成部４２により生成された表示タイミング信号（ストローブ信号ＳＴＶおよびデータイネーブル信号ＤＥ）とに基づく駆動電圧が、各画素２０の液晶素子に対して印加され、線順次表示駆動が行われる。具体的には、図２に示した画素２０（ｎ，ｍ）内の画素回路ユニットでは、以下のようにしていわゆるライン反転駆動動作がなされる。

まず、ソースドライバ５１からソース線Ｓ（ｍ）を介して画素２０（ｍ，ｎ）用の映像信号Ｄoutが供給されると共に、ゲートドライバ５２からゲート線Ｇ（ｎ）を介して画素２０（ｍ，ｎ）用の選択信号（具体的には、ゲート電圧ＶＧ（ｎ）におけるゲートオン電圧Ｖon）が供給されると、ゲート線Ｇ（ｎ）にパルス状の電位（ゲートオン電圧Ｖonの電位）が発生する。これにより、ＴＦＴ素子Ｑ（ｍ，ｎ）がオン状態となり、接続線Ｌ１を介して映像信号Ｄoutに基づく電流が流れ、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士に電荷が蓄積される（画像データが供給される）。すなわち、映像信号Ｄoutに基づく電圧が、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の両端間にそれぞれ印加される。

次に、ゲート線Ｇ（ｎ）により供給されるゲートオフ電圧ＶoffによってＴＦＴ素子Ｑ（ｍ，ｎ）が選択的にオフ状態となると、ソース線Ｓ（ｍ）からの映像信号Ｄoutの供給が停止され、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の両端間の電圧が保持される。

以上のような液晶表示パネル２における線順次表示駆動動作により、バックライト駆動部６の駆動動作によりバックライト部３から照射される照明光が、液晶表示パネル２により画素２０ごとに変調され、表示光として液晶表示パネル２から出力される。これにより、映像信号Ｄinに基づく表示光により、映像表示がなされる。

次に、図１および図２に加え、図３〜図１３を参照して、本発明の特徴的部分の１つである、タイミング生成部４２によるタイミング信号の生成動作等の詳細について説明する。

最初に、図８を参照して、液晶表示パネル２（映像信号Ｄin）における、水平期間（Ｈ期間、水平ライン方向）および垂直期間（Ｖ期間、垂直ライン方向）と、有効データ領域（有効データ期間）およびブランク領域（帰線期間、ブランク期間）との関係について説明する。本実施の形態の映像信号Ｄinには、画像を表示するための有効データ領域に対応する有効データ信号（ＲＧＢ信号）に加え、有効データ領域の外縁に位置するブランク領域内（例えば、図中の符号Ｐ１で示したように、有効データ信号の２クロック前の期間）において、有効データ領域における各水平ライン方向の先頭位置を示す（具体的には、１クロック期間「Ｈ（ハイ）」状態となる）埋め込み同期信号が含まれるようになっている。また、ブランク期間（水平ブランク期間および垂直ブランク期間）では、映像信号Ｄinのデータは、常に一定状態を保持するようになっている。

ここで、本実施の形態のタイミング処理部４２では、まず、ライン開始パルス生成部４２１において、例えば図９に示したようにして、映像信号Ｄinおよびクロック信号ＣＬＫに基づいてライン開始パルスＨｓｔが生成される。図９は、ライン開始パルス生成部４２１の動作をタイミング波形図で表したものであり、（Ａ）はクロック信号ＣＬＫを、（Ｂ）〜（Ｇ）は図４中に示した信号Ｓ１１〜Ｓ１６を、（Ｈ）はライン開始パルスＨｓｔを、それぞれ表している。

このライン開始パルス生成部４２１では、映像信号Ｄin（赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａ）に含まれる埋め込み同期信号と、クロック信号ＣＬＫとに基づいて、各水平ライン方向の表示駆動の開始位置を示すライン開始パルスＨｓｔが生成される。この埋め込み同期信号とは、例えば図９（Ｂ）に示した信号Ｓ１１に含まれる、有効データ信号の２クロック前の期間（タイミングｔ１１〜ｔ１２の期間）に「Ｈ（ハイ）」状態となる同期信号のことである。ここでは、赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａの３つの信号それぞれについて、信号値の時間変化が監視されることにより、埋め込み同期信号が検出される。具体的には、赤色用映像信号Ｒｄａｔａにおいて埋め込み同期信号が検出されると、信号Ｓ１３（図９（Ｄ））が変化し、「Ｈ」状態となる。そして、それと同期して（同時に）、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａにおいても埋め込み同期信号が検出されると、信号Ｓ１４（図９（Ｅ））が変化し、「Ｈ」状態となる。これにより、映像信号Ｄinに含まれる埋め込み同期信号が検出され、信号Ｓ１４に基づいてライン開始パルスＨｓｔ（図９（Ｈ）；タイミングｔ１２〜ｔ１３の期間に「Ｈ」状態となる信号）が生成される。

次に、フレーム開始パルス生成部４２２では、例えば図１０に示したようにして、クロック信号ＣＬＫおよびライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔに基づいて、フレーム開始パルスに対応するストローブ信号ＳＴＶが生成される。図１０は、フレーム開始パルス生成部４２２の動作をタイミング波形図で表したものであり、（Ａ）はクロック信号ＣＬＫを、（Ｂ）ライン開始パルスＨｓｔを、（Ｃ），（Ｄ）は図５中に示した信号Ｓ２１，Ｓ２２を、（Ｅ）はストローブ信号ＳＴＶを、それぞれ表している。

このフレーム開始パルス生成部４２２では、ライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔと、クロック信号ＣＬＫとに基づいて、各フレーム期間における垂直ライン方向の表示駆動を開始させるための表示タイミング信号であるフレーム開始パルス（ＳＴＶ信号；ストローブ信号）が生成される。ここでは、水平ブランク期間および垂直のブランク期間では、映像信号Ｄinのデータが常に一定状態を保持する（データが変化しない）ことを利用し、最低２水平期間の間データの変化がない場合に、垂直ブランク期間であると判断する。具体的には、カウンタＣＮＴ２では、ライン開始パルスＨｓｔの入力によりリセットされる（例えば、図１０中のタイミングｔ２１〜ｔ２２の期間）と共に、クロック信号ＣＬＫの数がカウントされる（例えば、タイミングｔ２２〜ｔ２３の期間）。また、デコーダＤＥＣ２では、カウンタＣＮＴ２からの出力信号がデコードされ、デコードされた信号Ｓ２１が出力される。すなわち、カウンタＣＮＴ２からの出力信号（ＣＬＫ信号のカウント数）が、予め設定されたＶ（垂直）ブランク期間に対応するクロック信号ＣＬＫの数に到達したときに、「Ｈ（ハイ）」を示す信号Ｓ２１が出力される（例えば、タイミングｔ２３〜ｔ２４の期間）。そして、これによりＪＫＦＦ回路ＪＫＦＦ２からの出力信号Ｓ２２が「Ｈ状態」になると共に、この信号Ｓ２２が「Ｈ状態」である期間（例えば、タイミングｔ２４以降の期間）内にライン開始パルスＨｓｔが入力されることにより、有効データ領域内の１ライン目の先頭部分を示すフレーム開始パルスである、ストローブ信号ＳＴＶが生成される（例えば、タイミングｔ２５〜ｔ２６の期間）。

一方、このような動作と並行して、ＤＥ生成部４２３では、例えば図１１に示したようにして、クロック信号ＣＬＫおよびライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔに基づいて、データイネーブル信号ＤＥが生成される。図１１は、ＤＥ生成部４２３の動作をタイミング波形図で表したものであり、（Ａ）はクロック信号ＣＬＫを、（Ｂ）ライン開始パルスＨｓｔを、（Ｃ）は図６中に示した信号Ｓ３を、（Ｅ）はデータイネーブル信号ＤＥを、それぞれ表している。

このＤＥ生成部４２３では、ライン開始パルス生成部４２１から供給されるライン開始パルスＨｓｔと、クロック信号ＣＬＫとに基づいて、映像信号Ｄin（赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａ）に含まれる有効データ信号に同期した表示タイミング信号である、データイネーブル信号ＤＥが生成される。具体的には、カウンタＣＮＴ３では、ライン開始パルスＨｓｔの入力によりリセットされる（例えば、図１１中のタイミングｔ３１〜ｔ３２，ｔ３５〜ｔ３６の期間）と共に、クロック信号ＣＬＫの数がカウントされる（例えば、タイミングｔ３２〜ｔ３３の期間）。また、デコーダＤＥＣ３では、カウンタＣＮＴ３からの出力信号がデコードされ、デコードされた信号Ｓ３が出力される。すなわち、カウンタＣＮＴ３からの出力信号（ＣＬＫ信号のカウント数）が、予め設定された１Ｈ（水平）期間内の有効データ期間に対応するクロック信号ＣＬＫの数に到達するまでの間、「Ｈ（ハイ）」を示すデータイネーブル信号ＤＥが出力される（例えば、タイミングｔ３２〜ｔ３４，ｔ３６以降の期間）。

このようにして、本実施の形態の液晶表示装置１では、例えば図１２に示したような水平周期タイミングおよび垂直周期タイミングにより、表示駆動動作が行われる。この図１２は、液晶表示装置１全体における水平周期タイミング（図１２（Ａ）〜（Ｅ）に対応）および垂直周期タイミング（図１２（Ｆ）〜（Ｊ）に対応）をタイミング波形図で表したものであり、（Ａ）はクロック信号ＣＬＫを、（Ｂ）〜（Ｄ）および（Ｆ）〜（Ｈ）はそれぞれ赤色用映像信号Ｒｄａｔａ，緑色用映像信号Ｇｄａｔａ，青色用映像信号Ｂｄａｔａを、（Ｅ）および（Ｉ）はそれぞれデータイネーブル信号ＤＥを、（Ｊ）はストローブ信号ＳＴＶを、それぞれ表している。

すなわち、本実施の形態の液晶表示装置１では、映像信号Ｄin（赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａ）に含まれる埋め込み同期信号と、クロック信号ＣＬＫとに基づいて、有効データ領域に同期した表示タイミング信号であるデータイネーブル信号ＤＥが生成される。そして、このデータイネーブル信号ＤＥは、例えば図中のタイミングｔ４１〜ｔ４８に示したように、水平周期タイミングにおいて表示駆動に用いられる。

一方、映像信号Ｄinに含まれる埋め込み同期信号とクロック信号ＣＬＫとに基づいて、各フレーム期間における垂直ライン方向の表示駆動を開始させるための表示タイミング信号である、ストローブ信号ＳＴＶが生成される。そして、上記データイネーブル信号ＤＥと、このストローブ信号ＳＴＶとが、例えば図中のタイミングｔ５１〜ｔ５４に示したように、垂直周期タイミングにおいて表示駆動に用いられる。

このようにして、本実施の形態の液晶表示装置１では、映像信号Ｄinおよびクロック信号ＣＬＫに基づいて、有効データ領域、水平ブランク期間および垂直ブランク期間の判別が行えるため、従来の液晶表示装置のようにデータイネーブル信号ＤＥを外部から供給することなく、表示駆動が実現される。

また、このようにして生成されたストローブ信号ＳＴＶを用いて、ゲートドライバ５２では、例えば図１３に示したようなゲート電圧が生成される。この図１３は、ゲートドライバ５２の動作をタイミング波形図で表したものであり、（Ａ）はクロック信号ＣＬＫを、（Ｂ）〜（Ｆ）はストローブ信号ＳＴＶ，ＳＴＶ１〜ＳＴＶ４を、（Ｇ）〜（Ｉ）はゲート信号Ｇ（１）〜Ｇ（３）の電圧を示すゲート電圧ＶＧ（１）〜ＶＧ（３）を、それぞれ表している。

すなわち、ゲートドライバ５２において、まず、図７に示したシフトレジスタ部５２１では、フレーム開始パルス生成部４２２から供給されるストローブ信号ＳＴＶおよびクロック信号ＣＬＫに基づき、例えば図１３（Ｃ）〜（Ｆ）にそれぞれ示したようなタイミング波形（タイミングｔ６０〜ｔ６５）からなるストローブ信号ＳＴＶ１〜ＳＴＶ４等が生成される。そして、次に図示しない出力部では、シフトレジスタ部５２１から供給されるストローブ信号ＳＴＶ１，ＳＴＶ２，ＳＴＶ３，ＳＴＶ４，…およびＤＣ／ＤＣコンバータ４６から供給されるゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffに基づいて、例えば図１３（Ｇ）〜（Ｉ）にそれぞれ示したようなタイミング波形（タイミングｔ６１〜ｔ６５）からなるゲート電圧ＶＧ（１），ＶＧ（２），ＶＧ（３），…が生成される。

このようにして本実施の形態の液晶表示装置１では、有効データ領域に対応する有効データ信号と、ブランク領域内において有効データ領域における各水平ライン方向の先頭位置を示す埋め込み同期信号とを含む映像信号Ｄinから、埋め込み同期信号が検出される。また、この検出された埋め込み同期信号とクロック信号ＣＬＫとに基づいて、ソースドライバ５１およびゲートドライバ５２において用いられる表示タイミング信号（データイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）が生成される。そして、有効データ信号とこの生成された表示タイミング信号とに基づく駆動電圧が、ソースドライバ５１およびゲートドライバ５２によって各画素２０の液晶素子に対して印加され、表示駆動が行われる。すなわち、埋め込み同期信号を含む映像信号Ｄinとクロック信号ＣＬＫとのみに基づいて、各画素２０の液晶素子に対する表示駆動が可能となり、データイネーブル信号ＤＥおよびストローブ信号ＳＴＶのような表示タイミング信号を、従来のように外部から供給する必要がなくなる。

以上のよう本実施の形態では、有効データ信号と埋め込み同期信号とを含む映像信号Ｄinから埋め込み同期信号を検出すると共に、この埋め込み同期信号とクロック信号ＣＬＫとに基づいて表示タイミング信号（データイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）を生成し、有効データ信号とこの表示タイミング信号とに基づく駆動電圧を各画素２０の液晶素子に対して印加することによって表示駆動を行うようにしたので、映像信号Ｄinおよびクロック信号ＣＬＫのみに基づいて、各画素２０の液晶素子に対する表示駆動を行うことができる。よって、使用する信号線の種類を従来よりも削減しつつ、従来と同等の表示駆動を実現することが可能となる。

具体的には、映像信号Ｄinが、赤色用映像信号Ｒｄａｔａと、緑色用映像信号Ｇｄａｔａと、青色用映像信号Ｂｄａｔａとから構成されると共に、これら３つの信号それぞれについて信号値の時間変化を監視することによって、埋め込み同期信号を検出するようにしたので、上記のような効果を得ることが可能となる。

また、削減した同期信号線の代わりに、別の付加価値を設けるための制御信号線などを追加することも可能となる一方、信号線を削減した状態で使用すれば、省スペース化や低コスト化を図ることが可能となる。

以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態では、赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａの３つの信号それぞれについて、信号値の時間変化を監視することにより埋め込み同期信号を検出する場合について説明したが、他の方法によって埋め込み同期信号を検出するようにしてもよい。例えば、赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａの３つの信号のうちの少なくとも１つの信号について信号値の時間変化を監視することにより、埋め込み同期信号を検出するようにしてもよい。また、赤色用映像信号Ｒｄａｔａ、緑色用映像信号Ｇｄａｔａおよび青色用映像信号Ｂｄａｔａの３つの信号のうちの少なくとも２つの信号について信号値の時間変化を監視すると共に、その監視している複数の信号のうちの少なくとも１つの信号において埋め込み同期信号が検出された場合に、映像信号Ｄinから埋め込み同期信号が検出されたものとみなすようにしてもよい。後者のように構成した場合、上記実施の形態と比べ、映像信号Ｄinに含まれるノイズに対する耐久性（耐ノイズ性）を向上させることが可能となる。

また、上記実施の形態では、液晶表示パネル２内の各画素回路ユニットをいわゆるライン反転により表示駆動する場合について説明したが、例えば、いわゆるフレーム反転やドット反転により表示駆動するようにしてもよい。

さらに、上記実施の形態では、１種類のゲートオフ電圧Ｖoffを用いて表示駆動を行う場合について説明したが、例えば、複数種類のゲートオフ電圧を用いて表示駆動を行う（例えば、３値駆動など）ようにしてもよい。

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。 図１に示した各画素内に形成された画素回路ユニットの詳細構成を表す回路図である。 図１に示したタイミング生成部の詳細構成を表すブロック図である。 図３に示したライン開始パルス生成部の詳細構成を表す論理回路図である。 図３に示したフレーム開始パルス生成部の詳細構成を表す論理回路図である。 図３に示したＤＥ生成部の詳細構成を表す論理回路図である。 図１に示したゲートドライバに含まれるシフトレジスタ部の構成を表す論理回路図である。 水平期間および垂直期間と有効データ領域（有効データ期間）およびブランク期間との関係を説明するための模式図である。 図４に示したライン開始パルス生成部の動作を表すタイミング波形図である。 図５に示したフレーム開始パルス生成部の動作を表すタイミング波形図である。 図６に示したＤＥ生成部の動作を表すタイミング波形図である。 実施の形態の液晶表示装置全体における水平周期タイミングおよび垂直周期タイミングについて説明するためのタイミング波形図である。 ゲートドライバの動作を説明するためのタイミング波形図である。

符号の説明

１…液晶表示装置、２…液晶表示パネル、２０，２０（ｍ，ｎ）…画素、３…バックライト部、４…タイミングコントローラ、４１…Ｉ／Ｏ部、４２…タイミング生成部、４２１…ライン開始パルス生成部、４２２…フレーム開始パルス生成部、４２３…ＤＥ生成部、４３…画像処理部、４５…基準電源部、４６…ＤＣ／ＤＣコンバータ、５１…ソースドライバ、５２…ゲートドライバ、５２１…シフトレジスタ部、６…バックライト駆動部、Ｄin…（入力）映像信号、Ｄout…（出力）映像信号、Ｒｄａｔａ…赤色用映像信号、Ｇｄａｔａ…緑色用映像信号、Ｂｄａｔａ…青色用映像信号、ＣＬＫ…クロック信号、Ｈｓｔ…ライン開始パルス、ＳＴＶ，ＳＴＶ１〜ＳＴＶ４…ストローブ信号、ＤＥ…データイネーブル信号、Ｖｃｃ…電源電圧、Ｖｒｅｆ…基準電圧、Ｖon…ゲートオン電圧、Ｖoff…ゲートオフ電圧、ＬＣ…液晶素子、Ｃｓ，Ｃｓ（ｍ，ｎ）…補助容量素子、Ｑ，Ｑ（ｍ，ｎ）…ＴＦＴ素子、Ｌ１…接続線、Ｇ（ｎ）…ゲート線、Ｓ（ｍ）…ソース線、Ｃｓ（ｎ）…補助容量線、ＶＣＯＭ…コモン電極、ＦＦ１１〜ＦＦ１８，Ｆ４１〜Ｆ４５…フリップフロップ（ＦＦ）回路、ＪＫＦＦ２，ＪＫＦＦ３…ＪＫフリップフロップ（ＦＦ）回路、ＣＮＴ１，ＣＮＴ２…カウンタ、ＤＥＣ１，ＤＥＣ２…デコーダ、ＡＮＤ１１，ＡＮＤ１２，ＡＮＤ２…アンド（論理積）回路、ＥｘＯＲ１１〜ＥｘＯＲ１３…排他的論理和回路、Ｓ１１〜Ｓ１６，Ｓ２１，Ｓ２２，Ｓ３…信号、ＶＧ（１）〜ＶＧ（３）…ゲート電圧、ｔ１１〜ｔ１３，ｔ２１〜ｔ２６，ｔ３１〜ｔ３６，ｔ４１〜ｔ４８，ｔ５１〜ｔ５４，ｔ６０〜ｔ６５…タイミング。

Claims (6)

1. 全体としてマトリクス状に配置され、各々が液晶素子を有する複数の画素と、
   画像を表示するための有効データ領域に対応する有効データ信号と、前記有効データ領域の外縁に位置するブランク領域内において有効データ領域における各水平ライン方向の先頭位置を示す埋め込み同期信号と、を含む入力映像信号から、前記埋め込み同期信号を検出する信号検出部と、
   前記信号検出部により検出された埋め込み同期信号と、外部から入力されたクロック信号とに基づいて、表示タイミング信号を生成する信号生成部と、
   前記有効データ信号と前記信号生成部により生成された表示タイミング信号とに基づく駆動電圧を、各画素の液晶素子に対して印加することにより表示駆動を行う駆動部と
   を備えた液晶表示装置。
2. 前記信号生成部は、前記埋め込み同期信号と前記クロック信号とに基づいて、各水平ライン方向の表示駆動の開始位置を示すライン開始パルスを生成するライン開始パルス生成部を有する
   請求項１に記載の液晶表示装置。
3. 前記信号生成部は、
   前記ライン開始パルスと前記クロック信号とに基づいて、各フレーム期間における垂直ライン方向の表示駆動を開始させるための表示タイミング信号であるフレーム開始パルス（ＳＴＶ信号；ストローブ信号）を生成するフレーム開始パルス生成部と、
   前記ライン開始パルスと前記クロック信号とに基づいて、前記有効データ信号に同期した表示タイミング信号であるデータイネーブル信号（ＤＥ信号）を生成するデータイネーブル信号生成部とをさらに有する
   請求項２に記載の液晶表示装置。
4. 前記駆動部は、
   前記ストローブ信号と前記クロック信号とに基づいて、各画素の液晶素子に対する表示駆動を行うゲートドライバと、
   前記有効データ信号と、前記データイネーブル信号と、前記クロック信号とに基づいて、各画素の液晶素子に対する表示駆動を行うソースドライバとを有する
   請求項３に記載の液晶表示装置。
5. 前記入力映像信号が、赤色（Ｒ）表示用のＲ信号と、緑色（Ｇ）表示用のＧ信号と、青色（Ｂ）表示用のＢ信号とから構成され、
   前記信号検出部は、前記Ｒ信号、前記Ｇ信号および前記Ｂ信号のうちの少なくとも１つの信号について、信号値の時間変化を監視することにより、前記埋め込み同期信号を検出する
   請求項１ないし請求項４のいずれか１項に記載の液晶表示装置。
6. 前記信号検出部は、前記Ｒ信号、前記Ｇ信号および前記Ｂ信号のうちの少なくとも２つの信号について信号値の時間変化を監視すると共に、その監視している複数の信号のうちの少なくとも１つの信号において前記埋め込み同期信号が検出された場合に、前記入力映像信号から埋め込み同期信号が検出されたものとみなす
   請求項５に記載の液晶表示装置。

Images