CN100405558C - SiO2/SiC 结构中界面态的氮钝化 - Google Patents

SiO2/SiC 结构中界面态的氮钝化 Download PDF

Info

Publication number
CN100405558C
CN100405558C CNB038202972A CN03820297A CN100405558C CN 100405558 C CN100405558 C CN 100405558C CN B038202972 A CNB038202972 A CN B038202972A CN 03820297 A CN03820297 A CN 03820297A CN 100405558 C CN100405558 C CN 100405558C
Authority
CN
China
Prior art keywords
annealing
coating
nitrogenize
oxide skin
nitrogen containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038202972A
Other languages
English (en)
Other versions
CN1679149A (zh
Inventor
A·W·萨克斯勒
M·K·达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1679149A publication Critical patent/CN1679149A/zh
Application granted granted Critical
Publication of CN100405558C publication Critical patent/CN100405558C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

通过在基本无氧的含氮环境中使氮化的氧化物层退火处理在碳化硅层上的氧化物层。退火可在高于约900℃，例如约1100℃、约1200℃或约1300℃的温度进行。使氮化的氧化物层退火可在低于约1个大气压，例如约0.01-约1atm或特别是约0.2atm的压力下进行。氮化的氧化物层可以是在含有N2O和/或NO的环境中生长的氧化物层，在含有N2O和/或NO的环境中退火的氧化物层，或者在含有N2O和/或NO的环境中生长并退火的氧化物层。

Description

SiO2/SiC 结构中界面态的氮钝化
相关申请
本申请涉及并要求2002年8月30日提交的题为“SiO2/SiC结构中界面态的氮钝化”的美国临时申请序列号60/406,753的优先权，在此引入其全部内容作为参考。
政府资助声明
本发明是在由海军研究办公室(the Office of Naval Research)提供的合同号为N00014-02-C-0302的政府资助下进行的。政府对本发明享有一定的权利。
发明背景
已知氮钝化，也称作“氮化”是一种降低SiO2/SiC界面处界面态密度的有效方法。氮化技术，包括生长和后氧化退火详细记载于2002年8月1日出版的题为“利用在氢环境中的退火在碳化硅层上制造氧化物层的方法”的美国专利公开2002/0102358、2001年10月1日提交的题为“在碳化硅层上的氧化物层的N2O生长方法”的美国专利公开2002/0072247和2001年4月12日提交的题为“在碳化硅层上的氧化物层的N2O退火方法”的美国专利申请09/834,283中，其中的每一个专利均共同转让给本发明的受让人，并且在此全文引入作为参考。
简而言之，氮化方法将氮以充足的浓度引入到SiO2/SiC界面，以钝化或中和界面处至少一定浓度的“陷阱”，否则这些“陷阱”会在层中产生不希望的能量态。“陷阱”是半导体材料内能够吸引或“陷入”自由电子载体的局部区域。陷阱可能是由不同材料如SiO2和SiC的界面处未封端或悬挂的电化学键引起的。陷阱还可能由界面附近的其它类型的晶格缺陷产生。不希望的能量态可能削弱SiO2/SiC界面附近的材料的电性能并且可能降低引入这些界面的电子器件，如MOSFET、电容器和其它器件的性能。陷阱还可能通过引起场终止和/或库仑散射而削弱器件的电功能。
SiC表面上的局部不均匀性也可能导致界面附近电荷的不均匀分布。在典型的SiO2/SiC结构中，SiC表面电荷的不均匀分布可能导致表面电势变化约4kT的标准偏差，这是一个较显著的波动。相比而言，硅中的表面电势变化可小于1.5kT。表面电势的变化可引起电子器件中不希望的特性。例如，表面电势的变化可引起掺入SiO2/SiC界面的MOSFET具有比其它情况下更高和更软的开启电压。
虽然已经证明通过使用N2O和/或NO的生长和/或后氧化退火进行的氮化成功地降低了SiO2/SiC结构中界面态的密度(DIT)，并同时保持了可接受的氧化物强度，但是实验结果给出了能够通过这种技术获得的DIT降低量的上限。虽然确切的原因尚未可知，但是认为N2O和NO退火在提供氮以钝化陷阱的同时，也对SiO2/SiC界面提供了引起界面进一步生长进入SiC的氧，这可产生另外的陷阱，由此抵消钝化的益处。
Chung等人研究了使用氨(NH3)作为退火气体的SiO2/SiC界面的钝化退火。见例如“在氨中退火对4H-碳化硅金属-氧化物-半导体电容器中谱带边沿附近的界面陷阱密度的影响”，Appl.Phys.Let.Vol.77，No.22，3601-03页(2000年11月)。Chung等人使用标准湿氧化技术在4H-SiC晶片上制备了40nm的氧化物层。随后将晶片在氨中于1atm和1050-1175℃退火2小时。Chung等人发现导电带边缘附近的界面态密度降低。在“用氧化氮钝化4H-SiC/SiO2界面”，Materials ScienceForum Vols.389-393，967-972页(2002)中，Chung等人注意到在降低导电带边缘附近的界面态密度(DIT)方面氨似乎与NO同样有效。但是，Chung等人注意到用NH3钝化的氧化物层的击穿场强度(即介电强度)要低得多。
发明概述
在本发明的某些实施方案中，SiO2/SiC结构中界面态的氮钝化是通过在包含氮且基本不含氧的环境中使二氧化硅/碳化硅界面退火而进行的，该界面是在N2O和/或NO中生长和/或氮化的。在某些实施方案中，退火气体为氨(NH3)。在某些实施方案中，氮化的第一步是通过在包含N2O和/或NO的气氛中使氧化物层生长和/或退火而进行的。随后在第二步中，碳化硅-氧化物界面在基本无氧的环境中氮化，在某些实施方案中使用NH3作为退火气体。第一和第二氮化步骤可以在相同的反应器中进行，但一般在不同的反应器中进行。
在具体的实施方案中，退火是在小于大气压和高于约1000℃但低于约1400℃的温度下经过足以降低界面态密度的时间而进行的。本发明的某些实施方案可以将界面态密度降低到超过单独用NO、N2O或NH3氮化所报道的水平而基本不降低氧化物层的击穿场强度。本发明的某些实施方案还可以改进电荷在氧化物层中分布的均匀性。
在本发明进一步的实施方案中，通过在基本无氧的含氮环境中使氮化的氧化物层退火来加工碳化硅层上的氮化的氧化物层。退火可在高于约900℃的温度进行。在另外的实施方案中，退火在高于约1000℃，例如约1100℃、约1200℃或约1300℃的温度进行。
在本发明另外的实施方案中，在基本无氧的含氮环境中使氮化的氧化物层退火是在小于约1个大气压下进行的。例如，可以在基本无氧的含氮环境中于约0.01-约1atm的压力下使氮化的氧化物层退火。在本发明具体的实施方案中，在基本无氧的含氮环境中于约0.2atm的压力下使氮化的氧化物层退火。
在本发明另外的实施方案中，氮化的氧化物层是在含有N2O和/或NO的环境中生长的氧化物层。在本发明其它的实施方案中，氮化的氧化物层是在含有N2O和/或NO的环境中退火的氧化物层。在本发明其它的实施方案中，氮化的氧化物层是在含有N2O和/或NO的环境中生长并退火的氧化物层。
在本发明另外的实施方案中，基本无氧的含氮环境是含NH3的环境。基本无氧的含氮环境还可以是NH3和至少一种惰性气体的环境。例如，基本无氧的含氮环境可以是NH3与N2、Ar和/或He中的一种或多种的环境。在本发明的特定实施方案中，基本无氧的含氮环境包括比例约为1∶3的NH3∶N2。另外，基本无氧的含氮环境可以包括NH3和H2。基本无氧的含氮环境还可以包括NH3和SiH4。在这些实施方案中，可将SiH4和NH3供给包含氮化的氧化物层的反应室，以使SiH4和NH3在一直到氮化的氧化物层附近的反应室区域才混合。
在本发明的某些实施方案中，NH3的流量为约1-约10标准升/分钟(SLM)。另外，NH3的流量可以提供约0.1cm/sec-约1000cm/sec的气体速率。例如，NH3的流量可以提供约1cm/sec-约100cm/sec的气体速率。
在本发明另外的实施方案中，氮化的氧化物层是热生长的氧化物层和/或沉积的氧化物层。
附图简述
图1是说明本发明实施方案的实施过程的流程图；
图2是说明本发明另外的实施方案的实施过程的流程图；
图3是可根据本发明的实施方案处理的结构的示意图；
图4是适用于本发明实施方案的反应器的示意图；
图5是说明几种退火条件下界面陷阱密度(DIT)与SiO2/SiC界面处能带隙的导电带边缘附近能量水平的关系图；
图6是两种晶片的等效并联电导(GP/ω)与频率的关系图；
图7是根据本发明的实施方案加工的氧化物的泄漏电流与场强的关系图；
图8是说明几种退火条件下界面陷阱密度(DIT)与SiO2/SiC界面处能带隙的导电带边缘附近能量水平的关系图；和
图9和10是使用本发明的实施方案制造的MOSFET的漏电流(空心圆)和沟道迁移率(实心圆)图。
优选实施方案详述
下面将参考附图更全面地描述本发明，在附图中给出了本发明的实施方案。但是，本发明可以具有许多不同的具体形式，不应该解释为只限定于本文所列的实施方案。更确切而言，提供这些实施方案是为了使公开内容彻底而完全，并且向本领域技术人员全面公开本发明的范围。在附图中，为了清楚起见，将层和区域的厚度放大了。通篇同样的数字表示同样的元件。应该理解，当谈到一个元件，如层、区域或基底位于或超出另一个元件“之上”时，它可以直接位于或直接超出另一个元件之上，或者也可以存在中间元件。相反，当提到一个元件“直接”位于或“直接”超出另一个元件“之上”时，则不存在中间元件。
根据本发明的某些实施方案，已经在N2O和/或NO环境中有SiO2层生长于其上的SiC基底在基本无氧的环境，例如使用NH3作为退火气体的情况下进行氮化。因为退火气体不含氧，所以SiO2层在氮化过程期间不能继续生长。由此得到降低了的界面态密度(DIT)，而不对氧化物的击穿场强度产生不利影响。
根据本发明另外的实施方案，使用常规热氧化物和/或其它生长技术使SiO2层生长于SiC层上。然后，根据常规技术使用常规的N2O或NO退火气体进行氮化。随后，在基本无氧的环境中进行SiO2/SiC界面的氮化，在某些实施方案中使用NH3作为退火气体。
此处所用基本无氧的环境是指含氧源的气体不是故意引入到反应室中的环境。由此，术语“基本无氧”用于指不故意引入氧的环境或方法，虽然可以存在一些氧。
在特定的实施方案中，基本无氧氮化在例如使用NH3退火的情况下可以在高于约900℃进行的，而在其它实施方案中在至少约1000℃进行。在某些实施方案中，基本无氧的氮化退火是在1atm或更小的压力下进行的，而在其它实施方案中在约0.2atm下进行。
现在参考说明本发明具体实施方案的实施过程的流程图的图1和图2描述本发明的实施方案。如图1所示，本发明的某些实施方案利用基本无氧的氮化退火氧化物层来降低二氧化硅/碳化硅边界处的界面态密度。
在图1中，在块50中提供碳化硅层。碳化硅层可包括碳化硅基底或位于基底上的碳化硅外延层。基底可以是碳化硅或可以是某种其它材料，例如硅。在块52中，在碳化硅层上提供氧化物层。可以利用常规湿和/或干氧化技术生长氧化物层，和/或利用CVD技术沉积氧化物层，所有这些技术均是本领域熟知的。在块54中，二氧化硅/碳化硅界面在N2O和/或NO中经受后氧化退火以氮化界面。该退火过程可例如如本文参考的美国专利申请所述进行。在块56中，碳化硅层上的氧化物层在含有氮且基本不含氧的环境中退火。退火可在高于900℃，并且在某些实施方案中在超过约1000℃的温度下进行足以降低二氧化硅/碳化硅界面的界面态密度的时间。在某些实施方案中，环境中包含NH3。
图2说明了本发明的其它实施方案，其中在块60中提供了SiC层。碳化硅层可以是以上参考图1所述的碳化硅层。在块62中，氮化的氧化物层生长在SiC层上。氮化的氧化物层可以在N2O和/或NO环境中生长。N2O和/或NO氧化物生长可例如如本文参考的美国专利申请所述进行。在块64中，二氧化硅/碳化硅界面在含有氮且基本不含氧的环境中退火。退火可在高于900℃，并且在某些实施方案中在超过约1000℃的温度下进行足以降低二氧化硅/碳化硅界面的界面态密度的时间。在某些实施方案中，环境中包含NH3。
图3说明了可以根据本发明的实施方案处理的示例性结构1，其显示了基底10，使用常规技术使包含SiO2的氧化物层12生长在基底10上。基底10可以包含碳化硅基底6、位于碳化硅基底6上的碳化硅外延层8、或位于非碳化硅基底6上的碳化硅外延层8。结构1可以是利用在碳化硅上的SiO2层制备各种电子器件，如MOSFET、电容器和其它器件的前体。如上所述，碳化硅基底10和氧化物层12之间的界面14的不完整性和不完全结合可在结构中引起“陷阱”，该“陷阱”可引起不希望的电状态。通过钝化(或中和)存在于界面14中的陷阱可以降低这种不希望状态的密度DIT。
图4说明了适用于本发明实施方案的反应器20的示意图。从图4可见，反应器20包括室22，室22中配有用以支撑基底10的基座26。RF感应线圈24环绕室22并提供用于加热基座26的RF能量。加热也可用电阻式加热元件完成。通过进气口32A、32B将退火气体提供到室中。从出气口34将气体排出反应器。通过真空泵35和节流阀36调节室22内的压力。通过质量流控制器30A和30B控制进入反应室22的气流。在某些实施方案中，反应器20能够在反应室22中产生超过约1000℃的基底温度。
根据本发明的某些实施方案，提供碳化硅基底10，其上生长有包含SiO2的氧化物层12。将基底10放置在反应室22中的基座26上。将反应室的压力抽空至约1个大气压或更低。通过进气口32A或32B将含有氮但不含氧的退火气体引入到室22中，同时保持室22中的压力在约1atm以下，在某些实施方案中为约0.01-1atm，而在另一些实施方案中为约0.2atm。在某些实施方案中，退火气体包含NH3。可使用惰性载气如N2、Ar和/或He或不使用载气进行NH3退火。使用惰性气体胜于使用诸如H2等气体，后者通过形成和除去诸如SiH4等气体可以加速氧化物层厚度的减少。在某些实施方案中可以使用氮作为载气，主要是因为其成本低且易得。优选NH3与N2的比为约1∶3。此外，在某些实施方案中，在室22中可以存在少量H2。
另外，SiH4气体可以流过例如进气口32A，以便降低和/或限制厚度的减少，消除厚度减少，或甚至如果需要生长另外的SiOxNy和/或SiNz。在某些实施方案中，SiH4和NH3直到接近基底10时才混合以防止预反应。因此，例如，SiH4可从进气口32A提供，而NH3从进气口32B提供，其中设计进气口32A和32B直到气体接近基底10时才混合引入到室22中的气体。在某些实施方案中，退火在适于稳定流动条件的较高温度和减压下进行。退火系统的设计可以是典型的用于III-组氮化物外延生长的系统。虽然在本说明书中提供了典型和特定的范围，但本领域技术人员应该理解，精确的退火条件可根据反应器系统几何而改变，因此可根据给定的系统几何进行优化。所以，本发明的实施方案不应该限定为本文中典型和/或特定的工艺值、参数和范围。
但是，NH3流量取决于所用的特定设备，在特定的实施方案中退火期间流量保持在约1-约10标准升每分钟(SLM)。对于特定体系，低至约0.1cm/sec或高至约1000cm/sec的气体速率均是适宜的，尽管也可以使用约1cm/sec-约100cm/sec的气体速率。
随后将反应室22加热到超过约900℃，在特定的实施方案中，超过约1000℃，但低于约1400℃的温度，以降低或防止对氧化物层12的损害，并且保持在超过约900℃，在特定的实施方案中，超过约1000℃的预定温度范围。在某些实施方案中，在退火期间室22保持在约1000℃-约1300℃。退火可进行约30分钟。但是，可以进行约5分钟-约5小时或更长时间的退火。然后让反应室22冷却至室温，从室22中取出基底10。在本发明的某些实施方案中，升温和/或冷却的持续时间包括在退火时间内。但是，在本发明的其它实施方案中，退火时间为氧化物层12处于超过约1000℃的含氮无氧环境中的时间。
在某些实施方案中，在于无氧环境中退火之前使用N2O或NO将氧化物层12氮化。氧化物层的氮化可通过在N2O和/或NO环境中生长和/或在N2O和/或NO环境中后生长而完成，如以上参考的美国专利公开2002/0102358所述。
可单独使用上述的NO生长和/或退火或者与N2O生长和/或退火合用。如果通过在N2O环境中生长和/或退火提供氮化的氧化物层，则该生长和/或退火可在本文所述的预定温度和预定流量下进行。
对于N2O退火，可使用预定温度范围使氧化物退火，所述温度范围包括室中高于约1100℃的退火温度，其中以预定流量限度内的流量供给该室N2O。在某些实施方案中退火温度为约1175℃或更高，而在其它实施方案中可以使用约1300℃。N2O的流量限度可根据使用该工艺的特定设备选择。但是，在特定的实施方案中，N2O的流量限度可以低至约2标准升每分钟(SLM)或高至约8SLM。在另外的实施方案中，可以使用约3-约5SLM的流量限度。对于特定炉子，低至约0.37cm/sec或高至约1.46cm/sec或约0.55cm/sec-约0.95cm/sec的气体速率可能是适宜的。但是，N2O和/或NO退火可以进行约3小时，也可以使用约30分钟-约6小时的退火，尽管也可以使用更短或更长的时间。
对于N2O生长，可使用预定温度范围使SiC基底10氧化，所述温度范围包括室中高于约1200℃的氧化温度，其中以预定流量限度内的流量供给该室N2O。氧化温度可以高于1200℃，例如约1300℃。N2O的流量限度可根据使用该工艺的特定设备选择。但是，在特定的实施方案中，N2O的流量限度可以低至约2标准升每分钟(SLM)或高至约6SLM或更高。在另外的实施方案中，优选约3.5SLM-约4SLM的流量限度。因此，对于特定设备，在某些实施方案中可以使用低至约0.37cm/sec或高至约1.11cm/sec的气体速率，而在其它实施方案中可以使用约0.65cm/s-约0.74cm/s的速率。N2O氧化进行的时间可以根据所要求的氧化物层的厚度确定。例如，可以使用约3小时或更长的氧化时间。本文中N2O是指纯N2O或与其它氧化剂，如蒸汽、O2和/或情性气体合用的N2O。
在NO和/或N2O环境中氧化和/或在NO和/或N2O环境中退火之后，可以在惰性气体或诸如氩、氢、和/或N2或其与其它气体的组合物等气体中进行任选的退火。这种退火可以进行约30分钟，但是也可以退火长达约3小时或更长。这种在氢中的后氮化退火可如美国专利申请10/045,542所述，该专利申请是在2001年10月26日提交的，题目为“利用在氢环境中退火在碳化硅层上制备氧化物层的方法”，在此引入该中请的全部公开内容作为参考。
实施例
下列实施例和实验结果应该仅视为是说明性的并且不应该解释为是对本发明的限制。在第一个实验中，根据美国专利5,972,801所述方法，通过传统干氧化工艺，包括再次氧化在由Cree，Inc.制造的4H-SiCn-型晶片上形成450埃厚的SiO2层，该专利是在1999年10月26日授权的，并转让给了本发明的受让人，在此引入其全部内容作为参考。然后根据以上参考的于2001年4月12日提交的题为“碳化硅层上的氧化物层的N2O退火方法”的美国专利申请09/834,283所述的方法将SiO2/SiC界面氮化。具体而言，界面在1300℃的炉管中于4SLM的N2O流量下退火3小时。随后，从管式炉中取出晶片。
NH3退火在能够减压(Vacuum-Pressurized)的退火室中进行。(出于比较的目的，一片晶片未进行N2O退火，并且经N2O退火的晶片中的一片未进行NH3退火。)
退火室减压至0.2atm，并以6SLM的速率将NH3引入该室中。将该室的温度升高至900℃并使晶片退火。使用1000、1100和1200℃的NH3退火温度重复该过程，退火时间为30-60分钟。
在氧化物层上沉积铝点以形成金属-氧化物-半导体电容器(MOS-C)，对其进行下列测试。
图5说明了几种退火条件下界面陷阱密度(DIT)与SiO2/SiC界面处能带隙的导电带边缘附近能量水平的关系图。可以使用本领域技术人员已知的技术测试DIT。在这种情况下，结果是使用灵敏且精确的在MOS结构上测试界面态密度的电导技术获得的，因为它是一种直接测量由于界面态的俘获和释放而引起的信号损失的测试技术。
如图5所示，在带边缘附近DIT呈指数变化。因此，通常从导带中引用0.2eV处(EC-E＝0.2eV)的DIT值，因为该点符合电导技术开始失去其精确性的平带条件。如图5所示，干燥氧化物+N2O退火界面在EC-E＝0.2eV产生约6×1011eV-1cm-2的DIT值，这与N2O和NO氮化技术领域的目前状态是相当的。在N2O退火之后，在最高达900℃进行的NH3退火未显示出对界面态密度明显的改进。在900℃以上进行NH3退火，发生DIT的显著下降。对于干燥氧化物+N2O+1200℃NH3退火界面获得约为2.3×1011eV-1cm-2的最小DIT值。相比之下，在干燥氧化物+1100℃NH3退火界面测得约为1×1012eV-1cm-2的DIT。
图6是如上所述加工的两种晶片的等效并行电导(GP/ω)与频率的图。两种晶片均包括使用干燥氧化物技术进行热生长的氧化物层，并且两种晶片均如上所述使用N2O退火进行氮化。一片晶片在1000℃NH3中退火，而另一片晶片在1100℃NH3中退火。
等效并行电导的高斯曲线峰值与DIT成正比，而峰宽提供了对表面电势波动的标准偏差(σ)的量度。如以上所讨论，由于在氧化物中和在界面处的局部不均匀性，表面电势产生波动。随着邻近能量水平开始响应信号，这导致电导-频率曲线变宽。一般，对于SiC MOS-C，这种测试得到非常宽的曲线，σ＝3-4，干燥氧化物+N2O+1000℃NH3退火曲线即是这种情况。干燥氧化物+N2O+1100℃NH3退火界面显示了较紧凑的分布(σ＝1)，表明该结构具有更大的电荷均匀性。
Chung等注意到，通过NH3对从前未曾经过氮化的氧化物进行的氮化的一个潜在缺点是氧化物层的介电强度降低。热生长的二氧化硅一般具有约10MV/cm的击穿场。经观察NH3退火氧化物的击穿场约为4-5MV/cm。图7显示干燥氧化物+N2O+1200℃NH3氧化物在约9.5MV/cm的氧化物场击穿之前符合经典的Fowler-Nordheim(直线)特征，表明本发明的实施方案不必降低氧化物层的介电强度。
图8是几种退火条件下界面陷阱密度(DIT)与SiO2/SiC界面处能带隙的导电带边缘附近能量水平的另一个关系图。具体而言，图8说明了干燥氧化物800、干燥氧化物+N2O 802、干燥氧化物+N2O+1100NH3 804和干燥氧化物+N2O+1300 NH3804的DIT值。从图8可见，以1300℃NH3退火得到1.86×1011eV-1cm-2的DIT值。
图9和10说明了引入了根据本发明的实施方案制造的闸氧化层(gate oxide)的MOSFET的沟道迁移率(实心圆)和漏电流(空心圆)。图9说明的是用1300℃N2O退火和1300℃NH3退火的氧化物。对于图9的器件，提供的是2V的阈值电压VT和μ＝50cm2/V-s。图10说明的是用1300℃N2O退火和1300℃NH3退火的低温氧化物(LTO)。对于图10的器件，提供的是0.6V的阈值电压VT和μ＝73cm2/V-s。引入1300℃NH3退火分别将热和沉积氧化物MOSFET中的沟道迁移率增至双倍和三倍。
在于NO中退火后进行1300℃NH3退火可比N2O退火后进行1300℃NH3退火提供更大的改进。
在附图和说明书中，已经公开了本发明的实施方案，并且虽然使用了特定的术语，但它们仅具有一般性和说明性含义，而非出于限制性目的。

Claims (23)

1.一种处理在碳化硅层上的氮化的氧化物层的方法，该方法包括：
在包含NH3的基本无氧的含氮环境中使氮化的氧化物层退火，其中该基本无氧的含氮环境包括NH3和SiH4。
2.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在高于900℃的温度进行的。
3.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在高于1000℃的温度进行的。
4.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在1100℃进行的。
5.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在1200℃进行的。
6.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在低于1个大气压的压力下进行的。
7.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在0.01-1atm的压力下进行的。
8.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在0.2atm的压力下进行的。
9.权利要求1的方法，进一步包括在含有N2O和/或NO的环境中生长氧化物层，以提供氮化的氧化物层。
10.权利要求1的方法，进一步包括在含有N2O和/或NO的环境中使氧化物层退火，以提供氮化的氧化物层。
11.权利要求1的方法，进一步包括：
在含有N2O和/或NO的环境中生长氧化物层；并
在含有N2O和/或NO的环境中使生长的氧化物层退火，以提供氮化的氧化物层。
12.权利要求1的方法，其中该基本无氧的含氮环境包括NH3和至少一种惰性气体。
13.权利要求1的方法，其中NH3的流量为1-10标准升每分钟(SLM)。
14.权利要求1的方法，其中NH3的流量提供0.1cm/sec-1000cm/sec的气体速率。
15.权利要求1的方法，其中NH3的流量提供1cm/sec-100cm/sec的气体速率。
16.权利要求1的方法，其中该基本无氧的含氮环境包括NH3和N2、Ar和/或He中的一种或多种。
17.权利要求1的方法，其中该基本无氧的含氮环境包括比例为1∶3的NH3和N2。
18.权利要求1的方法，其中该基本无氧的含氮环境包括NH3和H2。
19.权利要求1的方法，其中将SiH4和NH3供给包含氮化的氧化物层的反应室，以使SiH4和NH3在一直到氮化的氧化物层附近的反应室区域才混合。
20.权利要求1的方法，其中该氮化的氧化物层包括热生长的氧化物层。
21.权利要求1的方法，其中该氮化的氧化物层包括沉积的氧化物层。
22.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火包括在高于1000℃的温度和低于1个大气压的压力下在基本无氧的含氮环境中使氮化的氧化物层退火。
23.权利要求1的方法，其中在基本无氧的含氮环境中使氮化的氧化物层退火是在1300℃进行的。
CNB038202972A 2002-08-30 2003-08-25 SiO2/SiC 结构中界面态的氮钝化 Expired - Lifetime CN100405558C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40675302P 2002-08-30 2002-08-30
US60/406,753 2002-08-30
US10/640,934 US7022378B2 (en) 2002-08-30 2003-08-14 Nitrogen passivation of interface states in SiO2/SiC structures
US10/640,934 2003-08-14

Publications (2)

Publication Number Publication Date
CN1679149A CN1679149A (zh) 2005-10-05
CN100405558C true CN100405558C (zh) 2008-07-23

Family

ID=31997680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038202972A Expired - Lifetime CN100405558C (zh) 2002-08-30 2003-08-25 SiO2/SiC 结构中界面态的氮钝化

Country Status (9)

Country Link
US (1) US7022378B2 (zh)
EP (1) EP1532672B1 (zh)
JP (1) JP4558489B2 (zh)
KR (1) KR20050035285A (zh)
CN (1) CN100405558C (zh)
AU (1) AU2003272239A1 (zh)
CA (1) CA2495530A1 (zh)
TW (1) TWI312176B (zh)
WO (1) WO2004025719A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
WO2005103341A1 (ja) * 2004-04-27 2005-11-03 Matsushita Electric Industrial Co., Ltd. Iii族元素窒化物結晶製造装置およびiii族元素窒化物結晶製造方法
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
WO2007003576A1 (fr) * 2005-06-30 2007-01-11 Commissariat A L'energie Atomique Nanostructures a resistance differentielle negative et leur procede de fabrication
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7635655B2 (en) 2006-03-30 2009-12-22 Tokyo Electron Limited Method for replacing a nitrous oxide based oxidation process with a nitric oxide based oxidation process for substrate processing
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
WO2010103820A1 (ja) * 2009-03-11 2010-09-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP5626037B2 (ja) * 2011-03-09 2014-11-19 住友電気工業株式会社 半導体装置の製造方法
CN102810465B (zh) * 2011-06-02 2015-09-30 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
JP2013128028A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN105304498A (zh) * 2015-10-15 2016-02-03 大连理工大学 一种降低SiO2/SiC界面态密度的方法
CN107305842B (zh) * 2016-04-25 2021-08-17 联华电子股份有限公司 栅介电层的制造方法
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2019074674A1 (en) * 2017-10-12 2019-04-18 Applied Materials, Inc. METHOD FOR REDUCING PLASMA INDUCED DAMAGE
CN109801840A (zh) * 2018-12-04 2019-05-24 中国科学院微电子研究所 一种改善SiC器件界面特征的方法及SiC器件
CN115295407B (zh) * 2022-09-29 2023-07-07 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342748B1 (en) * 1998-11-02 2002-01-29 Ngk Insulators, Ltd. Surface acoustic wave device, substrate therefor and method of manufacturing the substrate
US20020072247A1 (en) * 2000-10-03 2002-06-13 Lipkin Lori A. Method of N2O growth of an oxide layer on a silicon carbide layer

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
BE1007148A3 (fr) * 1993-05-17 1995-04-11 Solvay Support pour catalyseurs, procede pour la fabrication d'un gel precurseur d'un support pour catalyseurs, procede de preparation d'un support pour catalyseurs, catalyseur pour la polymerisation d'olefines et procede pour la polymerisation d'olefines au moyen de ce catalyseur.
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP2001077107A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 熱酸化膜形成方法、この熱酸化膜を用いた半導体装置の製造方法及び半導体装置
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
WO2002029874A2 (en) * 2000-10-03 2002-04-11 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342748B1 (en) * 1998-11-02 2002-01-29 Ngk Insulators, Ltd. Surface acoustic wave device, substrate therefor and method of manufacturing the substrate
US20020072247A1 (en) * 2000-10-03 2002-06-13 Lipkin Lori A. Method of N2O growth of an oxide layer on a silicon carbide layer

Also Published As

Publication number Publication date
CN1679149A (zh) 2005-10-05
KR20050035285A (ko) 2005-04-15
US7022378B2 (en) 2006-04-04
JP4558489B2 (ja) 2010-10-06
US20040101625A1 (en) 2004-05-27
AU2003272239A1 (en) 2004-04-30
AU2003272239A8 (en) 2004-04-30
WO2004025719A3 (en) 2004-06-03
EP1532672B1 (en) 2012-10-31
WO2004025719A2 (en) 2004-03-25
EP1532672A2 (en) 2005-05-25
JP2005537677A (ja) 2005-12-08
CA2495530A1 (en) 2004-03-25
TWI312176B (en) 2009-07-11
TW200411772A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
CN100405558C (zh) SiO2/SiC 结构中界面态的氮钝化
CN101208782B (zh) 用于等离子氮化栅极介电层的氮化后二阶段退火的方法
US7067176B2 (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
TWI375276B (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
EP1361605A1 (en) Method for producing material of electronic device
US8119539B2 (en) Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
EP1430518B1 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
US6303520B1 (en) Silicon oxynitride film
CN100380609C (zh) 半导体基片的uv增强的氧氮化
JP3561388B2 (ja) 半導体ウェハ上に誘電層を低温で成長させる為の方法及び装置
CN114843350A (zh) 超薄氮氧化硅界面材料、遂穿氧化钝化结构及其制备方法和应用
CN116259538B (zh) 提高SiC材料栅氧界面态质量的方法及其应用
CN118366849A (zh) 一种金属氧化物半导体场效应晶体管的制备方法
WO2004010465A2 (en) Thin dielectric formation by steam oxidation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080723

CX01 Expiry of patent term