CN100403490C - 半导体器件的制造方法、集成电路、电光装置和电子仪器 - Google Patents

半导体器件的制造方法、集成电路、电光装置和电子仪器 Download PDF

Info

Publication number
CN100403490C
CN100403490C CNB2004100334687A CN200410033468A CN100403490C CN 100403490 C CN100403490 C CN 100403490C CN B2004100334687 A CNB2004100334687 A CN B2004100334687A CN 200410033468 A CN200410033468 A CN 200410033468A CN 100403490 C CN100403490 C CN 100403490C
Authority
CN
China
Prior art keywords
substrate
semiconductor
film
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100334687A
Other languages
English (en)
Other versions
CN1536616A (zh
Inventor
井上聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1536616A publication Critical patent/CN1536616A/zh
Application granted granted Critical
Publication of CN100403490C publication Critical patent/CN100403490C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体器件的制造方法、集成电路、电光装置和电子仪器，所述半导体器件制造方法包括：在第一基板(10)上形成剥离层(12)的剥离层形成工序；在剥离层上形成绝缘膜(14)的绝缘膜形成工序；在绝缘膜(14)上形成多个微孔(16)的微孔形成工序；在绝缘膜上和微孔(16)内形成半导体膜(18)的成膜工序；通过热处理，熔融结晶化半导体膜，形成包含以所述各微孔大致作为中心的大致单晶的晶粒而构成的结晶性半导体膜(20)的结晶化工序；使用各结晶性半导体膜形成半导体元件(T)的元件形成工序；在剥离层(12)的层内和/或界面上产生剥离，将半导体元件转移到第二基板上的转移工序。根据本发明，可在大面积基板上容易形成细微且高性能的薄膜半导体元件。

Description

半导体器件的制造方法、集成电路、电光装置和电子仪器
技术领域
本发明涉及半导体元件及其制造方法，尤其涉及在大型基板上形成使用了大致单晶的半导体膜的性能优良的半导体元件的技术。
背景技术
目前，作为以较低温来制造以多晶硅薄膜晶体管(p-SiTFT)为代表的薄膜半导体器件的方法，提出有通过激光来热处理非晶质硅膜而形成多晶硅膜，并将该多晶硅膜作为半导体膜，由栅电极、金属薄膜形成布线来制造薄膜半导体器件的方法。但是，在该方法中，由于激光的能量控制很难，所制造的半导体膜的性质上存在偏差，所以替代该方法，提出了使不会产生这种问题的大致单晶硅膜生长的技术。这种技术例如被记载在文献“Single Crystal Thin Film Transistors；IBM TECHNICALDISCLOSURE BULLETIN Aug.1993 pp257-258”(非专利文献1)和文献“Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film ForLocation Control of Large Grain on Glass；R.Ishihara et al.，proc.SPIE2001，vol.4295 p.14～23”(非专利文献2)等文献中。
在这些文献中公开了：在基板上的绝缘膜上开微孔(grain filter：微过滤器)，并在该绝缘膜上和微孔内形成了非晶质硅膜后，对该非晶质硅膜照射激光，通过边使上述微孔底部内的非晶质硅保持为非熔融状态，边使其他部分的非晶质硅膜为熔融状态，进行将保持为非熔融状态的非晶质硅为晶核的晶体生长，而形成大致单结晶状态的硅膜。
【非专利文献1】
“Single Crystal Thin Film Transistors”；IBM TECHNICALDISCLOSURE BULLETIN Aug.1993 pp257-258
【非专利文献2】
“Advanced Excimer-Laser Crystallization Techniques of Si Thin-FilmFor Location Control of Large Grain on Glass；R.Ishihara et al.，proc.SPIE2001，vol.4295 p.14～23”
在使用上述大致单晶硅膜的形成技术的情况下，需要在基板上形成多个成为半导体膜熔融结晶化起点的上述微孔。但是，均匀且高效地形成这种多个小孔并不那么容易。这种不方便随基板面积越大越显著。另外，虽然最好使薄膜晶体管进一步细微化，但是，基板越大型越存在不容易进行细微加工的不方便。
发明内容
因此，本发明的目的是提供一种可以在大面积基板上容易形成细微且高性能的薄膜半导体元件的技术。
为解决上述问题，本发明的半导体元件的制造方法，包括步骤：剥离层形成工序，在第一基板上形成剥离层；绝缘膜形成工序，在剥离层上形成绝缘膜；微孔形成工序，在绝缘膜上形成多个微孔；成膜工序，在绝缘膜上和微孔内形成半导体膜；结晶化工序，通过热处理使半导体膜熔融结晶化，以形成包含以各个微孔大致为中心的大致单晶的晶粒而构成的结晶性半导体膜；元件形成工序，使用各个结晶性半导体膜形成半导体元件；转移工序，在剥离层的层内和/或界面上产生剥离，使半导体元件从第一基板剥离后，将半导体元件转移到第二基板上。
根据本发明的一方面，提供了一种半导体器件的制造方法，包括：在第一基板上形成剥离层的剥离层形成工序；在所述剥离层上形成绝缘膜的绝缘膜形成工序；在所述绝缘膜形成多个微孔的微孔形成工序；在所述绝缘膜上和所述微孔内形成半导体膜的成膜工序；结晶化工序，通过热处理使所述半导体膜熔融结晶化，形成结晶性半导体膜；使用所述各个结晶性半导体膜，形成半导体元件的元件形成工序；转移工序，在所述剥离层的层内和/或界面产生剥离，使所述半导体元件从所述第一基板脱离，将所述半导体元件转移到第二基板，其中在结晶化工序中，所述结晶性半导体膜形成为包含以所述各微孔大致作为中心的大致单晶的晶粒而构成的结晶性半导体膜，结晶化工序中的热处理是使微孔以外的区域的半导体膜完全熔融，微孔内的半导体膜表面附近熔融且微孔底边附近不熔融，其中在微孔形成工序中形成的微孔的孔径为50nm～200nm左右。
在该方法中，在第一基板上成膜结晶性半导体膜，并形成使用了该半导体膜的半导体元件后，将该半导体元件转移(移动)到第二基板(最终基板)上。由此，由于对于第一基板使用了具有适合于结晶性半导体膜成膜和其后的元件形成的条件(形状、大小、物理特性等)的基板，所以可在该第一基板上形成细微且高性能的半导体元件。另外，对于第二基板，在不受元件形成工艺的制约、并可以使其大面积化的同时，可以从由合成树脂和钠玻璃等构成的价格便宜的基板和有挠性的塑料薄膜等范围很宽的选择项中选择而使用所希望的材料。因此，可以在大面积基板上容易(低成本)地形成细微且高性能的薄膜半导体元件。
另外，在本发明中，所谓“大致单晶”不仅包括晶粒单一的情况也包括接近于此的情况，即，也包括即使多个晶体组合存在但是其数目很少，从半导体薄膜性质的观点来看几乎与由单晶形成的半导体薄膜具有大致相同性质的情况。另外，所谓“半导体元件”一般指使用本发明的结晶性半导体膜后构成的元件，包含晶体管、二极管、电阻、电感、电容、其他有源元件、无源元件。若该半导体元件使用结晶性半导体膜的不含有微孔部分形成，则更好。
由于存在微孔附近形成结晶性稍差的部分的情况，所以通过不包含该部分形成半导体元件，则可以达到特性的进一步提高。
上述转移工序最好包括：接合工序，将第一基板上的半导体元件接合到第二基板上；剥离工序，向剥离层提供能量而在该剥离层的层内和/或界面上产生剥离；脱离工序，使第一基板从第二基板上脱离。由此，可以容易且可靠地进行元件转移。
另外，转移工序最好包括：第一接合工序，将第一基板上的半导体元件接合到假转移基板上；第一剥离工序，在剥离层的层内和/或界面上产生剥离；第一脱离工序，使第一基板从假转移基板脱离；第二接合工序，将假转移基板上的半导体元件接合到第二基板上；第二脱离工序，使假转移基板从第二基板脱离。这时，由于在第二基板上再现在第一基板上形成的半导体元件的结构上的上下关系，所以对于元件结构的设计和制造工艺，可以几乎不改变地使用现有方法，故很方便。
最好，通过激光照射来进行对剥离层的能量提供。由此，可以高效地进行能量提供。
另外，第一基板最好使用满足至少可用(适用)于处理半导体晶片的半导体工艺的大小、形状和耐热性中至少一个的基板。如上所述，在本发明中，由于可以与第二基板毫无关系地选择第一基板，其选择自由度变高，所以可构成可使用现有的半导体工艺的第一基板。由此，高温处理和细微加工等成为可能，可形成可靠性高、高性能的半导体元件。通常，这种第一基板为高价的情况很多，但在本发明中通过反复重新利用第一基板而避免了制造成本的上升，所以可使用石英玻璃等的高价材料。另外，通过使用半导体工艺，半导体元件的细微化变得容易。作为半导体工艺尤其最好使用LSI制造工艺。
另外，最好第一基板形成为晶片尺寸。这里，所谓“晶片尺寸”，是指与用于通常的半导体工艺的半导体晶片具有大致相同的形状、厚度、大小等。由此，可容易地将本发明的第一基板适用于现有的半导体工艺。
另外，第一基板最好使用其表面光洁度为10um以上30um以下的基板。由此，可更容易进行半导体的细微加工。
上述的元件形成工序最好使用一个结晶性半导体膜来形成多个半导体元件。这时，不包含在结晶性半导体膜彼此间存在的晶界，来形成各个该半导体元件即可。进一步，最好是不包含成为熔融结晶化起点的微孔附近的结晶性半导体膜，来形成半导体元件。由此，可得到不受晶界影响的高性能半导体元件。另外，也可使用一个结晶性半导体膜来形成一个半导体元件，也可使用多个结晶性半导体膜来形成一个半导体元件。
另外，最好在多个半导体元件的彼此之间适当设置布线，而构成包含这些半导体元件的单位电路。这里所谓“单位电路”是指例如互补型电路(CMOS电路)、有机EL显示装置等电光装置的像素电路等，包含至少两个以上的半导体元件且具有规定功能的最小单位的电路。由此，可以在这种电路形成困难的第二基板上高密度地形成细微薄膜电路。
最好上述转移工序在所述第一基板上形成的多个所述半导体元件中，仅将为转移对象的所述半导体元件有选择地从所述第一基板转移到所述第二基板上。由此，可以将在第一基板上集中(高密度)形成的各个半导体元件分散到第二基板上的希望位置上而进行转移。因此，可以大幅度提高元件制造时的面积效率，可降低制造成本。
所述转移工序中，在如上所述有选择地进行元件转移时，最好对应于多个结晶性半导体膜的每一个选择其转移对象体(被转移体)。由此，可以以在结晶性半导体膜的每一个范围内所形成的半导体元件为单位作为转移对象。尤其适合于在该范围内形成单位电路的情况。另外也可对每个元件选择被转移体，也可以以多个元件为一个单位进行选择，也可对上述的每个单位电路进行选择。
另外，在进行对应于结晶性半导体膜的形成范围的选择性元件转移的情况下，最好进一步包含分割工序，所述分割工序按每个结晶性半导体膜的形成范围分割第一基板上形成的所述半导体元件和所述剥离层。由此，更可靠地进行被转移体彼此间的分离，可以很好地进行元件转移。另外，更好是，沿结晶性半导体膜的彼此间的晶界进行分割。
由于晶界部分常常不用于元件形成，所以可利用该浪费区域进行被转移体的彼此间分离，而可以更多地确保结晶性半导体膜的可形成元件的部分。
上述结晶化工序，最好以将处于微孔外区域中的半导体膜为大致完全熔融状态、同时将微孔内的半导体膜为部分熔融状态作为条件进行上述熔融结晶化。根据该条件，可更好地进行熔融结晶化。最好可通过激光照射进行该热处理。作为所使用的激光，可以有激元激光、固体激光、气体激光等各种。
另外，本发明还包括使用上述制造方法制造的半导体器件。进一步，本发明为包括上述半导体器件的集成电路，电路基板，电光装置和电子仪器。
这里，所谓“集成电路”是指集成半导体器件及其相关联的布线等而进行布线，使其达到一定功能的电路。另外所谓“电路基板”是指一面和/或另一面具有多个半导体元件，并根据需要具有连接半导体元件彼此间的布线等的基板，例如，可举出用于有机EL显示装置等的显示装置中的有源矩阵基板。根据本发明，由于可高效地对基板上的每个像素分散配置TFT等微小的半导体元件，所以可以低成本地制造大面积的电路基板。
这里，所谓“电光装置”一般是指具有本发明的半导体器件的、具有通过电作用发光或改变来自外部的光的状态的电光元件的装置，包含自发光的装置和控制来自外部的光的通过的装置。例如，是指作为电光元件具有液晶、具有电泳粒子分散的分散载体的电泳元件、EL(场致发光)元件、包括使由电场施加所产生的电子接触发光板后发光的电子发射元件的有源矩阵型显示装置等。
这里，所谓“电子仪器”一般是指具备本发明的半导体器件的具有一定功能的设备，例如构成为具有电光装置和存储器。并不特别限定其结构，例如包含IC卡、携带电话、摄像机、个人计算机、头置式显示器、背投或前投、带显示功能的传真装置、数字相机的取景器、便携TV、DSP装置、PDA、电子记事本、电光公告盘、宣传公告用显示器等。
附图说明
图1是说明第一实施例的半导体器件的制造方法的图；
图2是说明第一实施例的半导体器件的制造方法的图；
图3是说明第一实施例的半导体器件的制造方法的图；
图4是说明第一实施例的半导体器件的制造方法的图；
图5是从上面看到的结晶性半导体膜的平面图；
图6是说明第一实施例的变形例的制造方法的图；
图7是说明第二实施例的半导体器件的制造方法的图；
图8是说明第二实施例的半导体器件的制造方法的图；
图9是说明第二实施例的变形例的制造方法的图；
图10是说明第三实施例的电光装置的结构的图；
图11是表示可使用电光装置的电子仪器的例子的图。
图中：10-第一基板，12-剥离层，14-绝缘膜，16-微孔，18-半导体膜，20-结晶性半导体膜，22-晶界，24-被转移层，26-假转移基板，28-多层膜，30-热熔接薄板，32-第2基板，40-被转移体，T-薄膜晶体管
具体实施例
下面，参照附图说明本发明的实施例。
<第一实施例>
图1～图4是说明第一实施例的半导体器件的制造方法的图。
(剥离层形成工序)
如图1(a)所示，在应为原始转移基板的第一基板10上形成剥离层(吸光层)12。
第一基板10至少具有可适用于可处理半导体晶片的半导体工艺的大小、形状和耐热性，并最好由可靠性高的材料构成。其理由是，例如在形成作为被转移体的元件等时，根据其种类和形成方法，工艺温度变高(例如350℃～1000℃左右)，但是即使在该情况下，若第一基板10的耐热性高，则在将元件形成到第一基板10上时，其温度条件等成膜条件的设定范围变宽。通过使用这种具有耐热性的第一基板10，高温处理变为可能，而可以在第一基板10上制造可靠性高且高性能的元件和电路。
具体的，当形成元件时的最高温度为Tmax时，则最好由拐点为Tmax以上的材料构成第一基板10。即，第一基板10的构成材料最好是拐点为350℃以上的材料，若在500℃以上则更好。作为这种材料，可举出有例如石英玻璃、麻粒(corning)7059和日本电气玻璃OA-2等的耐热性玻璃。虽然并不特别限定第一基板10的厚度，但是通常0.1mm～5.0mm左右为好，若为0.5mm～1.5mm左右更好。另外，第一基板的表面光洁度最好为10um～30um左右。
另外，对于第一基板10的大小和形状，最好形成为尺寸与一般的半导体晶片(硅晶片等)大致相同。另外，上述半导体工艺最好为LSI制造工艺。通过采用这些条件，则在后述的元件形成工序中，可以进行与使用半导体晶片的情况相同的细微加工来形成元件。
另外，最好第一基板10具有光能够透过的透光性。由此，可以经第一基板10将光照射到剥离层12，并通过该光照射来迅速且准确地在剥离层12的层内和/或界面上产生剥离。这时，最好第一基板10的透光率为10％以上，若为50％以上更好。这是因为透光率越高光的衰减(损失)越少，以更小的光量就可以剥离剥离层12。
这样，虽然第一基板10需要各种条件，但该第一基板10与应为最终制品的基板不同，可以反复使用，所以即使使用价格较高的材料，因反复使用也可降低制造成本的上升。
剥离层12具有在通过光照射等方法从外部提供能量时，在其层内和/或界面中产生剥离(下面，称为“层内剥离”、“界面剥离”)的性质，更优选使用通过光照射，而使构成剥离层12的物质的原子间或分子间的结合力消失或减小，即产生消融而达到层内剥离和/或界面剥离的剥离层。进一步，还存在通过光照射，从剥离层12中放出气体，而发生分离效果的情况。即，存在包含在剥离层12中的成分作为气体放出的情况和剥离层12吸光而马上变为气体，放出其蒸气，而利于分离的情况。作为这种剥离层12，可采用例如(A)无定形硅、(B)各种氧化物陶瓷和强电介质、(C)陶瓷或电介质(强电介质)(D)氮化物陶瓷、(E)有机高分子材料、(F)金属等各种材料。并不特别限定这种剥离层12的形成方法，而可根据膜组成和膜厚等各种条件进行适当选择。
在本实施例中，可使用无定形硅作为剥离层12。也可在该无定形硅中含有氢元素(H)。这时，最好H含量在2原子％以上左右，若为2～20原子％左右更好。另外，可以由多层膜构成剥离层。多层膜可以由例如无定形膜和在其上形成的金属膜构成。作为多层膜的材料，可以由上述陶瓷、金属、有机高分子材料的至少一种构成。
(绝缘膜形成工序)
接着，如图1(b)所示，在剥离层12上形成绝缘膜14。在本实施例中，虽然可以使用氧化硅膜作为绝缘膜14，但是也可使用其他膜(例如氮化硅膜等)。作为氧化硅膜的形成方法，可举出等离子体化学气相沉积法(PECVD法)和低压化学气相沉积法(LPCVD法)或溅射法等的物理气相沉积法。例如，通过PECVD法形成厚度为几个100nm的氧化硅膜。
(微孔形成工序)
接着，如图1(c)所示，在绝缘膜14上形成多个微孔16。
例如，通过进行光刻工序和蚀刻工序，在绝缘膜14的面内规定位置上形成微孔16。作为上述蚀刻方法，可以采用例如使用了CHF3气体的等离子体的反应性离子蚀刻。微孔16的孔径最好为50nm～200nm左右。另外，虽然最好微孔16形成为圆筒状，但是可以是圆筒状之外的形状(例如：圆锥状、四棱柱、四棱锥等)。另外，也可通过形成直径较大的孔(例如500nm左右)后，在基板整个面上堆积新的绝缘膜(在本例中为氧化硅膜)而使上述孔的直径变小，而形成微孔16。
(成膜工序)
接着，如图1(d)所示，在绝缘膜14上和微孔16内形成半导体膜18。在本实施例中，在本实施例中作为半导体膜可形成非晶质或多结晶的硅膜。最好通过LPCVD法等成膜法将硅膜形成为30nm～100nm左右。
(熔融结晶化工序)
接着，如图2(a)所示，通过热处理使半导体膜18熔融结晶化。最好通过激光照射来进行本工序的热处理。例如在形成非晶质或多结晶的硅膜来作为半导体膜18的情况下，最好使用XeCl脉冲激元激光(波长308nm，脉冲宽度30nsec)，以能量密度为：0.4J/cm2～1.5J/cm2来进行激光照射。这时，在非晶质(或多结晶)硅膜的表面附近吸收大部分所照射的XeCl脉冲激元激光。这是因为对XeCl脉冲激元激光的波长(308nm)的非晶质硅和多结晶硅的吸收系数大小分别为0.139nm-1和0.149nm-1。另外，作为绝缘膜14的氧化硅膜，由于对上述激光大致透明，故不吸收该激光能量，所以不因激光照射而熔融。由此，处于微孔16之外区域的非晶质硅膜，变为在膜厚方向的所有区域几乎完全熔融的状态。另外，处于微孔16内的非晶质硅膜成为表面附近熔融，微孔16的底部附近不熔融的状态(部分熔融状态)。
激光照射后的硅凝固，首先在微孔16的内部开始，其后到达非晶质硅膜的大致完全熔融状态部分(表面侧部分)。这时，虽然在微孔16底部附近产生几个晶粒，但是通过使微孔16的截面尺寸大小与一个结晶粒相等或比其小，而仅使一个晶粒达到微孔16的上部(开口部)。由此，在非晶质硅膜的大致完全熔融状态部分以到达微孔16上部的一个晶粒为核进行结晶生长，而如图2(b)所示，在分别将多个微孔16大致作为中心的区域(例如，几um的四方区域)上形成多个包含大致单晶状态晶粒而形成的结晶性半导体膜20。
图5是从上面看结晶性半导体膜20的平面图。另外，在同一图中所示的A-A线截面对应于上述图2(b)。如图5所示，各结晶性半导体膜20分别形成为块状，并夹着晶界22排列。这些结晶性半导体膜20减小了内部缺陷，并在半导体膜的电气特性方面，可得到减小能带的禁用带中央附近的捕获能级密度的效果。另外，由于看上去几乎不存在晶界，所以可得到大大减小电子和空穴载流子流动时势垒的效果。通过使用该结晶性半导体膜20来形成半导体元件，而可得到特性更佳的元件。
(元件形成工序)
接着，如图2(c)所示，使用结晶性半导体膜20，形成含有晶体管、二极管、电阻等半导体元件的被转移层24。如上所述虽然各结晶性半导体膜20形成为一边为大致几um左右的块状，但是，如上所述由于在本实施例中可设定可适用于LSI制造工艺的各种条件来进行细微加工，所以可使用一个结晶性半导体膜20来制作进多个半导体元件。在本实施例中，在一个结晶性半导体膜20的范围内形成了多个半导体元件。另外，可以适当组合使用一个结晶性半导体膜20所形成的多个半导体元件，而构成具有规定功能的单位电路。这时，在各结晶性半导体模20的范围内形成各半导体元件，并使各半导体元件不包含在各结晶性半导体膜20彼此间存在的晶界22。在组合多个半导体元件形成单位电路的情况下，使该单位电路存在于一个结晶性半导体膜20的范围内，形成各半导体元件。
图2(d)表示本工序中所形成的半导体元件的一例。例如在本实施例中，形成薄膜晶体管T、组合多个该薄膜晶体管T而构成的CMOS电路等单位电路。各薄膜晶体管T具有用结晶性半导体膜20形成的源/漏极区域80和沟道形成区域82、栅绝缘膜84、栅极86、层间绝缘膜88和源/漏极90。另外，该薄膜晶体管T可使用公知的制造方法来进行制造。
(第一接合工序)
接着，如图3(a)所示，形成在假转移基板26上层积保护层28a、吸光层28b和粘接层28c后形成的多层膜28。接着，如图3(b)所示，在假转移基板26的粘接层28c上重叠第一基板10，经粘接层28c将在第一基板10上形成的被转移层24接合到假转移基板26上。
这里，虽然并不特别限定假转移基板26，但可以特别举出透光性的基板。另外，假转移基板26可以是平板也可以是弯曲板。另外，与第一基板10相比，假转移基板的耐热性、耐蚀性可以差。其原因是在本实施例中，由于在第一基板10侧形成半导体元件后将该半导体元件转移到假转移基板26上，所以对假转移基板26要求的特性(尤其为耐热性)与半导体元件形成时所要求的工艺条件(尤其是工艺温度)无关。
因此，若将形成半导体元件时的最高温度设为Tmax，则作为假转移基板26的构成材料可以使用玻化温度(Tg)或软化点为Tmax以下的材料。例如，最好可以由玻化温度或软化点为800℃以下，更好为500℃以下，进一步更好为320℃以下的材料构成假转移基板26。
另外，虽然作为假转移基板26的机械特性，最好具有某一程度的刚性(强度)，但是也可以是有挠性、弹性的材料。作为这种假转移基板26的构成材料，可举出各种合成树脂或各种玻璃材料，尤其最好为各种合成树脂或通常(低熔点)的便宜玻璃材料。作为合成树脂可以是热塑性树脂、热固化性树脂的任意，例如可举出聚乙烯或聚丙烯等各种材料。另外，作为玻璃材料，可举出例如石英玻璃(硅酸玻璃)、硅酸碱性玻璃、苏打石灰玻璃等各种材料。其中，与硅酸玻璃相比，硅酸玻璃之外的材料熔点低、且成形加工比较容易、价格便宜，所以尤其适合作为假转移的构成材料。
构成上述多层膜28的保护膜28a，在向该多层膜28照射光时，用于保护第二基板26免受吸光层28b产生的热的影响，可使用例如氧化硅、氮化硅等的无机膜和合成树脂材料等。另外，可从将所照射的光变换为热的材料中选择吸光层28b，例如可使用硅、金属、碳黑、光聚合性单体或齐聚物等。另外，可使用反应固化型粘接剂、热固化型粘接剂、紫外线固化型粘接剂等的光固化型粘接剂、厌氧固化型粘接剂等的各种硬化型粘接剂，来构成粘接层28c。作为粘接剂的组成可以是环氧系、丙烯酸酯系、硅系等的任何一种。
(第一剥离工序)
接着，如图3(c)所示，对第一基板10和假转移基板26的接合体从第一基板10的背面侧向剥离层12的整个面进行基于光照射的能量提供，而在剥离层12层内和/或界面上产生剥离。通过在剥离层12中产生剥离，绝缘膜14和被转移层24离开剥离层12，而成为仅接合到第二基板26上的状态。
剥离层12的层内剥离和/或界面剥离产生原理，是通过在剥离层12的构成材料上产生消融、或者是放出在剥离层12中所包含的气体，并进一步由光照射后所产生的熔解、蒸散等相变所产生的。这里，所谓消融(abrasion)，是指光化学或热激发吸收了照射光的固定材料(剥离层12的构成材料)、切断其表面、内部的原子或分子的结合而放出气体，并主要表现为剥离层12的构成材料的全部或一部分产生熔解、蒸散(气化)等相变的现象。另外，有时因上述相变成为微小发泡状态，而使结合力降低。虽然剥离层12是否产生层内剥离、界面剥离或两者，是受剥离层12的组成和其他各种原因的影响，但是作为其中一种原因，可举出所照射的光的种类、波长、强度和到达深度等条件。
作为所照射的光，可举出例如X射线、紫外线、可见光、红外线(热线)、激光、毫米波、微波、电子线、放射线(α线、β线、γ线)等。其中，从容易产生剥离层12的剥离(消融)、且可高精度照射方面来看最好使用激光来作为照射光。作为产生激光的激光器装置，虽然可举出各种气体激光器、固体激光器(半导体激光器)等，但是还可使用激元激光器、Nd-YAG激光器、Ar激光器、Co2激光器、He-Ne激光器等。
最好激光器光的波长为100nm～350nm左右的短波长。特别是，由于激元激光器在短波长域中输出高能量，可以在极短的时间内在剥离层12上产生消融，所以最好应用激元激光器。或者，在剥离层12上发生例如气体放出、气化、升华等相变而提供了分离特性的情况下，最好将激光器光的波长设为350nm～1200nm左右。对于这种波长的激光器可以使用YAG、气体激光器等在一般加工领域中广泛使用的激光光源和照射装置。可低成本且简单地进行光照射。另外，通过使用这种可见光波长范围的激光，第一基板10可为可见光透光性，而可使第一基板10的选择自由度变宽。
所照射的激光的能量密度在使用例如激元激光器的情况下，最好为10mJ/cm2～5000mJ/cm2左右，若在10mJ/cm2～500mJ/cm2左右更好。另外，照射时间最好为1nsec～1000nsec左右，若在10nsec～100nsec左右更好。若能量密度低或照射时间短，则出现消融不充分的情况，另外，若能量密度高或照射时间长，则有时透过剥离层12的照射光对包含在被转移层24中的半导体元件产生恶劣影响。
(第一脱离工序)
接着，如图3(d)所示，使第一基板10从假转移基板26中脱离，之后，在绝缘层14上粘贴含有热熔化粘接剂的热熔接薄片30。
这时，存在转移到假转移基板26侧的绝缘膜14和/或被转移层24中附着有剥离层12的剥离残留部分的情况。最好将其完全去除。去除所残留的剥离层12的方法可从洗净、蚀刻、灰化、研磨等方法和组合这些方法的方法中进行适当选择。进一步，即使在完成被转移层24的转移后的第一基板10的表面上附着有剥离层12的剥离残留部分的情况下，也可通过与上述相同的方法来去除该剥离残留部分。由此，可再利用(再循环)第一基板10。这样，通过再利用第一基板10，可节约制造成本的浪费。该优点在使用由石英玻璃等价格昂贵的材料、稀有材料构成的第一基板10的情况下尤其有效。
作为上述热熔接薄片30，可混合聚烯烃系树脂(聚乙烯、聚丙烯、EVA等)、环氧系树脂、氟系树脂、含有羧基的丙烯系树脂等的热熔接树脂中的一种或两种来使用。另外，热熔接薄片30的厚度为0.1um～100um左右，更好为1um～50um左右。并不特别限定在绝缘膜14上设置该热熔接薄片30的方法，例如可采用在绝缘膜14上放置根据假转移基板裁断的热熔接薄片，边加热边按压的方法。另外，也可在该时刻不在绝缘膜14上设置热熔接薄片30，而在被转移层24上放置后述的第二基板(最终基板)的时刻插入该薄片。
(第二接合工序)
接着，如图4(a)所示，在假转移基板26的热熔接薄片30上放置应转移含有半导体元件的被转移层24的第二基板(转移目的基板)32，从假转移基板26侧照射光，而将绝缘膜14和被转移层24接合到第二基板32上。
这里，所使用的光可以使多层膜28的吸光层28c受到光照射而发热，并通过该热而产生热熔接薄片30的粘接，可举出例如X射线、紫外线、可见光、红外线(热线)、激光、毫米波、微波、电子线、放射线(α线、β线、γ线)等。最好为激光。作为激光可以是与上述第一剥离工序中所说明的激光同种的激光，也可以是不同种类的激光。通过照射这种激光，由受到光照射的吸光层28c产生热并传到热熔接薄片30，支撑被转移层24的绝缘膜14经热熔化粘接层(事先熔解固化后的热熔接薄片30)粘接到第二基板32上。
作为上述第二基板32，虽然最好是具有某一程度的刚性(强度)的材料，但是也可以是有挠性、弹性的材料。作为这种构成材料，可举出各种合成树脂或各种玻璃材料，尤其最好是通常的(低熔点)廉价的玻璃材料。作为合成树脂可以是热塑性树脂、热固化性树脂中的任意，例如可举出聚乙烯或聚丙烯等各种材料。另外，作为玻璃材料，可举出例如石英玻璃(硅酸玻璃)、硅酸碱性玻璃、苏打石灰玻璃等各种材料。其中，与硅酸玻璃相比，硅酸玻璃之外的材料熔点低、且成形加工比较容易、价格便宜，所以尤其适合。
作为第二基板32，在使用由合成树脂构成的材料的情况下，容易进行一体成形大型基板和成形具有弯曲面和凹凸等复杂形状的基板，另外，具有材料价格、制造成本低的优点。因此，合成树脂的使用在制造大型且价格便宜的设备(例如液晶显示器或EL显示器等)方面尤其有利。
另外，第二基板32可以如液晶单元那样自己构成独立的设备，或者是如滤色器、电极层、电介质层、绝缘层、半导体元件那样构成设备的一部分。进一步，第二基板32可以是金属、陶瓷、石材、木材、纸等的物质，也可位于构成某一物品的任意面上(例如时钟的面上、空气调节机的表面上、印刷基板上等)或壁、柱、顶棚、窗玻璃等构造物的表面上。
(第二脱离工序)
接着，如图4(b)所示，通过在假转移基板26和第二基板32上向两者分离的方向施加力，而使假转移基板26从第二基板32中脱离。由此，如图4(c)所示，在第二基板32上转移包含多个半导体元件而构成的被转移层24和支撑该转移层的绝缘膜14。
这样，在本实施例中，对于第一基板，由于使用了具有对结晶性半导体膜的成膜和其后的元件形成都适合的条件(形状、大小、物理特性等)的基板，所以可以在该第一基板上形成细微且高性能的半导体元件。另外，对于第二基板，在不受元件形成工艺的制约、可以使其大面积化，同时可以从由合成树脂和钠玻璃等构成的价格便宜的基板或具有挠性的塑料薄膜等范围很宽的选择项中选择使用所希望的材料。因此，可以在大面积基板上容易(低成本)地形成细微且高性能的薄膜半导体元件。
另外，在本实施例中，由于经假转移基板进行两次元件转移，在第二基板上再现在第一基板上形成的半导体元件的结构上的上下关系，所以对于元件结构的设计和制造工艺，可以几乎不改变地使用现有方法，故很方便。
另外，也可不经假转移基板26，从第一基板10直接向第二基板32进行半导体元件(被转移层)的转移。图6是说明该情况下的制造方法的图。与上述元件形成工序相同，在形成含有半导体元件的被转移层24后，如图6(a)所示，在被转移层24的上侧粘附热熔接薄片30。接着，如图6(b)所示，在热熔接薄片30上放置应转移被转移层24的第二基板32，从第二基板32侧进行光照射，而将被转移层34接合到第二基板32上。接着，如图6(c)所示，对于第一基板10和第二基板32的接合体，从第一基板10的背面侧向剥离层12的整个面进行基于光照射的能量提供，而在剥离层12的层内和/或界面上产生剥离。通过在剥离层12上产生剥离，被转移层24离开剥离层12，而转移到第二基板32上。在该制造方法中，虽然包含在被转移层24中的半导体元件的上下关系在第一基板10上和第二基板32上为反转的关系，但是具有可简化工序的优点。
<第二实施例>
在上述第一实施例中，虽然将含有多个半导体元件或组合该半导体元件构成的单位电路的被转移层一起转移到第二基板上，但是也可以部分地(有选择地)转移被转移层中所包含的各个半导体元件和单位电路等。下面，说明该情况下的制造方法。
图7和图8是说明第二实施例的半导体器件的制造方法的图。首先，与上述第一实施例相同，分别进行剥离层形成工序、绝缘膜形成工序、微孔形成工序、成膜工序、熔融结晶化工序和元件形成工序，如图7(a)所示，在第一基板10上得到被转移层24。
(分割工序)
接着，如图7(b)所示，分割在第一基板10上形成的被转移层24和绝缘膜14。这时，为适应之后的选择性地进行元件转移时的情况，将被转移层24以各种形态分割为每个独立的半导体元件、含有所希望数目的半导体元件的区域、每个单位电路、每个含有多个单位电路的功能区域等。例如，也优选分割为上述每个结晶性半导体膜20。这时，最好沿上述晶界22(参照图5)进行蚀刻。这是因为该晶界22和其附近的半导体膜特性差，所以在本实施例中不将该区域的半导体膜用于形成半导体元件。下面，将分割为每个所希望单位后的被转移层24和绝缘膜14的接合体称为被转移体40。
另外，在上述分割工序中可进行蚀刻处理，使各个被转移体40正下方的剥离层1残留为岛状。此外，在进行该蚀刻处理时，如图7(c)所示，还可进行过蚀，使剥离层12与被转移体40的粘接面积比被转移体40的整个面积小。由此，可通过剥离层12产生可靠的剥离的同时，还可降低向剥离层12进行光照射所需要的能量。
(第一接合工序)
接着，如图7(d)所示，在形成了将保护层28a、吸光层28b和粘接层28c层叠而构成的多层膜28的假转移基板26上重叠第一基板10，并经粘接层28c将在第一基板10上形成的被转移体40整体接合到假转移基板26。另外，该工序的最佳制造条件与上述第一实施例的情况相同，这里省略说明。
(第一剥离工序)
接着，对于第一基板10和假转移基板26的接合体从第一基板10的背面侧向剥离层12的整个面进行基于光照射的能量提供，而在剥离层12的层内和/或界面上产生剥离。通过在剥离层12上产生剥离，被转移体40从剥离层12离开，而成为仅接合到第二基板26上的状态。另外，该工序的最佳制造条件也与上述第一实施例的情况相同。
(第一脱离工序)
然后，如图7(e)所示，使第一基板10从假转移基板26脱离。之后，将含有热熔化粘接剂的热熔接薄片30粘附在被转移体40上。另外，该工序的最佳制造条件也与上述第一实施例的情况相同。
(第二接合工序)
接着，如图8(a)所示，在假转移基板26的热熔接薄片30上放置应转移含有半导体元件的被转移体40的第二基板32，如图8(b)所示，从假转移基板26侧仅向应转移的被转移层40区域选择性地进行光照射，而仅将应转移的被转移体40接合到第二基板32。另外，该工序的最佳制造条件也与上述第一实施例的情况相同。
(第二脱离工序)
接着，通过在假转移基板26和第二基板32上向使两者分离的方向施加力，而使假转移基板26从第二基板32脱离。由此，如图8(c)所示，将被转移体40转移到第二基板32上的希望位置上。
另一方面，在假转移基板26上残留了没有转移的被转移体40。之后，通过反复进行上述第二接合工序和第二脱离工序，而可在第二基板32上的其他位置或其他第二基板32上的希望位置上转移被转移体40。例如，在将本实施例的制造方法适用于用于电光装置(液晶显示装置和EL显示装置等)的有源矩阵基板的制造时，可以在基板上的多个像素的每一个上高效地分散配置TFT等的微小半导体元件，尤其适合于制造大型电光装置的情况。
经过上述各工序，可以在第二基板32上有选择地转移多个被转移体40。之后，在被转移体40中包含的各个半导体元件或单位电路等通过用喷墨涂层法等各种方法形成的布线而实现了元件彼此间的连接和与预先设置在第二基板32上的布线间的彼此连接。
这样，本实施例的制造方法除了具有与上述第一实施例相同的效果外，还可以通过采用有选择的元件转移，将在第一基板上集中(高密度)形成的各个半导体元件分散到第二基板上的希望位置上而进行转移。因此，可以大幅度提高元件制造时的面积效率，可降低制造成本。
另外，也可不经假转移基板26，而从第一基板10直接向第二基板32转移半导体元件(被转移体)。图9是说明该情况下的制造方法的图。与上述元件形成工序相同，在形成含有半导体元件的被转移体40后，如图9(a)所示，经热熔接薄片30将被转移体40接合到第二基板32。接着，如图9(b)所示，对于第一基板10和第二基板32的接合体，从第一基板10的背面侧向剥离层12有选择地基于光照射提供能量，而在剥离层12的层内和/或界面的对应于应转移的被转移体40的区域上产生剥离。由此，如图9(c)所示，所希望的被转移体40离开剥离层12，而转移到第二基板32上。在该制造方法中，虽然包含在被转移体40中的半导体元件的上下关系在第一基板10上和第二基板32上为反转的关系，但是具有可简化工序的优点。
<第三实施例>
本发明的第三实施例涉及包括由本发明的半导体器件的制造方法制造的半导体器件等的电光装置。作为电光装置的一例，可举出有机EL(场致发光)显示装置。
图10是说明第三实施例的电光装置100的结构的图。本实施例的电光装置(显示装置)100构成为包含：在基板上按矩阵状配置包括薄膜晶体管T1～T4的像素驱动电路而构成的电路基板(有源矩阵基板)；由像素驱动电路驱动而发光的发光层OELD；将驱动信号提供给包含各薄膜晶体管T1～T4而构成的像素驱动电路的驱动器101和102。驱动器101经扫描线Vsel和发光控制线Vgp向各像素区域提供驱动信号。驱动器102经数据线Idata和电源线Vdd向各像素区域提供驱动信号。通过控制扫描线Vsel和数据线Idata，对各像素区域进行电流安排，而可控制由发光层OELD进行的发光。构成像素区域电路的各薄膜晶体管T1～T4和驱动器101、102，可使用上述第一或第二实施例的制造方法形成。
另外，虽然作为电光装置的一例，对有机EL显示装置进行了说明，但是除此之外，对于液晶显示装置等各种电光装置也可同样制造。
接着，说明使用本发明的电光装置100而构成的各种电子仪器。图11是表示可使用电光装置100的电子仪器的例子。图11(a)是应用于携带电话的例子，该携带电话230包括天线部231、声音输出部232、声音输入部233、操作部234和本发明的电光装置100。这样，可使用本发明的电光装置作为显示部。图11(b)是应用于摄像机的例子，该摄像机240包括显像部241、操作部242、声音输入部243和本发明的电光装置100。这样，本发明的电光装置可用作取景器、显示部。图11(c)是应用于便携个人计算机(所谓的PDA)的例子，该计算机250包括摄像部251、操作部252和本发明的电光装置100。这样，本发明的电光学装置可用作显示部。
图11(d)是应用于头置式显示器(head mount display)的例子，该头置式显示器260包括带(band)261、光学系统收纳部262和本发明的电光装置100。这样，本发明的电光学装置可用作图象显示源。图11(e)是应用于背投的例子，该投影仪270在框体271设有光源272、合成光学系统273、反射镜274、275、屏幕276和本发明的电光装置100。这样，本发明的电光学装置可用作图象显示源。图11(f)是应用于前投的例子。该投影仪280在框体282设有光学系统281和本发明的电光装置100，可将图象显示到屏幕283上。这样，本发明的电光装置可用作图象显示源。
另外，本发明的电光装置100并不限于上述例子，还可适用于可使用有机EL显示装置和液晶显示装置等显示装置的所有电子仪器。例如，除此之外，还可用在带显示功能的传真装置、数字相机的取景器、便携TV、电子记事本、电光公告盘、宣传公告用显示器等中。
<第四实施例>
上述实施例的制造方法也可应用于除电光装置的制造外的各种设备制造中。例如可应用于例如FeRAM(ferroelectric RAM)、SRAM、DRAM、NOR型RAM、NAND型RAM、浮动门型非易失性存储器、磁RAM(MRAM)等各种存储器的制造。另外，在使用微波的非接触型通信系统中，还适用于制造装载了微小电路芯片(IC芯片)的价格便宜的电缆终端(tag)的情况。
另外，本发明并不限于上述各实施例的内容，可在本发明精神范围内进行各种变形、变更。例如，作为半导体膜的一例虽然说明了采用硅膜，但是并不将半导体膜限定于此。另外，在上述实施例中，虽然作为使用本发明的结晶性半导体膜而形成的半导体元件的一例，采用薄膜晶体管进行了说明，但是半导体元件并不限于此，还可形成其他元件(例如薄膜二极管等)。

Claims (17)

1.一种半导体器件的制造方法，包括：
在第一基板上形成剥离层的剥离层形成工序；
在所述剥离层上形成绝缘膜的绝缘膜形成工序；
在所述绝缘膜形成多个微孔的微孔形成工序；
在所述绝缘膜上和所述微孔内形成半导体膜的成膜工序；
结晶化工序，通过热处理使所述半导体膜熔融结晶化，形成结晶性半导体膜；
使用所述各个结晶性半导体膜，形成半导体元件的元件形成工序；
转移工序，在所述剥离层的层内和/或界面产生剥离，使所述半导体元件从所述第一基板脱离，将所述半导体元件转移到第二基板，其特征在于：
在结晶化工序中，所述结晶性半导体膜形成为包含以所述各微孔大致作为中心的大致单晶的晶粒而构成的结晶性半导体膜，结晶化工序中的热处理是使微孔以外的区域的半导体膜完全熔融，微孔内的半导体膜表面附近熔融且微孔底边附近不熔融，其中在微孔形成工序中形成的微孔的孔径为50nm～200nm左右。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述转移工序包括：
将所述第一基板上的所述半导体元件接合到所述第二基板的接合工序；
向所述剥离层提供能量而在该剥离层的层内和/或界面产生剥离的剥离工序；
使所述第一基板从所述第二基板脱离的脱离工序。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述转移工序包括：
将所述第一基板上的所述半导体元件接合到假转移基板的第一接合工序；
使所述第一基板从所述假转移基板脱离的第一脱离工序；
将所述假转移基板上的所述半导体元件接合到所述第二基板的第二接合工序；
使所述假转移基板从所述第二基板脱离的第二脱离工序。
4.根据权利要求2或3所述的半导体器件的制造方法，其特征在于：
通过激光照射进行对所述剥离层的能量提供。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述第一基板具有至少可用于处理半导体晶片的半导体工艺的大小、形状和耐热性中至少一个。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于：所述半导体工艺是大规模集成制造工艺。
7.根据权利要求5或6所述的半导体器件的制造方法，其特征在于：所述第一基板形成为晶片大小。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于：将所述第一基板的表面光洁度设为10um以上30um以下。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述元件形成工序中使用一个所述结晶性半导体膜形成多个所述半导体元件。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于：多个所述半导体元件构成单位电路。
11.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述转移工序中，在所述第一基板上形成的多个所述半导体元件中，仅将作为转移对象的所述半导体元件有选择地从所述第一基板转移到所述第二基板。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于：所述转移工序中，对应于多个所述结晶性半导体膜中的每一个结晶性半导体膜，选择作为转移对象的所述半导体元件。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于：进一步包含按每个所述结晶性半导体膜分割在上述第一基板上形成的所述半导体元件和所述剥离层的分割工序。
14.一种电光装置，其特征在于：包括由权利要求1-13的任意一项所记载的半导体器件的制造方法制造的半导体器件。
15.一种集成电路，其特征在于：包括由权利要求1-13的任意一项所记载的半导体器件的制造方法制造的半导体器件。
16.一种电路基板，其特征在于：包括由权利要求1-13的任意一项所记载的半导体器件的制造方法制造的半导体器件。
17.一种电子仪器，其特征在于：包括由权利要求1-13的任意一项所记载的半导体器件的制造方法制造的半导体器件。
CNB2004100334687A 2003-04-10 2004-04-08 半导体器件的制造方法、集成电路、电光装置和电子仪器 Expired - Lifetime CN100403490C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003107071 2003-04-10
JP2003107071A JP2004319538A (ja) 2003-04-10 2003-04-10 半導体装置の製造方法、集積回路、電子光学装置及び電子機器

Publications (2)

Publication Number Publication Date
CN1536616A CN1536616A (zh) 2004-10-13
CN100403490C true CN100403490C (zh) 2008-07-16

Family

ID=33447048

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100334687A Expired - Lifetime CN100403490C (zh) 2003-04-10 2004-04-08 半导体器件的制造方法、集成电路、电光装置和电子仪器

Country Status (5)

Country Link
US (1) US6933210B2 (zh)
JP (1) JP2004319538A (zh)
KR (1) KR100614078B1 (zh)
CN (1) CN100403490C (zh)
TW (1) TWI235421B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7601236B2 (en) * 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US20070122629A1 (en) * 2005-11-29 2007-05-31 Solutia, Inc. Polymer interlayers comprising ethylene-vinyl acetate copolymer
KR100659581B1 (ko) * 2005-12-08 2006-12-20 한국전자통신연구원 실리콘 결정화 방법 및 상기 결정화 방법으로 제조된 박막트랜지스터 및 그 제조방법
FR2897982B1 (fr) * 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP4977391B2 (ja) * 2006-03-27 2012-07-18 日本電気株式会社 レーザ切断方法、表示装置の製造方法、および表示装置
US20080122119A1 (en) * 2006-08-31 2008-05-29 Avery Dennison Corporation Method and apparatus for creating rfid devices using masking techniques
US7867868B2 (en) * 2007-03-02 2011-01-11 Applied Materials, Inc. Absorber layer candidates and techniques for application
JP5172250B2 (ja) * 2007-09-04 2013-03-27 シャープ株式会社 半導体装置、表示装置及びそれらの製造方法
US8525200B2 (en) * 2008-08-18 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with non-metallic reflector
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
JP5547212B2 (ja) * 2009-12-11 2014-07-09 シャープ株式会社 半導体装置の製造方法
JP2012109538A (ja) 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5802106B2 (ja) 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
CN107253394B (zh) * 2012-08-06 2019-05-03 株式会社尼康 转印装置以及基板处理装置
CN103811593B (zh) 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
US9660154B2 (en) * 2013-05-20 2017-05-23 Koninklijke Philips N.V. Chip scale light emitting device package with dome
WO2015156381A1 (ja) * 2014-04-10 2015-10-15 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
US11201077B2 (en) 2017-06-12 2021-12-14 Kulicke & Soffa Netherlands B.V. Parallel assembly of discrete components onto a substrate
KR20240130146A (ko) 2017-06-12 2024-08-28 쿨리케 & 소파 네덜란드 비.브이. 개별 부품들의 기판 상으로의 병렬적 조립
WO2020203729A1 (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 無機発光体の製造方法
CN111725123B (zh) * 2020-05-22 2022-12-20 深圳市隆利科技股份有限公司 微型发光二极管显示装置的制造方法
JP2022175047A (ja) * 2021-05-12 2022-11-25 デクセリアルズ株式会社 接続構造体の製造方法、及び接続フィルム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466631A (en) * 1991-10-11 1995-11-14 Canon Kabushiki Kaisha Method for producing semiconductor articles
US5546375A (en) * 1992-07-15 1996-08-13 Canon Kabushiki Kaisha Method of manufacturing a tip for scanning tunneling microscope using peeling layer
JPH10247735A (ja) * 1997-03-03 1998-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN1312590A (zh) * 2000-02-01 2001-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
US6523236B1 (en) * 1997-09-30 2003-02-25 Seiko Epson Corporation Manufacturing method for an ink jet recording head

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466631A (en) * 1991-10-11 1995-11-14 Canon Kabushiki Kaisha Method for producing semiconductor articles
US5546375A (en) * 1992-07-15 1996-08-13 Canon Kabushiki Kaisha Method of manufacturing a tip for scanning tunneling microscope using peeling layer
JPH10247735A (ja) * 1997-03-03 1998-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6523236B1 (en) * 1997-09-30 2003-02-25 Seiko Epson Corporation Manufacturing method for an ink jet recording head
CN1312590A (zh) * 2000-02-01 2001-09-12 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI235421B (en) 2005-07-01
CN1536616A (zh) 2004-10-13
KR100614078B1 (ko) 2006-08-22
JP2004319538A (ja) 2004-11-11
TW200507069A (en) 2005-02-16
US6933210B2 (en) 2005-08-23
US20040241934A1 (en) 2004-12-02
KR20040089483A (ko) 2004-10-21

Similar Documents

Publication Publication Date Title
CN100403490C (zh) 半导体器件的制造方法、集成电路、电光装置和电子仪器
US7262088B2 (en) Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
CN100409401C (zh) 剥离方法以及制造半导体器件的方法
CN100585908C (zh) 发光器件的制作方法，以及制造装置
TWI236135B (en) Method of manufacturing optoelectronic apparatus, optoelectronic apparatus, transferring chip, transferring source substrate, and electronic machine
KR100529842B1 (ko) 3차원 디바이스 및 그 제조 방법
EP1014452B1 (en) Method of detaching thin-film device
US6627518B1 (en) Method for making three-dimensional device
TW586231B (en) Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
CN101562150B (zh) 半导体设备及其制作方法
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
US20030024635A1 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JPH1124106A (ja) 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
WO2004040648A1 (ja) 半導体装置および半導体装置の作製方法
KR20000068418A (ko) 박막 디바이스의 전사 방법, 박막 디바이스, 박막 집적 회로 장치, 액티브 매트릭스 기판, 액정 표시 장치 및 전자 기기
JPH10125931A (ja) 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JPH1174533A (ja) 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
EP1455330A1 (en) Electro-optical device manufacturing method, electro-optical device manufactured by the manufacturing method, and electronic device
JP2002217390A (ja) 積層体の製造方法、半導体装置の製造方法及び半導体装置
JPH1126734A (ja) 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JP2004349543A (ja) 積層体の剥離方法、薄膜装置の製造法、薄膜装置、電子機器
JP4781082B2 (ja) 半導体装置の作製方法
JP2004165679A (ja) 薄膜デバイスの転写方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
CN100592478C (zh) 薄膜晶体管、显示器件和液晶显示器件、及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG LED CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20120328

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120328

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung LED Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121206

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121206

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung LED Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080716

CX01 Expiry of patent term