CN100403448C - 强电介质存储器装置以及电子设备 - Google Patents
强电介质存储器装置以及电子设备 Download PDFInfo
- Publication number
- CN100403448C CN100403448C CNB2004100901199A CN200410090119A CN100403448C CN 100403448 C CN100403448 C CN 100403448C CN B2004100901199 A CNB2004100901199 A CN B2004100901199A CN 200410090119 A CN200410090119 A CN 200410090119A CN 100403448 C CN100403448 C CN 100403448C
- Authority
- CN
- China
- Prior art keywords
- voltage
- bit line
- memory device
- ferroelectric memory
- ferro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明提供一种强电介质存储器装置,其具有一端电连接在位线上的强电介质电容器,其特征是,具备:生成规定电压的电压源;设置于所述位线和所述电压源之间的电阻体;与电阻体串联设置,且对是否通过所述电阻体向所述位线以规定期间供给所述规定电压进行切换的开关。电压源,生成驱动该强电介质存储器的驱动电压、强电介质电容器的耐电压和驱动该强电介质存储器的驱动电压之间的电压、或者比强电介质电容器的耐电压小的电压,来作为规定电压。由此,这种强电介质存储器装置,强电介质的劣化少且能够高速动作。
Description
技术领域
本发明涉及强电介质存储器装置和电子设备,尤其涉及强电介质的劣化少的强电介质存储器装置。
背景技术
特开2002-100183号公报(专利文献1)已公开作为以往FeRAM的一例。上述专利文献1公开的强电介质存储器,在读出放大器的前级具备将被二值化的信号中的低电位侧信号修正设定成0V的0级设定电路。
[专利文献1]特开2002-100183号公报
但是,专利文献1公开的以往FeRAM中,由于向存储单元外加高电压,因此会出现构成存储单元的强电介质的疲劳特性大幅度劣化的问题。另外,由于电路结构复杂,还出现读出动作费时、动作变迟缓的问题。
发明内容
本发明鉴于以上的事实,其目的在于提供一种能解决上述问题的强电介质存储器装置以及电子设备。通过本发明技术方案的范围的第1方案记载的特征组合来达成上述目的。另外接下来的技术方案规定本发明的优选的具体例。
为了达到所述目的,本发明的第一类型提供一种强电介质存储器装置,具有一端电连接在位线上的强电介质电容器,其特征是,具备:生成规定电压的电压源;设置于所述位线和所述电压源之间的电阻体;设置于所述电压源和所述位线之间的、对是否通过所述电阻体向所述位线以规定期间供给所述规定电压进行切换的开关。这里,开关是例如n型或者p型的MOS晶体管。
通过该结构,根据写入到强电介质电容器中的数据,位线的充电特性会有很大不同。由此可以在写入到强电介质电容器中的数据间获得大的读出电位差,从而可以获得大的相对于强电介质的材料特性和工序的偏差的余量。进而可以稳定地运行强电介质存储器装置。
另外根据该结构,即使在存储单元阵列大的时候,也能确保充分的读出电压,因此能够很容易地进行强电介质存储器装置的大容量化和高集成化。
另外,优选:所述电压源生成与驱动该强电介质存储器的驱动电压大致相同的电压来作为所述规定电压。根据该结构,由于可以将生成驱动电压的驱动电压源作为所述电压源使用,因此能对强电介质存储器装置进行高集成化。
另外,所述电压源还可以生成所述强电介质电容器的耐电压和驱动该强电介质存储器的驱动电压之间的电压来作为所述规定电压。根据该结构,由于能减小外加到构成强电介质电容器的强电介质上的电压,因此能够抑制强电介质特性、特别是能够抑制疲劳特性的劣化。进而能提供可靠性高的强电介质存储器装置。
另外,所述电压源还可以生成比所述强电介质电容器的耐电压小的电压来作为所述规定电压。根据该结构,可以提供不仅能抑制强电介质特性的劣化,同时不需要再写入动作的强电介质存储器。
优选:所述开关是n型晶体管,且该晶体管的源极及漏极其中之一电连接到所述电压源或者所述位线上,其中之另一个电连接到所述电阻体上。由此能够提供动作进一步稳定的强电介质存储器装置。
另外,优选:所述强电介质存储器装置还具备:在开始向所述位线以及所述电阻体供给所述规定电压之后、以在所述位线达到与所述规定电压大致相同电位之前停止所述供给的方式控制所述开关的控制机构。此时,优选:该强电介质存储器装置还具备:电连接在所述强电介质电容器另一端的板线;和在向所述位线供给所述规定电压的期间,将所述板线的电位控制为接地电位的板线控制部。根据该结构,可以在进行读取动作时获得大的读出电位差,因此能提供动作稳定的强电介质存储器装置。
根据本发明的第2类型,提供具有所述的强电介质存储器装置的电子设备。这里的所谓电子设备是指备有本发明的存储器装置的发挥一定功能的通常设备,对其结构没有特别限定,其包含例如具备上述存储器装置的通常电脑装置、便携电话、PHS、PDA、电子笔记本、IC卡等需要存储装置的所有装置。
附图说明
图1是表示本发明实施方式一的强电介质存储器装置100的结构的方框图。
图2是表示电容器阵列110的电路结构的一部分的图。
图3是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例一的时间图。
图4是表示电容器阵列110的等价电路图。
图5是表示强电介质电容器Cp的Q-V滞后特性和C-V特性的图。
图6是表示位线BL相对于向位线BL的VCC的供给时间t的电位的图。
图7是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例二的时间图。
图8是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例三的时间图。
图中:100-强电介质存储器装置,110-电容器阵列,120-位线控制部,130-板线控制部,140-字线控制部,200-恒压源,210-预充电。
具体实施方式
下面参照附图,通过本发明的实施方式,详细说明本发明。但是以下的实施方式并不局限于与专利的技术方案范围相关的发明,另外,实施方式中说明的特征的组合并不一定全部要在本发明的解决方案中存在。
图1是表示本发明实施方式一的强电介质存储器装置100的结构的方框图。强电介质存储器装置100结构上备有以阵列状设置多个强电介质电容器的电容器阵列110、位线控制部120、板线控制部130、字线控制部140。
位线控制部120控制位线BL的电位,且基于位线BL电位,判断写入到强电介质电容器Cp中的数据。板线控制部控制板线PL的电位。另外,字线控制部140控制字线WL的电位。
图2是表示电容器阵列110的电路结构的一部分的图。电容器阵列110备有位线BL、板线PL、强电介质电容器Cp、作为电压源一例的恒压源200、预充电电压源210、电阻体R、作为开关的一例的晶体管TR1、TR2以及TR3。另外,电容器阵列110备有与位线BL和板线PL进行电连接的以阵列状配置的多个强电介质电容器Cp,而以下将该多个电容器Cp中的一个作为例子,说明强电介质存储器装置100的结构以及动作。
强电介质电容器Cp的一端经由晶体管TR2电连接于位线BL上,且另一端与板线PL进行电连接。即,晶体管TR2的源极以及漏极的一方电连接到强电介质电容器Cp的一端上,而另一端与位线BL电连接。另外,晶体管TR2的栅极上连接字线WL,且晶体管TR2根据位线WL的电位变化,对是否电连接位线BL和强电介质电容器Cp进行切换。
恒压源200生成供给位线BL的规定电压。恒压源200生成例如与驱动强电介质存储器装置100的驱动电压VCC大致相同的电压。此时,恒压源200可以是设置于强电介质存储器装置100上的、生成驱动电压VCC的驱动电压源。
在其他例子中,恒压源200可以生成驱动电压VCC和后述的耐电压Vc之间的电压,另外,也可以生成比抗电压Vc小的电压。关于恒压源200生成这些电压并供给位线BL的情况下的强电介质存储器装置100的动作,参照图7和图8如后介绍。
电阻体R设置在位线BL和恒压源200之间。另外,晶体管TR1设置在恒压源200和位线BL之间,且将恒压源200生成的电压经由电阻体R向位线BL供给。晶体管TR1的源极以及漏极的之一方电连接到恒压源200上,而另一方与电阻体R电连接。另外,信号Read向晶体管TR1的栅极供给,基于信号Read的电位变化,对是否经由电阻体R向位线BL供给该电压进行切换。
另外,在本实施方式中,在位线BL端部介由晶体管R1和电阻体R设置有恒压源200,而在其他实施方式中,也可以设置成在位线BL上的电连接多个晶体管R2的点之间向位线BL供给规定电压。另外,也可以设置成:在位线BL上的电连接强电介质电容器Cp的点和电连接晶体管R3的点之间向位线BL供给规定电压。此时,电阻体R最好设置于恒压源200和位线BL之间,且晶体管TR1最好与电阻体R串联设置。
预充电电压源210生成用于对位线BL进行预充电的预充电电压VPR。另外,预充电电压源210经由晶体管3而与位线进行电连接。信号PC供给到晶体管TR3的栅极,且基于信号PC的电位变化,对是否对位线BL充电到预充电电压VPR进行切换。
预充电电压源210可以是对位线BL作为预充电电压VPR供给0V的电压源。即,电容器阵列110,可以以具有经由晶体管TR3将位线BL接地的结构,来代替具备预充电电压源210的结构。
图3是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例一的时间图。在本例中,恒压源200作为向位线BL供给的电压,生成驱动电压VCC。
首先,通过使信号PC的电位成为VCC,导通晶体管TR3,预充电位线BL。在本例中,预充电电压源210作为预充电电压VPR生成0V,则位线BL被预充电成0V。
接着,通过将字线WL的电位从0V变化为VCC,导通晶体管R2。由此,强电介质电容器Cp的一端电位变成0V,另外,板线PL的电位也变成0V,从而强电介质电容器Cp两端的电位差变成0V。
然后,通过使信号PC的电位成为0V,使晶体管TR3非导通,使位线BL处于悬浮状态。而且,通过使信号Read的电位成为VCC,而使晶体管TR1导通。由此,从恒压源200向位线BL,介由电阻体R供给VCC,因此位线BL的电位一边绘出规定的充电波形、一边徐徐充电。
此时,由于该时间常数基于写入到强电介质电容器Cp中的数据进行变化,因此根据该数据、位线BL的充电波形也不同。具体地说,在写入到强电介质电容器Cp中的数据为“0”的情况下,变成位线BL的电位的急剧上升的充电波形,而在该数据为“1”的情况下,与该数据为“0”时相比成为位线BL的电位上升变得平缓的充电波形。关于充电波形,在以下参照图4和图5介绍。
接着,通过使信号Read的电位为VCC后经过规定之间,再使该电位成为0V,而使晶体管TR1为非导通。由此,位线BL成为悬浮状态,且保持晶体管TR1为非导通时的位线BL的电位。具体地说,在写入到强电介质电容器Cp中的数据为“0”时和该数据为“1”时的之间,于位线BL上形成规定电位差。而且,通过设置在位线控制部120上的读出放大器(图中未示出),对位线BL的电位放大,并基于放大了的位线BL的电位,判断写入到强电介质电容器Cp中的数据。
接着,通过将位线PL的电位从0V变化成VCC后,再次变化成0V,对强电介质电容器Cp再写入数据。而且,通过使位线BL和字线WL的电位成为0V,完成读出和写入动作。
图4是表示电容器阵列110的等价电路图。由于强电介质电容器Cp具有电容C,因此在本实施方式的电容器阵列110中,电阻体R、强电介质电容器Cp以及位线BL形成了该图所示那样的RC串联电路。这里,使晶体管TR3导通,将由恒压源200生成的电压向位线充电的情况下,t秒后的位线BL的点A的电位Vt由以下式(1)表示。
Vt=VCC×(1-e-t/CR) (1)
这里,时间常数CR表示上升至例如外加位线BL电位的电压VCC的(1-e-1)、即63.2%的时间。即,时间常数CR越大,充电到位线BL的充电时间越慢。由于时间常数CR根据强电介质电容器Cp的电容C而变化,因此该充电时间根据写入到强电介质电容器Cp中的数据变化。下面,根据写入到强电介质电容器Cp中的数据,说明强电介质电容器Cp的电容C是如何变化的。
图5是表示强电介质电容器Cp的Q-V滞后特性和C-V特性的图。在图5(a)所示的强电介质电容器Cp的Q-V滞后特性中,特性曲线的倾斜度(ΔQ/ΔV)表示强电介质电容器Cp的电容C,而电容C在特性曲线的倾斜度大的时候表示大的值,而倾斜度小的时候表示小的值。
在图5(b)是表示强电介质电容器Cp的电容C相对于电压V的变化的C-V滞后特性图。如该图所示,电容C根据写入到强电介质电容器Cp中的数据和电压V变化。即,若向强电介质电容器Cp从0V慢慢外加正电压,则在写入到强电介质电容器Cp中的数据为“0”的情况下,容量C缓慢减小。另一方面,当该数据是“1”的情况下,容量C急速增加,且在作为强电介质电容器Cp的极化量为大致0的时候的电压的耐电压Vc以及-Vc、成为最大值后,急速减少。接着,根据该容量C的变化,说明位线BL的电位是如何变化的。
图6是表示位线BL的电位相对于向位线BL的VCC的供给时间t的图。如上所述,强电介质电容器Cp的电容C根据写入到强电介质电容器Cp中的数据变化。从而,在经由电阻体R向位线BL供给VCC时,在该数据是“0”的情况下位线BL电位急速增加,而在该数据是“1”的情况下则位线BL电位平缓增加。即,规定时间T0的位线BL电位,在该数据是“0”和“1”时产生电位差ΔV。
参照图3,将信号Read的电位从0V变化到VCC则开始位线BL的充电,信号Read电位从VCC变化到0V则位线BL停止充电,且在保持该停止时的电位不变时、位线BL处于悬浮状态。从而,在该数据为“0”的情况下和“1”的情况下,通过以如生成规定电位差那样的定时、停止向位线的充电,可以判断写入到强电介质电容器Cp中的数据。
图7是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例二的时间图。本例中的读出动作和写入动作与实施例一的动作相同,但在本例中,恒压源200生成强电介质电容器Cp的耐电压Vc和驱动电压VCC之间的电压。从而,在本例中由于充电到位线BL的电压比实施例一的电压低,因此外加到强电介质电容器Cp上的电压更低。因此能够进一步抑制构成强电介质电容器Cp的强电介质的劣化。
图8是表示在本实施方式的强电介质存储器装置100中,读出写入到强电介质电容器Cp中的数据的读出动作、和写入数据的写入动作的实施例三的时间图。
本例中的读出动作和写入动作与实施例一和实施例二的动作相同。另一方面,在本例中恒压源200生成比强电介质电容器Cp的耐电压Vc更低的电压。即,不向强电介质电容器Cp供给比耐电压Vc高的电压。因而,写入到强电介质电容器Cp中的数据不会由于读出动作而被破坏,从而可以不进行将板线PL的电位从0V变化成VCC的再写入动作。
根据本例,由于不需要再写如动作,因此能够降低强电介质电容器Cp的消耗电力。另外,还可以在不需要进行再写入动作的同时,抑制构成强电介质电容器Cp的强电介质的疲劳。
对于通过上述发明的实施方式说明的实施例和应用例,根据用途可进行适当组合、或者变更或改进,且本发明并不仅限于上述的实施方式所记载的内容。从发明的技术方案中清楚可知:对以上实施方式进行这些组合或者变更或改进的方式也涵盖在本发明的技术范围内。
Claims (8)
1.一种强电介质存储器装置,具有一端电连接在位线上的强电介质电容器,其特征是,具备:
生成规定电压的电压源;
设置于所述位线和所述电压源之间的电阻体;
设置于所述电压源和所述位线之间的、对是否通过所述电阻体向所述位线以规定期间供给所述规定电压进行切换的开关。
2.如权利要求1所述的强电介质存储器装置,其特征是:
所述电压源生成与驱动该强电介质存储器的驱动电压大致相同的电压来作为所述规定电压。
3.如权利要求1所述的强电介质存储器装置,其特征是:
所述电压源生成所述强电介质电容器的耐电压和驱动该强电介质存储器的驱动电压之间的电压来作为所述规定电压。
4.如权利要求1所述的强电介质存储器装置,其特征是:
所述电压源生成比所述强电介质电容器的耐电压小的电压来作为所述规定电压。
5.如权利要求1~4中任何一项所述的强电介质存储器装置,其特征是:
所述开关是n型晶体管,且该晶体管的源极及漏极其中之一电连接到所述电压源或者所述位线上,其中之另一个电连接到所述电阻体上。
6.如权利要求1~4中任何一项所述的强电介质存储器装置,其特征是,还具备:
在开始向所述位线以及所述电阻体供给所述规定电压之后、以在所述位线达到与所述规定电压大致相同电位之前停止所述供给的方式控制所述开关的控制机构。
7.如权利要求6所述的强电介质存储器装置,其特征是,还具备:
电连接在所述强电介质电容器另一端的板线;
在向所述位线供给所述规定电压的期间,将所述板线的电位控制为接地电位的板线控制部。
8.一种电子设备,其特征是:
具有权利要求1~7中任何一项所述的强电介质存储器装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377067A JP2005141833A (ja) | 2003-11-06 | 2003-11-06 | 強誘電体メモリ装置及び電子機器 |
JP2003377067 | 2003-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1614715A CN1614715A (zh) | 2005-05-11 |
CN100403448C true CN100403448C (zh) | 2008-07-16 |
Family
ID=34631365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100901199A Expired - Fee Related CN100403448C (zh) | 2003-11-06 | 2004-11-03 | 强电介质存储器装置以及电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7200026B2 (zh) |
JP (1) | JP2005141833A (zh) |
CN (1) | CN100403448C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4088975B2 (ja) | 2004-07-14 | 2008-05-21 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
JP4061597B2 (ja) | 2004-07-14 | 2008-03-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
US20080205179A1 (en) * | 2007-02-28 | 2008-08-28 | Qimonda Ag | Integrated circuit having a memory array |
KR102369776B1 (ko) * | 2016-08-31 | 2022-03-03 | 마이크론 테크놀로지, 인크. | 강유전 메모리 셀 |
KR102188490B1 (ko) | 2016-08-31 | 2020-12-09 | 마이크론 테크놀로지, 인크. | 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법 |
KR102233267B1 (ko) | 2016-08-31 | 2021-03-30 | 마이크론 테크놀로지, 인크. | 강유전체 메모리를 포함하며 강유전체 메모리를 작동하기 위한 장치 및 방법 |
US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880989A (en) * | 1997-11-14 | 1999-03-09 | Ramtron International Corporation | Sensing methodology for a 1T/1C ferroelectric memory |
US20020015323A1 (en) * | 2000-06-30 | 2002-02-07 | Akira Maruyama | Data storage method for semiconductor in tegrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the semiconductor device |
US20020036518A1 (en) * | 2000-09-26 | 2002-03-28 | Yasushi Igarashi | Read-out circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5038323A (en) * | 1990-03-06 | 1991-08-06 | The United States Of America As Represented By The Secretary Of The Navy | Non-volatile memory cell with ferroelectric capacitor having logically inactive electrode |
US5926412A (en) * | 1992-02-09 | 1999-07-20 | Raytheon Company | Ferroelectric memory structure |
JP3672954B2 (ja) | 1994-12-26 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5721699A (en) * | 1996-03-18 | 1998-02-24 | Symetrix Corporation | Ferroelectric memory with feedback circuit |
JP3606233B2 (ja) | 2000-06-29 | 2005-01-05 | セイコーエプソン株式会社 | 半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器 |
JP2003242772A (ja) | 2002-02-15 | 2003-08-29 | Fujitsu Ltd | 強誘電体メモリ回路及びこれが形成された集積回路装置 |
JP4088975B2 (ja) * | 2004-07-14 | 2008-05-21 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
JP4061597B2 (ja) * | 2004-07-14 | 2008-03-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
-
2003
- 2003-11-06 JP JP2003377067A patent/JP2005141833A/ja not_active Withdrawn
-
2004
- 2004-11-03 CN CNB2004100901199A patent/CN100403448C/zh not_active Expired - Fee Related
- 2004-11-04 US US10/980,979 patent/US7200026B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880989A (en) * | 1997-11-14 | 1999-03-09 | Ramtron International Corporation | Sensing methodology for a 1T/1C ferroelectric memory |
US20020015323A1 (en) * | 2000-06-30 | 2002-02-07 | Akira Maruyama | Data storage method for semiconductor in tegrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the semiconductor device |
US20020036518A1 (en) * | 2000-09-26 | 2002-03-28 | Yasushi Igarashi | Read-out circuit |
Also Published As
Publication number | Publication date |
---|---|
US7200026B2 (en) | 2007-04-03 |
US20050122818A1 (en) | 2005-06-09 |
CN1614715A (zh) | 2005-05-11 |
JP2005141833A (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6782385B1 (ja) | 2t1c強誘電体ランダムアクセスメモリセル | |
US20030026123A1 (en) | Semiconductor memory device | |
US7453714B2 (en) | Over-driven access method and device for ferroelectric memory | |
US6859380B2 (en) | Ferroelectric memory and method of operating same | |
CN100403448C (zh) | 强电介质存储器装置以及电子设备 | |
CN100442387C (zh) | 铁电存储装置及电子设备 | |
JP3772774B2 (ja) | 強誘電体記憶装置 | |
CN100461295C (zh) | 铁电存储装置及电子设备 | |
US6671199B2 (en) | Data storage method for semiconductor integrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the semiconductor device | |
US6426906B1 (en) | Read-out circuit | |
US7209377B2 (en) | Ferroelectric memory device, electronic device | |
EP1930908A1 (en) | Ferroelectric memory device and electronic equipment | |
CN100419907C (zh) | 铁电存储装置、电子设备、以及驱动方法 | |
CN100505088C (zh) | 半导体存储装置和数据读出方法 | |
JP3818975B2 (ja) | 信頼性を改善したメモリー集積回路 | |
EP0749127A2 (en) | Data storage element and method for restoring data | |
KR100568866B1 (ko) | 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 | |
US20070035983A1 (en) | Ferroelectric random access memory device and method for controlling writing sections therefor | |
KR100333650B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
KR100353823B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
KR100318435B1 (ko) | 강유전체 메모리 소자의 기준 전압 발생 장치 | |
US20050135142A1 (en) | Storage circuit, semiconductor device, electronic apparatus, and driving method | |
JP2005158128A (ja) | 強誘電体メモリ装置及び電子機器 | |
KR20010113299A (ko) | 강유전체 메모리 소자의 기준전압 생성 셀 및 그 구동 방법 | |
JP2001344962A (ja) | 強誘電体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080716 Termination date: 20121103 |